嵌入式逻辑分析仪在FPGA实验教学中的应用

１． 引言随着ＦＰＧＡ设计的日益复杂，如今整个设计流程中的实时验证和调试已经成为当前设计ＦＰＧＡ系统的关键部分。

在ＦＰＧＡ系统设计完成前，有两个不同的阶段：设计阶段，调试和检验阶段。

设计阶段的主要任务是输入、仿真和ＲＴＬ设计。

调试和检验阶段的主要任务是检验设计，纠正发现的任何错误。

本文将提出使用逻辑分析仪和Ａｌｔｅｒａ的Ｌｏｇｉｃ　Ａｎａｌｏｇ　Ｉｎｔｅｒｆａｃｅ相结合的方法进行在线调试以达到只使用少量的ＦＰＧＡ管脚查看许多ＦＰＧＡ内部信号。

如果使用得当，您可以突破非常棘手的ＦＰＧＡ调试问题。

２．　ＦＰＧＡ调试方法的比较在调试和检验阶段需要做出的关键选择是使用哪种ＦＰＧＡ调试方法。

基本的ＦＰＧＡ在线调试方法有两种：使用嵌入式逻辑分析仪以及使用外部逻辑分析仪。

选择使用哪种方法取决于项目的调试需求。

（１）嵌入式逻辑分析仪主流ＦＰＧＡ厂商针对器件的在线调试都提供了嵌入式逻辑分析仪内核，如Ａｌｔｅｒａ的ＳｉｇｎａｌＴａｐ　ＩＩ。

这些ＩＰ核插入ＦＰＧＡ设计中，同时提供触发功能和存储功能。

它们使用ＦＰＧＡ逻辑资源实现触发电路，使用ＦＰＧＡ片内存储模块实现存储功能，使用ＪＴＡＧ配置内核操作，并把捕获的数据传送到ＰＣ上进行查看。

（２）外部逻辑分析仪由于使用嵌入式逻辑分析仪受制于ＦＰＧＡ的资源，很多大数据量的分析调试难以完成，而采用外部逻辑分析仪如广州致远电子有限公司的ＬＡＢ６０００系列逻辑分析仪，具有高达从２００Ｍ到５Ｇ不等的采样率，同时３２通道每通道容量最高达３２Ｍｂｉｔｓ（半通道最大６４Ｍｂｉｔｓ），很好地解决了使用片内逻辑分析仪调试时数据样本不够充分的问题。

除此之外，灵活强大的协议分析触发功能、单机集成多种测量仪器功能等特性更是片内逻辑分析仪所不具备的，在高速ＦＰＧＡ设计调试上进一步缩短了调试周期，帮你轻松完成测量测试的问题。

在这种方法中，可以将感兴趣的内部信号引到ＦＰＧＡ没有使用的ＦＰＧＡ管脚上，然后连接到逻辑分析仪上。

基于FPGA的嵌入式系统设计与开发研究嵌入式系统是指具有特定功能的计算机系统，被嵌入到其他设备中以完成特定任务。

嵌入式系统的设计与开发在现代技术领域中具有重要的地位，其中基于可编程逻辑器件（FPGA）的嵌入式系统尤为重要。

本文将探讨基于FPGA的嵌入式系统设计与开发的研究，并分析其在实际应用中的价值与挑战。

首先，我们需要了解FPGA是什么。

FPGA是一种基于可编程逻辑门阵列（PLA）的集成电路芯片，具有灵活性和可编程性，可以通过配置器件中的逻辑门和连接资源来实现各种硬件功能。

相比于传统的固定功能集成电路，FPGA具有更高的性能、灵活性和可靠性，因此广泛应用于嵌入式系统设计与开发中。

基于FPGA的嵌入式系统设计与开发的研究主要涉及以下几个方面：硬件设计、嵌入式软件开发、系统集成与验证。

在硬件设计方面，基于FPGA的嵌入式系统需要首先确定系统的需求和功能，然后进行硬件结构设计。

硬件设计主要包括逻辑设计、电路设计、时序设计等。

通过使用硬件描述语言（HDL）如VHDL或Verilog来描述系统的行为和结构，设计师可以实现各种硬件模块和接口，并通过逻辑综合工具生成对应的电路网表。

随后，通过布局布线工具将电路网表映射到FPGA的逻辑单元和资源中，最终生成比特流文件（Bitstream），供FPGA配置器件使用。

嵌入式软件开发是基于FPGA的嵌入式系统设计与开发中的另一个重要方面。

嵌入式软件开发主要涉及嵌入式处理器的选择与集成、固件编程、设备驱动程序的开发等。

在嵌入式系统设计中，使用处理器核心与FPGA逻辑单元进行协同工作，处理器核心负责控制和高层次算法处理，FPGA逻辑单元负责实时数据处理和硬件加速，使得系统具有较高的性能和吞吐量。

通过使用嵌入式软件开发工具如Eclipse等，设计师可以编写和调试嵌入式软件，并将其烧录到FPGA中。

系统集成与验证是保证基于FPGA的嵌入式系统正常运行的关键步骤。

系统集成主要涉及将各个硬件模块、嵌入式软件和外设等组合到一起，并实现合适的通信和数据交换机制。

SignalTap Ⅱ嵌入式逻辑分析仪的使用（1）（转帖）随着FPGA设计任务复杂性的不断提高，FPGA设计调试工作的难度也越来越大，在设计验证中投入的时间和花费也会不断增加。

为了让产品更快投入市场，设计者必须尽可能减少设计验证时间，这就需要一套功能强大且容易使用的验证工具。

Altera SignalTap Ⅱ逻辑分析仪可以用来对Altera FPGA内部信号状态进行评估，帮助设计者很快发现设计中存在问题的原因。

Quartus Ⅱ软件中的SignalTap Ⅱ逻辑分析仪是非插入式的，可升级，易于操作且对Quartus Ⅱ用户**。

SignalTap Ⅱ逻辑分析仪允许设计者在设计中用探针的方式探查内部信号状态，帮助设计者调试FPGA设计。

SignalTap Ⅱ逻辑分析仪支持下面的器件系列：Stratix Ⅱ、Stratix、Stratix GX、Cyclone Ⅱ、Cyclone、APEX Ⅱ、APEX 20KE、APEX 20KC、APEX 20K、Excalibur和Mercury。

10.1 在设计中嵌入SignalTap Ⅱ逻辑分析仪在设计中嵌入SignalTap Ⅱ逻辑分析仪有两种方法：第一种方法是建立一个SignalTap Ⅱ文件(.stp)，然后定义STP文件的详细内容；第二种方法是用MegaWizard Plug-InManager建立并配置STP文件，然后用MegaWizard实例化一个HDL输出模块。

图10.1给出用这两种方法建立和使用SignalTap Ⅱ逻辑分析仪的过程。

10.1.1 使用STP文件建立嵌入式逻辑分析仪1．创建STP文件STP文件包括SignalTap Ⅱ逻辑分析仪设置部分和捕获数据的查看、分析部分。

创建一个STP 文件的步骤如下：(1) 在Quartus Ⅱ软件中，选择File→New命令。

(2) 在弹出的New对话框中，选择Other Files标签页，从中选择SignalTap ⅡFile如图10.2所示。

fpga应用与实践实训参考文献FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，广泛用于数字电路设计和嵌入式系统开发。

在FPGA应用与实践的实训中，学生将学习如何使用FPGA进行逻辑设计和硬件编程。

本文将介绍FPGA应用与实践实训的参考文献，以帮助读者深入了解该领域的最新发展和实践经验。

一、FPGA应用与实践的参考文献1. "FPGA设计与实现"：这本书是FPGA技术的经典教材，详细介绍了FPGA设计的基本原理和实践方法。

作者通过丰富的案例和实验，帮助读者掌握FPGA的设计和开发技巧。

2. "FPGA高级设计与实现"：这本书对FPGA的高级设计和实现进行了深入讲解。

作者结合实际项目经验，介绍了FPGA设计中的高级技术和优化方法，为读者提供了实际应用的参考。

3. "FPGA数字信号处理"：这本书介绍了FPGA在数字信号处理领域的应用和实践。

作者讲解了FPGA的基本原理和数字信号处理算法，并通过案例分析和实验演示，展示了FPGA在音频、图像和视频处理等方面的应用。

4. "FPGA嵌入式系统设计"：这本书重点介绍了FPGA在嵌入式系统设计中的应用。

作者详细讲解了FPGA的软硬件协同设计和嵌入式系统开发流程，为读者提供了实际项目的指导和实践经验。

5. "FPGA网络加速器设计"：这本书介绍了FPGA在网络加速器设计中的应用和实践。

作者阐述了FPGA的网络协议处理和数据包转发技术，通过案例分析和实验验证，展示了FPGA在网络性能优化方面的优势和应用场景。

二、结语FPGA应用与实践的实训是培养学生硬件设计和嵌入式系统开发能力的重要环节。

通过参考上述文献，读者可以了解FPGA设计和开发的基本原理、高级技术和实际应用，从而在实训中取得更好的成果。

希望本文能对读者在FPGA应用与实践实训方面提供一定的帮助和指导。

2013-2014电路系统设计实验报告学院专业姓名学号日期指导教师目录一、实验目的 (3)二、实验环境 (3)三、实验内容 (3)●实验1 多种信号发生器与嵌入式逻辑分析仪的使用 (3)（1）实验原理 (3)（2）实验内容及步骤 (4)（3）代码 (4)（4）结果 (7)●实验2 交通灯控制器实验 (10)（1）原理 (10)（2）实验内容及步骤 (10)（3）代码 (11)（4）结果 (15)●实验三并行乘法器流水线设计 (16)（1）原理 (16)（2）实验内容及步骤 (17)（3）代码 (17)（4）实验结果 (23)●实验四 SOPC软核创建 (25)（1）原理 (25)（2）实验内容及步骤 (25)（3）代码 (25)（4）实验结果 (25)四、实验总结 (27)经过这次的FPGA实验的锻炼，我的思维能力和动手能力都有了提高，比如在做交通灯实验的时候，我事先读懂了程序，实验做起来就比较快。

(27)一、 实验目的通过正弦信号发生器设计和实现，进一步学习硬件设计平台。

二、 实验环境（1）硬件：计算机、GX-SOC/SOPC-DEV-LABCycloneII EP2C35F672C8核心板（2） 软件：Quartus II三、 实验内容实验1 多种信号发生器与嵌入式逻辑分析仪的使用（1） 实验原理正弦信号发生器在FPGA 中由3个部分实现： 1、6位计数器产生地址信号； 2、存储正弦信号（6bits 地址线，8bits 数据线）的ROM ，由LPM_ROM 模块实现，LPM_ROM 模块底层由FPGA 的EAB 、ESB 或M4K 来实现。

地址发生器的时钟频率CLK 假设为f0，设定的地址发生器为6bit ，则周期为26＝64，所以一个正弦周期内可以采样64个点，DAC 后的输出频率f 为：64/0f f3、DA 接口设计4.嵌入式逻辑分析仪的组成框图如图 37-1 所示，主要分为硬件部分和软件部分。

嵌入式逻辑分析仪在FPGA设计中的应用1 引言目前在设计和验证超高密度fpga时一般采用逻辑分析仪、示波器和总线分析仪，通过测试头和连接器把信号送到仪器上，设计者必须提供足够的i/o引脚进行全方位的检测，以及配置足够的引脚。

加入额外的逻辑，以便能选择信号来驱动i/o引脚进行测试。

这种方法虽能减少测试时所需配置的i/o引脚数量，但步骤繁琐。

此外，随着fpga复杂度的增加，i/o引脚大都采用细间距工艺技术，使得引出i/o引脚变得很困难，本文所介绍的方法是在fpga设计中插入逻辑分析核，他具有普通逻辑分析仪的功能，包括触发、数据采集和存储等。

利用逻辑分析核，用户可以访问fpga器件内部所有信号和节点，来自内部逻辑电路的信号可以通过fpga中的高速互连转移到内部存储器。

这些信号以系统时钟速率传送，延迟很小。

altera公司的quartus ⅱ软件中的signaltap ⅱ就是这样一种基于逻辑分析核的嵌入式逻辑分析仪，他满足了fpga开发中硬件调试的要求，并且具有无干扰、便于升级、使用简单等特点。

2 signaltap ⅱ的特点和使用方法signaltap ⅱ逻辑分析仪是第二代系统级调试工具，能够获取、显示可编程片上系统（sopc）的实时信号，帮助设计者在其系统设计中观察硬件和软件的交互作用，在可编程逻辑市场上，上，signaltap ⅱ逻辑分析仪专用于quartus ⅱ软件，与其他嵌入式逻辑分析仪相比，他支持的通道数最多，抽样深度最大，时钟速率最高。

quartus ⅱ软件4.0以及以后版本还提供了图形界面，定义了特定触发条件逻辑，实现更高的精度，解决问题的能力更强。

signaltap ⅱ嵌入式逻辑分析仪不需要对用户设计文件进行任何的外部探测或者修改，就可以得到内部节点或者i/o引脚的状态，目前signaltap ⅱ逻辑分析仪支持的器件系列包括：stratix ⅱ，stratix，stratix gx，cyclone ⅱ，cyclone，apex ⅱ，apex 20ke，apex 20kc，apex 20k，excalibur和mercury。

FPGA在嵌入式系统中的应用随着计算与通信的融合以及广泛的多媒体处理需求，嵌入式系统得到了前所未有的蓬勃发展。

嵌入式系统是以专用芯片为核心的专用系统，其特点是面向用户、面向应用、面向产品，软、硬件量体裁衣，满足行业应用个性化的要求，而这也是FPGA器件的特点。

因此基于FPGA的可配置嵌入式系统开发技术以及相应的片上可编程系统（SOPC）解决方案，不仅可融入微处理器技术、数字信号处理技术、可编程系统级芯片设计和软硬件协同设计技术，还能提供了基于嵌入式智能平台的嵌入式系统的设计方法，还降低了设计难度、缩短了研发周期，必将成为未来的主流趋势之一。

嵌入式系统经历了从单片计算机、工业控制计算机、集中分布式控制系统，进而发展到嵌入式智能平台的几个发展阶段。

从独立单机使用发展到联网设备。

从以模拟电路为主发展到以数字电路为主、数模混合型，进而进入全数字时代。

总的来说，嵌入式系统向着更高性能、更小体积、更低功耗、更廉价、无处不在的方向发展。

嵌入式系统的设计和实现朝着基于芯片，特别是片上可编程系统（SOPC）的方向发展。

从系统对上市时间的要求、可定制特性以及集成度等方面考虑，FPGA在嵌入式系统中获得广泛应用，已经从早期的军事、通信系统等应用扩展到低成本消费电子类等产品中。

目前，FPGA在嵌入式系统中主要有3种使用方式：∙状态机模式：无外设、无总线结构且无实时操作系统，达到最低的成本，常应用于VGA和LCD控制等，满足用户的最基本需求。

∙单片机模式：包括一定的外设，可以利用实时操作系统和总线结构，以中等的成本，达到中等的性能，常用于控制和仪表。

∙定制嵌入模式：高度集成扩充的外设，实时操作系统和总线结构，可达到高性能，常应用于网络和无线通信等。

采用65nm生产工艺之后，FPGA器件处理能力更强，且成本低、功耗少，已取代了相当数量的中小规模ASIC器件和处理器，具备开发片上系统（SOC）的规模和动态可编程的能力，在嵌入式应用领域有明显的优势。

SOPC设计技术课程实验三（上）、内嵌式逻辑分析仪的使用河北大学电子信息工程学院教师：张庆顺通过学习，我们已经基本掌握了QUARTUS的使用方法和设计流程，对FPGA的嵌入式设计有了一定认识。

本次试验将在前面试验的基础上，讲解嵌入式逻辑分析仪（Signal Tap）的使用。

此试验使用硬件开发板，本实验的目标板是ALTERA公司的DE2-70开发板，FGPA芯片为Cyclone II系列EP2C70F896C6。

实验一：正弦波发生器示波器测试一、打开工程进入QUARTUSⅡ开发软件，选择“File”菜单，点击“Open Project……”。

选择工程文件singt.qpf，打开试验一project。

设置singt.bdf文件为Top level Entity，点击工具栏的”Start Analysis & Synthesis”按钮：进行编译，编译完成后，点击工具栏按钮”Assignment Editor”:进行管脚定义，如下表所示：定义完毕后进行综合仿真，点击相应工具栏相应按钮：。

待综合仿真结束，就可以进行Signal Tap的相关配置了。

注意：一定要将未使用的管脚配置为输入高阻态。

如下图所示。

二、Signal Tap配置选择“File”菜单，点击“New”，在弹出的New对话框中，选择如图所示的Signal Tap II Logic Analyzer File。

Signal Tap的相关配置1，在Instance Manager窗口，Instance栏为实例名称，右键对Instance进行Create、Delete、Rename操作，此处名称我们改为“singt”。

2，在JTAG Chain Configuration窗口，点击Hardware栏的Setup…按钮，弹出Hardware Setup对话框：双击”Available hardware items”栏中的“USB-Blaster”选项，单击“Close”关闭对话框，此时在“JTAG ChainConfiguration”窗口的“Hardware”栏将显示“USB-Blaster”字样并自动识别到FPGA芯片。

《FPGA设计与应用》实验指导书某某编武汉理工大学华夏学院2011年9月前言一、实验课目的数字电路与系统设计实验课是电子工程类专业教学中重要的实践环节，包括了ISE开发环境基本操作及FPGA的基本原理、基带传输系统的设计、Uart串口控制器电路的设计、PS/2接口的设计、VGA显示接口设计。

要求学生通过实验学会正确使用EDA技术，掌握FPGA器件的开发，熟练使用ISE开发环境，掌握Verilog语言的编程，掌握数字电路和系统的设计。

通过实验，使学生加深对课堂专业教学内容的理解，培养学生理论联系实际的能力，实事求是，严谨的科学作风，使学生通过实验结果，利用所学的理论去分析研究EDA技术。

培养学生使用Basys 2开发板的能力以及运用实验方法解决实际问题的能力。

二、实验要求：1.课前预习①认真阅读实验指导书，了解实验内容；②认真阅读有关实验的理论知识；③读懂程序代码。

2.实验过程①按时到达实验室；②认真听取老师对实验内容及实验要求的讲解；③认真进行实验的每一步，观察程序代码与仿真结果是否相符；④将实验过程中程序代码和仿真结果提交给老师审查；⑤做完实验后，整理实验设备，关闭实验开发板电源、电脑电源后方可离开。

3.实验报告①按要求认真填写实验报告书；②认真分析实验结果；③按时将实验报告交给老师批阅。

三、实验学生守则1．保持室内整洁，不准随地吐痰、不准乱丢杂物、不准大声喧哗、不准吸烟、不准吃东西；2.爱护公务，不得在实验桌及墙壁上书写刻画，不得擅自删除电脑里面的文件；3.安全用电，严禁触及任何带电体的裸露部分，严禁带电接线和拆线；4.任何规章或不按老师要求操作造成仪器设备损坏须论价赔偿。

目录实验一Uart通用串口接口的设计 (4)实验二PS/2接口的设计 (28)实验三VGA显示接口设计 (30)附录一 basys 2开发板资料 (36)实验一 Uart串口控制接口电路的设计一、实验目的1.掌握分频模块的设计方法。

基于FPGA的逻辑分析仪该项目是我在嵌入式Linux杂志的竞赛“嵌入式Linux的乐趣和技巧奖”项。

我的目标是创造一种廉价的逻辑分析仪使用Altera的FPGA和嵌入式Linux从ZFLinux处理器。

虽然我没有赢得比赛，逻辑分析仪效果很好，我只是为了好玩的持续发展和支持网络版本这次比赛的原型如下所示。

这是一个32通道逻辑分析仪从三M系统，网络卡和定制卡，我设计，我称之为分析器的PCB板MZ104处理器为基础。

分析器电路板包含一个FPGA，SRAM缓冲，时钟芯片，时钟切换的数据和时钟输入，一个FPGA编程口和一个PC/104接口，头。

FPGA的（可以是程序的控制下重新配置）和MZ104组合（这基本上是一个完整的PC运行Linux），提供了一个非常灵活的工具，可以适应多种用途之外的逻辑分析。

在当前配置中没有一个用户界面，而是由一个远程控制Windows或Linux工作站通过网络。

并行端口（PP）的版本虽然比赛的原型使用以太网卡ZFLinux嵌入式处理器，它也可以直接连接到分析仪的PCB 主机使用并行端口，没有任何其他板。

这大大降低了成本，而且是最好的方式，如果你只需要一个基于PC的逻辑分析仪，不希望建立一个独立的工具。

您仍然有使用逻辑分析外的其他用途地段的板，选项，如果你愿意来设计Altera软件与自己的逻辑。

我修改通过增加一个外部聚丙烯接口板我的原型。

一旦我证实它的工作，我设计了一个新的印刷电路板采用了聚丙烯接口。

我的第一个原型没有工作，显然是由于一个坏的FPGA，所以我建立了第二个，这是图所示。

我用了一个较低的速度等级比原来的FPGA（-3，而不是-1），是很容易得到（你通常可以得到它从联机。

）我的原型是工作在100 MHz 的很好，但我不吨保证你会得到相同的性能。

零件清单仍然呼吁，-1的一部分。

概述该分析仪是建立在一个单一的PCB，有PC/104接口。

该板可用于两种不同的方式：•当与诸如嵌入式三MZ104 - M处理器板和网卡等PC/104模块相结合，成为一个独立的仪器，可以通过网络访问远程PC，它提供了用户界面。

嵌入式逻辑分析仪在FPGA时序匹配设计中的应用(07-100)引言随着FPGA 器件规模的不断增加、封装密度不断提高，传统逻辑分析仪在FPGA 板级调试中的应用日益困难。

为此，主流FPGA 厂商相继在其开发工具中增加了嵌入式逻辑分析仪(ELA) IP 软核，如Lattice 在ispLEVER 中提供的ispTRACY，Xilinx 在ISE 中提供的ChipScopePro，Altera 在Quartus II 提供中的Signal Tap II 等。

ELA 在FPGA 内部预先设计探测点和测试逻辑，可在软件工具的配合下对FPGA 设计进行较全面的测试。

采用ELA，只需用JTAG 下载电缆连接待调试的FPGA 器件，占用FPGA 的部分逻辑资源和内部存储器资源，无需传统的逻辑分析仪就可以观察FPGA 的内部信号和I/O 引脚的状态。

以我们开发的全彩LED 同步显示控制系统为例，该系统包括采集、传输、接收等模块，FPGA 为Altera Cyclone 系列PQFP 封装的EP1C6Q240C8，逻辑单元(LE)数量为5980 个，RAM 大小为92160 bit。

使用Quartus II 软件首次对设计文件进行综合布局和布线，将布线好的工程下载到FPGA 板上运行时，全彩LED 屏显示效果非常差，本文介绍的FPGA 时序匹配设计方法，利用Quartus II 软件中的Signal Tap II 采集FPGA 内部信号波形，通过比较分析采集的数据，可得出精确的延时信息。

在Signal Tap II 时序测试结果的指导下改进了设计，经实际电路的波形测试证明，LED 显示屏接收板中的数据信号与控制信号时序匹配良好。

Signal Tap IISignal Tap II 是Altera 公司FPGA 开发软件Quartus II 中的一个实用工具，能够捕获、显示FPGA 内部节点或I/O 引脚实时信号的状态，帮助设计者在系。

基于FPGA 的简易逻辑分析仪左　超1,周金刚2,崔长生1(1.华中科技大学电子系,湖北省武汉市430074;2.华中科技大学电气学院,湖北省武汉市430074)摘　要:在嵌入式开发调试中,逻辑分析仪可以很好地辅助开发人员进行断点、触发和跟踪等调试。

本设计应用FPG A (现场可编程门阵列)芯片和Veril og 硬件描述语言设计8位简易逻辑分析仪,在模拟示波器上显示可移动的时间标志线,并采用LE D (发光二极管)显示时间标志线所对应时刻的8路输入信号逻辑状态。

系统以FPG A 为控制核心,实现了FPG A 与单片机的双工串行通信、触发控制、数据采集存储和示波器显示等功能。

系统工作稳定可靠,测量结果准确无误。

关键词:FPG A;逻辑分析仪;分时复用中图分类号:T M930.9收稿日期:2008207210;修回日期:2008209216。

0　引　言逻辑分析仪是一种类似于示波器的波形测试设备,可以监测硬件电路工作时的逻辑电平(高或低),并加以存储,用图形方式直观地表达出来,便于用户检测、分析电路设计(硬件设计和软件设计)中的错误,逻辑分析仪是设计中不可缺少的设备,通过它可迅速地定位错误,解决问题,达到事半功倍的效果。

1　方案论证与设计1.1　处理器的选择方案1:采用MCS 251单片机作为系统核心,要求单片机除了完成基本的控制和分析处理外,还要完成8路TT L 数据的采集、存储和示波器的显示控制。

虽然单片机具有灵活的控制方式,但受到工作速率的影响,可能会使示波器显示屏幕抖动或者出现明显的回扫线,从而难以达到较好的系统稳定性。

方案2:采用FPG A (现场可编程门阵列)作为控制核心,即用FPG A 完成信号采集、数据存储、触发控制与示波器的显示控制,控制部分以及人机交互同样利用FPG A 来实现。

但是,FPG A 系统逻辑复杂,易引入不稳定因素。

方案3:采用FPG A 作为逻辑判断核心、MCS 251单片机辅助控制的方式。