当前位置：文档之家 › S3C2410中文手册第5章_存储器控制器

S3C2410中文手册第5章_存储器控制器

  • 格式：pdf
  • 大小：442.25 KB
  • 文档页数：17

S3C2410A 中文数据手册（第五章）
杭州立宇泰电子有限公司编著（Version 1.0）
SDRAM的BANK地址引脚连接
表 5-2. SDRAM Bank 地址结构
Bank大小 2MB 4MB 8MB 16MB
32MB 64MB 128MBห้องสมุดไป่ตู้
总线宽度 x8 x16 x8 x16 x32 x16 x32 x8 x8 x16 x16 x32 x32 x8 x8 x16 x16 x32 x32 x8 x16 x16 x16 x32 x32 x16 x32 x8 x16 x32 x16 x32 x8 x32
0x307f_ffff
0x30ff_ffff
0x3000_0000 0x31ff_ffff
0x3000_0000 0x3000_0000
0x33ff_ffff
0x37ff_ffff
Bank 7
起始 0x3020_0000 0x3040_0000 0x3080_0000
地址
0x3100_0000
终址 地址
OM0 (操作模式0) 0 1 0 1
导入ROM 数据宽度 Nand Flash Mode
16-bit 32-bit Test Mode
存储器(SROM/SDRAM)地址引脚的连接
MEMORY ADDR. PIN
A0 A1
S3C2410A ADDR. @ 8-bit DATA BUS A0 A1
•••
x32
(8M x 16 x 4banks) x 2 ea
5.2.1nWAIT 引脚的作用
如果对每个bank使能WAIT功能，当对某个bank区进行访问时，nOE的低电平有效时间 就会在nWAIT引脚的控制下延长。从tacc-1时刻开始检测nWAIT的状态。在采样到nWAIT为 高电平后的下一个时钟，nOE将恢复高电平。nWAIT对nWE信号的作用与对nOE信号相同。
6 个是 ROM,SRAM 等类型存储器 bank 剩下的 2 个可以作为 ROM,SRAM,SDRAM 等存储器 bank － 7 个固定的存储器 bank 的起始地址 － 最后一个 bank 的起始地址是可调整的 － 最后两个 bank 的大小是可编程的 － 所有存 bank 的访问周期都是可编程的 － 总线访问周期可以通过插入外部 wait 来延长 － 支持 SDRAM 的自刷新和掉电模式
5.2.1Bank0 总线宽度.......................................................................................................................3 5.2.1nWAIT 引脚的作用 .................................................................................................................5 5.2.2 nXBREQ/nXBACK 引脚操作 ................................................................................................5 5.3 存储器接口举例............................................................................................................................6 5.4 寄存器.......................................................................................................................................... 11 5.4.1 总线带宽和等待控制寄存器（BWSCON） ....................................................................... 11 5.4.2 总线控制寄存器（BANKCONN:nGCS0-nGCS5） ............................................................13 5.4.3BANK 控制寄存器（BANKCONn:nGCS6-nGCS7）...........................................................14 5.4.4 刷新控制寄存器...................................................................................................................15 5.4.5BANKSIZE 寄存器................................................................................................................16 5.4.6SDRAM 模式寄存器集寄存器（MRSR）............................................................................17
S3C2410A 中文数据手册（第五章）
第五章 存储器控制器
Version 1.0
5.1 概述................................................................................................................................................2 5.2 功能描述........................................................................................................................................3
Bank 地址 A20
A21
A22 A[22:21]
A22 A[22:21]
A23 A[23:22]
A23 A[23:22]
A23 A[23:22]
A24 A[24:23]
A24 A[24:23]
A[25:24]
A[26:25]
杭州立宇泰电子有限公司 电话：0571－89902166 85867313 第 4 页 共 17 页
0x303f_ffff
0x307f_ffff
0x30ff_ffff
0x31ff_ffff
注意：bank 6 和 7 必须有相同的存储器大小
0x3200_0000 0x33ff_ffff
0x3400_0000 0x37ff_ffff
0x3800_0000 0x3fff_ffff
5.2 功能描述
5.2.1Bank0 总线宽度
Email：lyt_tech@
S3C2410A 中文数据手册（第五章）
杭州立宇泰电子有限公司编著（Version 1.0）
x8
( 32M x 4 x 4banks) x 2 ea
x16
512Mb
( 16M x 8 x 4banks) x 2 ea
基本存储单元 16Mb 16Mb 16Mb
64Mb
16Mb
64Mb
128Mb
64Mb
128Mb 256Mb 128Mb 256Mb 512Mb 256Mb
存储器结构 ( 1M x 8 x 2banks) x 1 ea (512K x 16 x 2banks) x 1 ea ( 2M x 4 x 2banks) x 2 ea ( 1M x 8 x 2banks) x 2 ea (512K x 16 x 2banks) x 2 ea ( 2M x 4 x 2banks) x 4 ea ( 1M x 8 x 2banks) x 4 ea (4M x 8 x 2banks) x 1 ea ( 2M x 8 x 4banks) x 1 ea ( 2M x 16 x 2banks) x 1 ea ( 1M x 16 x 4banks) x 1 ea (512K x 32 x 4banks) x 1 ea ( 2M x 4 x 2banks) x 8 ea
bank0 的数据总线（nGCS0）必须首先设置成 16 位或 32 位的。因为 bank0 通常作为引 导 ROM 区（映射到地址 0x0000-0000），在复位时，系统将检测 OM[1:0]上的逻辑电平，并 依据这个电平来决定 bank0 区存储器的总线宽度。
OM1 (操作模式1) 0 0 1 1
( 8M x 4 x 2banks) x 2 ea ( 4M x 4 x 4banks) x 2 ea ( 4M x 8 x 2banks) x 2 ea ( 2M x 8 x 4banks) x 2 ea ( 2M x 16 x 2banks) x 2 ea ( 1M x 16 x 4banks) x 2 ea ( 4M x 8 x 4banks) x 1 ea ( 2M x 16 x 4banks) x 1 ea ( 8M x 4 x 2banks) x 4 ea ( 4M x 4 x 4banks) x 4 ea ( 4M x 8 x 2banks) x 4 ea ( 2M x 8 x 4banks) x 4 ea ( 4M x 8 x 4banks) x 2 ea ( 2M x 16 x 4banks) x 2 ea ( 8M x 8 x 4banks) x 1 ea ( 4M x 16 x 4banks) x 1 ea ( 4M x 8 x 4banks) x 4 ea ( 8M x 8 x 4banks) x 2 ea ( 4M x 16 x 4banks) x 2 ea ( 16M x 8 x 4banks) x 1 ea ( 8M x 8 x 4banks) x 4 ea

合集下载

第5章_基于S3C2410的系统硬件设计

第5章_基于S3C2410的系统硬件设计


与配置I/O口相关的寄存器包括： 与配置I/O口相关的寄存器包括： I/O口相关的寄存器包括
端口控制寄存器（GPACON~GPHCON） 端口控制寄存器（GPACON~GPHCON） 端口数据寄存器（GPADAT~GPHDAT） 端口数据寄存器（GPADAT~GPHDAT） 端口上拉寄存器（GPBUP~GPHUP） 端口上拉寄存器（GPBUP~GPHUP） 杂项控制寄存器 外部中断控制寄存器（EXTINTN） 外部中断控制寄存器（EXTINTN）
1.8V/2.0V内核供电，3.3V存储器供电，3.3V 1.8V/2.0V内核供电，3.3V存储器供电，3.3V 内核供电 外部I/O供电； I/O供电 外部I/O供电； 具有16KB的ICache和16KB的DCache以及 具有16KB的ICache和16KB的DCache以及 16KB KB MMU； MMU； 外部存储器控制器； 外部存储器控制器； LCD控制器提供1通道LCD专用DMA； LCD控制器提供1通道LCD专用DMA； 控制器提供 LCD专用DMA 4通道DMA并有外部请求引脚； 通道DMA并有外部请求引脚； DMA并有外部请求引脚 3通道UART和2通道SPI； 通道UART和 通道SPI； UART SPI 1通道多主机IIC总线和1通道IIS总线控制器； 通道多主机IIC总线和1通道IIS总线控制器； IIC总线和 IIS总线控制器 SD主接口版本1.0和MMC卡协议2.11兼容版； SD主接口版本1.0和MMC卡协议2.11兼容版； 主接口版本1.0 卡协议2.11兼容版 2个USB主设备接口，1个USB从设备接口； USB主设备接口， USB从设备接口； 主设备接口 从设备接口 4通道PWM定时器和1通道内部定时器； 通道PWM定时器和1通道内部定时器； PWM定时器和 看门狗定时器； 看门狗定时器； 117位通用I/O口和24通道外部中断源； 117位通用I/O口和24通道外部中断源； 位通用I/O口和24通道外部中断源 电源控制模式包括：正常、慢速、 电源控制模式包括：正常、慢速、空闲和掉电 四种模式； 四种模式； 8通道10位ADC和触摸屏接口； 通道10位ADC和触摸屏接口； 10 和触摸屏接口 具有日历功能的RTC； 具有日历功能的RTC； RTC 使用PLL的片上时钟发生器。 使用PLL的片上时钟发生器。 PLL的片上时钟发生器
S3C2410X中文数据手册

S3C2410X中文数据手册

S3C2410X中文数据手册
S3C2410X是一款高性能、低功耗的嵌入式微处理器，采用ARM920T架构，主频可达到203MHz。

该处理器集成了大量外设，包括UART、SPI、I2C、USB等，适用于各种嵌入式应
用领域。

S3C2410X采用32位总线和16位SDRAM控制器，支持1GB的外部存储器。

其片上存储器包括16KB的指令缓存和16KB的数据缓存，以及64KB的一级缓存和8KB的二级缓存。

该处理器支持多种外部时钟源和PLL倍频，使其具有较高的灵活性和可扩展性。

同时，它还具有多种低功耗模式，能够在不同要求下实现高效能与省电的平衡。

另外，S3C2410X还支持多种中断向量，以及软件/硬件调试功能，使得开发人员可以
快速和准确地调试和优化代码。

综合来看，S3C2410X是一款功能强大、灵活性强、省电节能的嵌入式微处理器，适用于各种应用领域，是一款值得关注的产品。

第五章s3c2410的硬件资源

第五章s3c2410的硬件资源

• 的。 • ARM9 核心板提供64M NandFlash 及64M
SDRAM（容量皆可扩展）。系统可以从 • NandFlash 启动，也可以从主板上的
Flash 启动（主板设有启动方式选择）
第五章s3c2410的硬件资源
第五章s3c2410的硬件资源
3rew
演讲完毕，谢谢听讲!
再见，see you again
第五章s3c2410的硬件资源
S3C2410的专用寄存器
第五章s3c2410的硬件资源
第五章s3c2410的硬件资源
•1）ARM 处理器：采用三星公司的处理器S3C2410X(ARM9)。基于ARM920T 内核，主频高达
203MHz，带
MMU（内存管理单元），片上资源丰富，性/价比极高，是目前ARM9处理器
2020/12/11
第五章s3c2410的硬件资源
•（7）LCD/触摸屏接口
•（8）A/D 输入
•（9）IIC
•（10）IIS 及音频输入/输出接口
•（11）JTAG 调试接口
•（12）总线扩展接口3 个
•（13）以太网口
•（14）VGA
•（15）PS/2 键盘、鼠标接口
•（16）话音输入输出（拾音器、扬声器）
第五章s3c2410的硬件资源
• 作为一个完整的教学和开发系统，编译环境和仿真调试工具是必不 可少的。我们选
S3C2410的信号描述
第五章s3c2410的硬件资源
S3C2410的信号描述
第五章s3c2410的硬件资源
S3C2410的信号描述
第五章s3c2410的硬件资源
S3C2410的专用寄存器
第五章s3c2410的硬件资源
S3C2410的专用寄存器
S3C2410主要功能部件及参数设置(完全)

S3C2410主要功能部件及参数设置(完全)


5.1 NandFlash控制器
（２）NFCMD寄存器 NAND Flash的命令寄存器NFCMD的地址是0x4e000004，表 5-3所示是NFCMD寄存器属性值设置，相对应位的默认值、 功能设置位的表示。NFCMD寄存器中，对于不同型号的 Flash，操作命令一般不同。
例如： NFCONF & = ~(1<<11) //发出片选信号 NFCMD = 0xff //在K9F1208U0M存储器中表示reset命令
5.1 NandFlash控制器 • ２. NAND Flash相关寄存器应用
（１）NFCONF寄存器 NFCONF寄存器的地址是0x4e000000，表5-2所示是NFCONF 寄存器属性值设置，相对应位的默认值、功能设置位的表 示。
5.1 NandFlash控制器
NAND Flash需要初始化，在一般情况下要使NAND Flash使能，[15：12]设置为0b1111; CLE和ALE持续时间 设置为HCLK，因而[11：8]=0b1000; TWRPH0持续为3，即 位[7：4]设置为0b0011,如果把TWRPH1值设为0，即把 NFCONF初始化为0xf830。 例如：设置第11位为0，使NAND Flash使能。 NFCONF & = ~0x800; 设置第11位为1，使NAND Flash禁用。 NFCONF ｜ = 0x800;
5.1 NandFlash控制器
• 5.1.3 NAND Flash 存储器接口
图5-2是NAND Ｆlash存储器接口示意图。
5.1 NandFlash控制器
图5-２中，NAND Flash的管脚配置如下： D[7:0]:数据/命令/地址/的输入/输出口 (与数据总线共 享） CLE:命令锁存使能 (输出) ALE:地址锁存使能（输出） nFCE:NAND Flash 片选使能（输出） nFRE:NAND Flash 读使能 (输出) nFWE:NAND Flash 写使能 (输出) R/nB:NAND Flash 准备好/繁忙（输入） S3C2410的内存片选有8个片选（BANK），在U-Boot中， 要配制SDRAM和FLASH的 BANK数，如果SDRAM或者FLASH就 接了n个片选的时候，就定义为n，如n为8，即BANK8。图 5-3是S3C2410的内存映射图，S3C2410和其他的大部分的 处理器一样，支持Nor Flash和NANDFlash启动，而这两种 启动方式内存所映射的地址不相同。