模拟集成电路设计期末试卷

集成电路设计期末考试试题（ A ）卷参考答案一、填空题（每空一分，共20分）1. 2 12. Q=CV GE3. 衬底掺杂浓度4. 体效应5. 沟道中载流子的迁移率阈值电压V T随温度的变化6. MOS管的栅宽偏置电流7. 1/A2 1/A2 8. 温度垂直电场水平电场9. 互连线电阻电容电感传输线10. CXXXXXXX N+ N- V ALUE＜IC=INCOND＞二、简答题（每题10分，共60分）1.答：A当沟道长度L减小时阈值电压降低，而沟道宽度W变窄时引起阈值电压提高；B随着Vds的增加，在漏区的耗尽层宽度会有所增加，导致阈值电压提高。

C 实际栅长有一部分覆盖在氧化层上，氧化层下面会引起耗尽电荷，栅电压要加的较大才能使沟道反型。

D 栅电压增加时，表面迁移率会下降E 当Vds增大时，MOS管的漏端沟道被夹断并进入饱和区，Vds进一步增大，使沟道的有效长度减小2. 答：A源漏扩散电阻，在金属栅与硅栅技术的CMOS 工艺中，与漏源区同时制成，，方块电阻为20-100欧，不宜制作大电阻，误差为±20%，不能制作精密电阻。

B P/N阱扩散电阻，该结构电阻值较大，为1000-5000欧，面积也大，误差为±40%。

C 注入电阻。

由于离子注入精度可以控制掺杂浓度和注入深度，且横向扩散小，方块电阻为50-1000欧，可以制作大电阻而不占用大面积D 多晶硅电阻。

方块电阻为30-200欧，，难以制作精密电阻E薄膜电阻，该电阻的线性度好。

3. 答：4答：SPICE软件包含三个内建MOS场效应管模型：①1级模型通过电流—电压的平方律特性描述,考虑了衬底调制效应和沟道长度调制效应。

②2级模型是一个详尽解析的MOSFET模型。

考虑了沟道电压的影响，对基本方程进行了一系列半经验性的修正。

③3级模型是一个半经验模型。

在精确描述各种二级效应的同时，可以节省计算时间，引入了模拟静电反馈效应的经验模型、迁移率调制系数和=饱和电场系数。

西南科技大学2019-2020-2学期《模拟集成电路设计》本科期末考试试卷（A 卷）一、填空题（每空2分，共20分）1.跨导是指MOS 的输入曲线中()和()之比。

2.运算放大器的“+”、“-”表示()和()的()关系。

3.提高差分放大器的共模抑制比的措施是提高()的()。

4.沟道长度调制效应是随着()的增加，()也相应的增加。

5.NMOS 管工作在线性区条件为()。

二、选择题（每题3分，共15分）1.下面哪个不是电阻负载的共源放大器的缺点()A 增益.线性度低 B.电压增益低中间级 C.频带特性低 D.摆幅低2.电流镜的作用有哪些()A.有源负载B.提供偏置C.充放电D.续流3.下面哪个单极放大器增益大于0()A.共源放大器B.共漏放大器C.共栅放大器D.共源共栅放大器4.放大器的主要性能指标有()A.电流增益B.电压增益C.输入电阻D.功耗5.沟道长度效应系数()A.L 1∝λ B.DS I 1∝λ C.L ∝λ D.DSI ∝λ三、简答题（共5题，每题8分，共40分）1.基本差分对尾电流源作用2.比例电流镜的设计原理3.影响MOS 阈值电压的主要因素4.请根据具体实例给出差分放大器的好处5.请解释体效应四、综合题（共2题，共25分）1.请根据下面的电路图，完成以下题目(10分)(1)推导出图1中该单极放大器的电压增益(2)根据(1)中的结果请指出该电路的缺点课程代码L X 160570命题单位理学院：应用物理教研室2.假设0==γλ，请根据图2下面的放大器完成以下题目(15分)(1).画出该电路的小信号等效电路图(2).根据小信号等效电路小信号电压增益(3).请计算该电路的输出电阻。

《模拟集成电路分析与设计》期末考试试题2008年06月24日1. 判断下列说法是否正确，正确的标记为T 或√，错误的标记为F 或×，并简单说明原因；（30分＝3分×10） 1) 压摆行为(Slewing)是一个非线性行为；2) 增加应用于反馈系统的运算放大器或跨导放大器的级数有利于提高它的稳定性； 3) 可以利用负反馈技术来提高一个单级点放大器的增益带宽积；4) 在计算跨导放大器构成的电容型反馈系统的阶跃响应时，如果跨导放大器负载电容远小于反馈网络中的电容，就可以忽略前馈效应的影响；5) 单级点跨导放大器的增益带宽积与它所使用器件的本征增益无关；6) 电流镜作负载的差分对在差模传输函数中出现零点的原因是电路中出现了前馈；7) 同等条件下，Telescopic 跨导放大器可达到的最大输出摆幅小于折叠Cascode 跨导放大器可达到的最大输出摆幅；8) 由于折叠Cascode 跨导放大器是对Telescopic 跨导放大器采用折叠技术得到的，同等条件下它们的增益是相同的；9) Telescopic 跨导放大器中叠加在差分放大管之上的Cascode 晶体管栅极可以作为它的共模反馈控制点； 10) 由两级跨导放大器构成的电容型反馈系统中，增加负载电容会降低系统的稳定性；2. 下图给出了一个三级环型振荡器的电路图，每一级由一个跨导放大器驱动一个电容性负载构成。

若跨导放大器可以用如图所示的等效电路表示，其输出阻抗R o =800Ω。

试回答如下问题：（15分）1) 推导该电路的环路增益的表达式，并定性画出它的波特图； 2) 若要使得该振荡器在10MHz 处维持稳定的振荡，试计算电容C 的大小以及g m 的取值；（提示：振荡状态对应于电路的不稳定状态，一个电路维持稳定振荡的条件是在振荡频率处环路增益的幅度等于1而相移为180度）3. 下图给出了一个由全平衡两级OTA组成的反馈系统。

其中，C s =C f =C L若所有的晶体管均工作于饱和区且符合长沟道平方律方程，跨导效率均为g m /I D =10V -1，本征增益均为g m r o =50，Mb0、Mb1、Mb2、Mb3构成宽长比为1：8：4：8的电流镜，R 1=20000Ω，C 1=1pF。

………密………封………线………以………内………答………题………无………效……电子科技大学二零XX 至二零XX 学年第X 学期期终考试模拟集成电路原理课程考试题 A 卷（120分钟）考试形式：开卷考试日期20XX 年月日课程成绩构成：平时10 分，期中0 分，实验10 分，期末80 分一二三四五六七八九十合计一．选择题（共20题，每题2分，共40分）1.对于MOS管, 当W/L保持不变时, MOS管的跨导随漏电流的变化是( B )A. 单调增加B. 单调减小C. 开口向上的抛物线D.开口向下的抛物线.2. 对与MOS器件,器件如果进入饱和区, 跨导相比线性区将( A )Ａ增加 B.减少 C不变 D 可能增加也可能减小3. 在W/L相同时, 采用”折叠”几何结构的MOS管较普通结构的MOS管, 它的栅电阻( C )A 增大B 不变C 减小D 可能增大也可能减小4. 关于衬底PNP,下列说法正确的是( A )A．所有衬底PNP集电极电压必须相同.B．所有衬底PNP发射极电压必须相同.C．所有衬底PNP基极电压必须相同.D．所有衬底PNP各个电极电压可以任意设定5. 对于扩散电阻, 其宽度越大, 则电阻值越易做得( A )A 精确, B误差大, C 误差可大可小, D电阻间的相对误差大.6. 室温下, 扩散电阻阻值的温度系数为( A )A 正, B零, C负, 可正可负7.在集成电路中决定互联线宽度的因素有( A )A．大电流密度限制.B．Si-Al互熔问题.C．互联线的温度系数………密………封………线………以………内………答………题………无………效……D．是否形成欧姆接触.8. 套筒式共源共栅运放和折叠式共源共栅运放相比, 它的( B )较大些A. 最大电压输出摆幅B. 差模增益C. 极点频率D.功耗9.在版图设计上, 采用比例电阻和比例电容的设计可以( C )A. 提高电阻或电容自身的绝对精度,B. 提高电阻或电容自身的相对精度,C. 减小电阻或电容间的比例误差D. 无影响10.差分对中, 不影响其共模抑制比的因素为( C )A．差分管的对称性B．电流源的交流阻抗C．输入电压幅度D．电阻R C1和R C2的对称性11. Cascode电流镜的最小输出电压V MIN(out)的值为( C )A．V ON+V TN B.2(V ON+V TN) C. 2V ON+V TN D. V ON+2V TN12.对于ED NMOS基准电压源电路, 其中的两个NMOS的工作状态为( A )A, 都是饱和区B. 一个是饱和区, 一个是线性区C 都是线性区D都是亚阈值区13正偏二级管正向压降具有( B )温度特性.A . 零 B. 负 C. 正 D. 可正可负14. MOS共栅放大器的特点是( D )A．放大器输入输出反相, 输入阻抗高B．放大器输入输出同相, 输入阻抗高………密………封………线………以………内………答………题………无………效……C．放大器输入输出反相, 输入阻抗低D．放大器输入输出同相, 输入阻抗低15. 电路的主极点是( D )A离原点最远的极点, 它对应电路的-3dB带宽B 离原点最远的极点, 它对应电路的单位增益带宽C离原点最近的极点, 它对应电路的单位增益带宽D.离原点最近的极点, 它对应电路的-3dB带宽16.在CMOS差分输入级中, 下面的做法哪个对减小输入失调电压有利( C )A．增大有源负载管的宽长比.B．提高静态工作电流..C．增大差分对管的沟道长度和宽度D．提高器件的开启(阈值)电压17.在差分电路中, 可采用恒流源替换”长尾”电阻. 这时要求替换”长尾”的恒流源的输出电阻( A )A．越高越好, B.越低越好 C. 没有要求D. 可高可低18. 和共源极放大器相比较, 共源共栅放大器的密勒效应要( A )A.小得多B相当, C 大得多. D不确定19.在版图设计上, 采用比例电阻和比例电容的设计可以( C )A. 提高电阻或电容自身的绝对精度,B. 提高电阻或电容自身的相对精度,C. 减小电阻或电容间的比例误差D. 无影响20.对于差分对的版图设计下列（ D ）图最优.………密………封………线………以………内………答………题………无………效……二． 简答题（共5题，每题4分， 共20分）1. 画出共源共栅放大器基本结构, 简述其工作原理及特点.答:基本原理：M1为输入器件，M2为共源共栅器件，共源级M1将输入电压信号Vin 转换为电流信号g m Vin ，该电流信号流入M2漏端，从其源端输入到负载。

《软件工程基础训练》实训报告在倒入酒的方法中，首先判断当前酒量是否已经达到酒杯的容量。

如果是，则提示酒杯已满；如果不是，则将倒入的酒量加到当前酒量上。

实现一个方法，用于从酒杯中倒出酒。

该方法接受一个参数，表示要倒出的酒量。

在倒出酒的方法中，首先判断当前酒量是否大于等于要倒出的酒量。

如果是，则将当前酒量减去要倒出的酒量；如果不是，则提示酒量不足。

实现一个方法，用于获取当前酒量。

在获取酒量的方法中，直接返回当前酒量的值。

2.1.3程序流程图图 12.1.4设计代码package wmx;import java.io.BufferedReader;import java.io.IOException;import java.io.InputStreamReader;import java.util.StringTokenizer;public class Main1 {}}}}2.1.5代码运行截图图 22.2第二阶段2.2.1需求分析明确问题定义：首先需要明确问题的背景和涉及的实体，例如旅行者、手电筒、桥等。

同时，需要确定问题的目标，即如何让所有人尽快过桥。

确定约束条件：根据问题的描述，我们知道有一些约束条件，例如每个人过桥的速度不同，手电筒不能扔掉，只能两个人同时过桥等。

这些约束条件将影响解决方案的设计。

分析时间需求：由于目标是尽快让所有人过桥，因此需要分析每个人过桥所需的时间。

这将影响如何分配手电筒和如何安排过桥的顺序。

制定策略：基于上述分析，需要制定一个有效的策略来最大化过桥的速度。

这可能涉及到如何分配手电筒，如何安排过桥的顺序，以及如何返回等。

评估和优化：最后，需要对所制定的策略进行评估和优化。

这可能涉及到对策略的模拟、测试和比较，以便找到最优的解决方案。

2.2.2设计思路这是一个经典的过桥问题，通常称为“蒙提霍尔问题”。

在这个问题中，目标是让所有人尽快过桥。

根据题目的条件，每个人单独过桥的时间是已知的，但是两个人一起过桥的时间是较慢的那个人所需的时间。

集成电路模拟试题（1）一，选择题（四个答案中只有一个是正确的）( 20 ’ )1，对集成运放输出级的要求是（a）具有很高的输出电阻和较低的输入电阻；（b）具有大的输出功率；（c）不计效率；（d）不需要过流和过压保护措施等。

2，由双运放构成的实际差分放大器，其输出电压的大小与下列哪个说法一致（a）与差模输入电压成正比；（b）共模放大倍数越大，输出电压越小；（c）共模放大倍数越小，输出电压越小；（d）同相输入端电压越小，输出电压越大。

3，在反相积分器中（a）输出电压与输入电压同相；（b）输出电压与输入电压反相；（c）输出电压比输入电压滞后90°；（d）输出电压比输入电压超前90°。

4，常用集成仪器放大器内部的运放个数是（a）1个；（b）2个；（c）3个；（d）4个。

5，在绝对值变换器中（a）输出电压与输入电压成正比；（b）输出电压与输入电压成反比；（c）输出电压与输入电压同相位；（d）输出电压与输入电压反相。

6，在民用电器中，经常要对电压进行过压、正常电压的检测，可以采用(a)单门限比较器；(b)迟滞比较器；(c) 三态比较器；(d)窗口比较器。

7，阻抗变换器是用运放加外围元件实现（a）大电阻变小电阻；（b）电感变电容；（c）小电感变大电感；（d）小电阻变大电阻。

8，DAC0832的转换精度（a）与转换位数有关；（b）与参考电压无关；（c）与使用的电路无关；（d）与输入电压的大小有关。

9，ICL8038函数发生器的工作频率范围是(a)0.01Hz~500kHz；(b) 0.1Hz~500kHz；(c)1Hz~500Hz；(d)1Hz~1MHz10，集成稳压器7805的输出电流是(a)100mA；(b)500mA；(c)1.5A；(d)5A答案：1~5(b)(a)(d)(c)(c) 6~10(a)(d)(a)(a)(c)二 求输入阻抗（15’）答案：A1的输出电压A2的输出电压解得 图4-1-2 输入电流为代入得等效输入阻抗 三 分析题( 15’)1，二阶低通滤波器电路如图4-1所示，求传递函数。

集成电路期末试题及答案Michael Chen2022年1月10日第一部分：选择题1. 集成电路是指（）A. 多个电路板连接在一起B. 多个电子元件连接在一起C. 多个电气设备连接在一起D. 多个电子器件集成在一起答案：D2. 集成电路的分类依据是（）A. 外部尺寸B. 工作原理C. 制造工艺D. 功耗大小答案：C3. 集成电路的封装形式包括（）A. DIPB. SIPC. QFPD. 以上都是E. 以上都不是答案：D4. CMOS是指（）A. 生物科学中的一种病毒B. 一种通信协议C. 一种数字电路设计技术D. 一种模拟电路设计技术答案：C5. 集成电路的发展趋势是（）A. 更小封装B. 更低功耗C. 更高速度D. 以上都是答案：D第二部分：填空题1. 集成电路的最早应用是在（电子计算机）中。

2. 集成电路制造工艺的重要步骤包括薄膜沉积、光刻和（蚀刻）。

3. 集成电路的数字功耗由（开关功耗）和（短路功耗）组成。

4. 集成电路的封装形式除了DIP、SIP、QFP外，还有（BGA）。

5. 集成电路的发展史上的一个重要里程碑是第一个微处理器（Intel 4004）的发布。

第三部分：简答题1. 请简要解释集成电路的概念，并举例说明。

答：集成电路是将多个电子器件（如晶体管、电容器等）集成在一个芯片上的电路。

通过微影工艺在芯片上形成电路连接，实现各种电路功能。

例如，常见的操作放大器、时钟芯片、存储器等都是利用集成电路技术制造的。

2. 请介绍集成电路制造工艺中的薄膜沉积步骤。

答：薄膜沉积是集成电路制造工艺中的重要步骤之一。

它通过在芯片表面上沉积一层薄膜，为后续工艺提供基础。

常用的薄膜沉积工艺包括物理气相沉积（PVD）和化学气相沉积（CVD）。

PVD是通过物理方法将金属或其它物质蒸发或溅射到芯片表面形成薄膜；CVD则是通过化学反应使气相中的化合物在芯片表面沉积。

薄膜沉积可以实现金属导线、绝缘层等结构的形成，为后续的光刻、蚀刻工艺提供基础。

北京大学信息学院考试试卷装订线内请勿答题考试科目：模拟集成电路原理与设计 考试时间：专业级班主讲教师___________姓名学号________________题号一 二 三 四 五 六 七 总分得分说明：各MOSFET均工作在饱和区，除非另做说明。

1、电路如图1所示，图中各晶体管均工作于饱和区。

使用各晶体管的g m、r o（如M1的g m、r o表示为g m1、r o1）表示电路的R out。

（10分）图1解：133o o m OUT r r g A R ⋅⋅≈而A 即为点X 到点P 的增益：15OUT m R g A ⋅=很容易求得此折叠共源共栅放大器（辅助放大器）的输出阻抗为：()()[]95771311111||||o o o m o o m OUT r r r g r r g R ⋅⋅≈最终总的输出阻抗等于：()([]{}95771311115133133||||o o o m o o m m o o m o o m OUT r r r g r r g g r r g r r g A R ⋅⋅⋅⋅=)⋅⋅=2、 计算如图2电路的增益。

（15分）图2解：此电路当中，电阻Rf 检测输出电压并向X 节点返回一个逾七成正比的电流，因此这种反馈可以看作是电压—电流型。

通过诺顿等效来代替Vin 和Rs 如下图左，并把Rs 看作是主放大器的输入电阻，断开环路如下图右，忽略沟道长度调制效应的影响，则开环增益为：()(F D m F S openINOUTOPEN O R R g R R I V R ||||,⋅⋅−==)这里S IN IN R V I ⋅=，电路的环路增益为。

且由于反馈网络仅由Rf 组成，OPEN O R Y ,21FR Y 121−=。

因此，电路的电压增益等于：()()()()F S S m F D F D m F S F IN OUT R R R g R R R R g R R R V V +⋅⋅+⋅⋅⋅−=/||1||||13、 某电路的传输函数如下式所示，其中21p p ωω<<。

东 南 大 学 考 试 卷（ A 卷）课程名称 射频与通信集成电路设计 考试学期 06-06-11 得分适用专业考试形式半开卷考试时间长度 120分钟一．问答题1．当传输线长度为1/4波长时，分别计算负载阻抗Z L =0和Z L =∞时的输入阻抗Z in 和负载端反射系数ΓL 。

2．当负载阻抗Z L =112.5Ω，传输线特征阻抗Z 0 = 50Ω时，采用特征阻抗为Z 1的1/4波长传输线完成阻抗匹配，如图1所示。

试计算特征阻抗Z 1的值。

Z LZ in图1二．已知发射机在2GHz 频率点的输出阻抗是Z T = (150+j75) Ω，天线的输入阻抗是Z A =(75+j15)Ω，如图2所示。

设计L 型匹配网络，使天线得到最大功率。

1．取参考阻抗Z 0 =75Ω，计算归一化阻抗z T 和z A 。

2．根据图3所示Smith 圆图中的阻抗变换轨迹，给出L 型匹配网络结构，并计算匹配网络中的元件值。

TAM图2z M = z A*z TC = 1-j1.22z T图3三．图4为无线接收机原理框图，输入端和级间为共轭匹配，每个模块的增益、噪声系数及IIP3分别示于模块的上下方。

1．计算接收机的总噪声系数F；2．计算接收机总IIP3。

LO BB Output图4四．放大器的信号流图如图5所示。

计算输入反射系数Γin = b 1 / a 1和输出反射系数Γout =b 2/a 2|bss=0 。

请列出方程并写出求解步骤。

b 1S 12a 1a 2S 21S 22b 2S 111bssΓLΓS图5五．图6给出了一个功率放大器的电路图，该电路的工作频率为ω0，传输线的特征阻抗Z 0等于负载电阻R L ，长度为l/4波长 (@ ω0)。

1．说明该功率放大器的类型，给出L 2和C 2的谐振频率。

2．说明L 1、C 1和传输线的作用。

图6六．画出超外差接收机和零中频接收机的原理框图，说明它们的优点和存在的问题。

模电期末试题及答案6一、选择题（每题2分，共40分）1. 在半导体材料中，以下哪个不属于杂质？A. 锗B. 砷C. 碳D. 锡答案：C2.以下哪个元件属于非线性元件？A. 电阻B. 电容C. 二极管D. 钳位放大器答案：C3. 在三极管的等效电路模型中，以下哪个元件代表输入电阻？A. REB. RBC. RCD. Rπ答案：D4. 一台功率为200W的音响系统，其电源电压为50V，求电流的大小。

A. 2AB. 4AC. 6AD. 8A答案：B5. 在半导体器件中，p型材料的掺杂元素是以下哪个？A. 硼B. 磷C. 砷D. 锑答案：A6. 以下哪个是电路分析中常用的方法？A. 罗尔定律B. 布尔定律C. 奥姆定律D. 欧姆定律答案：C7. 以下哪个是三极管的常用封装类型？A. TO-92B. DIP-8C. SOT-23D. QFN-32答案：A8. 在半导体材料中，正常工作状态下，n型材料中的电子浓度应该比空穴浓度：A. 大B. 小C. 相等D. 无法确定答案：A9. 以下哪个元件属于旁路元件？A. 电感B. 电容C. 三极管D. 电阻答案：B10. 以下哪个是示波器的主要参数？A. 峰值电压B. 峰-峰值电压C. 时间基准D. 平均值电压答案：C二、填空题（每题2分，共20分）1. 二极管的符号中，箭头指向___________电流的方向。

答案：正向2. 三极管的共射放大电路中，输入电阻由__________表示。

答案：Rπ3. 在放大器的输出电容充电过程中，由于有反馈作用，输出电容的电压先__________上升，然后__________下降。

答案：缓慢，急剧4. 在直流稳压电源中，稳压管将输入电压稳定在大约__________。

答案：0.7V5. 麦克斯韦方程组中的法拉第电磁感应定律描述了__________。

答案：电磁感应现象6. 在电容充电的过程中，电容电压遵循__________的规律。

《模拟集成电路设计原理》期末考试一•填空题（每空1分，共14分）1、与其它类型的晶体管相比，MOS器件的尺寸很容易按________ 比例____ 缩小，CMOS电路被证明具有_较低—的制造成本。

2、放大应用时，通常使MOS管工作在_饱和一区，电流受栅源过驱动电压控制，我们定义—跨导_来表示电压转换电流的能力。

3、入为沟长调制效应系数，对于较长的沟道，入值____ 较小 _ （较大、较小）。

4、源跟随器主要应用是起到___电压缓冲器—的作用。

5、共源共栅放大器结构的一个重要特性就是_输出阻抗_很高，因此可以做成―恒定电流源_。

6、由于_尾电流源输出阻抗为有限值_或_电路不完全对称_等因素，共模输入电平的变化会引起差动输出的改变。

7、理想情况下，_电流镜_结构可以精确地复制电流而不受工艺和温度的影响，实际应用中，为了抑制沟长调制效应带来的误差，可以进一步将其改进为—共源共栅电流镜—结构。

&为方便求解，在一定条件下可用—极点一结点关联一法估算系统的极点频率。

9、与差动对结合使用的有源电流镜结构如下图所示，电路的输入电容C in为—C F（1 - A）__。

10、入为沟长调制效应系数，入值与沟道长度成—反比__ （正比、反比）。

二.名词解释（每题3分，共15分）1、阱解：在CMOS工艺中，PMOS管与NMOS管必须做在同一衬底上，其中某一类器件要做在一个“局部衬底”上，这块与衬底掺杂类型相反的“局部衬底”叫做阱。

2、亚阈值导电效应解：实际上，V GS=V TH时，一个“弱”的反型层仍然存在，并有一些源漏电流，甚至当V GS<V TH时，I D也并非是无限小，而是与V GS呈指数关系，这种效应叫亚阈值导电效应。

3、沟道长度调制解：当栅与漏之间的电压增大时，实际的反型沟道长度逐渐减小，也就是说, 这种效应称为沟道长度调制。

4、等效跨导Gm6、N 阱:解：CMOS 工艺中，PMOS 管与NMOS 管必须做在同一衬底上，若衬底为 P 型，贝U PMOS 管要做在个N 型的“局部衬底”上，这块与衬底掺杂类型相反的N 型“局部衬底”叫做 N 阱。

集成模拟考试题及答案# 集成模拟考试题及答案一、选择题1. 在模拟电路中，以下哪个元件不是基本的模拟元件？A. 电阻B. 电容C. 电感D. 逻辑门答案：D2. 以下哪个不是数字信号的特点？A. 离散性B. 确定性C. 连续性D. 随机性答案：C3. 在数字电路设计中，以下哪个不是常用的逻辑门？A. AND门B. OR门C. XOR门D. NOT门答案：D（NOT门是最基本的逻辑门之一）二、填空题1. 模拟信号具有______和______的特点。

2. 数字信号的传输方式主要有______和______。

答案：1. 连续性，不确定性2. 并行传输，串行传输三、简答题1. 简述模拟信号与数字信号的区别。

答案：模拟信号是连续变化的信号，可以表示任何连续的波形，如声音、温度等。

数字信号则是离散的，它表示的是一系列离散的值，通常用二进制数表示。

模拟信号与数字信号的主要区别在于模拟信号是连续的，而数字信号是离散的。

四、计算题1. 假设有一个RC电路，其中R=1kΩ，C=1μF，求该电路的充电时间常数τ。

答案：充电时间常数τ由公式τ=RC计算得出，代入数值得到τ=1kΩ*1μF=1秒。

五、论述题1. 论述数字电路与模拟电路在现代电子系统中各自的优势和应用场景。

答案：数字电路的优势在于其处理速度快，可靠性高，易于实现大规模集成，适合用于计算机、通信设备等需要高速处理和精确控制的场合。

模拟电路则在处理连续信号方面具有优势，如音频放大、信号调制解调等，它们在需要模拟信号处理的场合中不可或缺。

结束语：本次集成模拟考试题涵盖了模拟与数字电路的基本概念、特点、区别及其应用场景，旨在帮助考生全面复习和掌握相关知识点。

希望考生能够通过本次模拟考试，加深对电路基础知识的理解，为实际应用打下坚实的基础。

《模拟集成电路设计原理》期末考试一．填空题（每空1分，共14分)1、与其它类型的晶体管相比,MOS器件的尺寸很容易按____比例____缩小，CMOS电路被证明具有_较低__的制造成本。

2、放大应用时，通常使MOS管工作在_ 饱和_区,电流受栅源过驱动电压控制,我们定义_跨导_来表示电压转换电流的能力。

3、λ为沟长调制效应系数，对于较长的沟道，λ值____较小___（较大、较小）。

4、源跟随器主要应用是起到___电压缓冲器___的作用。

5、共源共栅放大器结构的一个重要特性就是_输出阻抗_很高,因此可以做成___恒定电流源_.6、由于_尾电流源输出阻抗为有限值_或_电路不完全对称_等因素，共模输入电平的变化会引起差动输出的改变。

7、理想情况下，_电流镜_结构可以精确地复制电流而不受工艺和温度的影响，实际应用中，为了抑制沟长调制效应带来的误差，可以进一步将其改进为__共源共栅电流镜__结构。

8、为方便求解，在一定条件下可用___极点—结点关联_法估算系统的极点频率。

9、与差动对结合使用的有源电流镜结构如下图所示,电路的输入电容C in为__ C F（1－A）__。

10、λ为沟长调制效应系数，λ值与沟道长度成___反比__（正比、反比）。

二．名词解释（每题3分，共15分)1、阱解:在CMOS工艺中，PMOS管与NMOS管必须做在同一衬底上,其中某一类器件要做在一个“局部衬底”上，这块与衬底掺杂类型相反的“局部衬底”叫做阱。

2、亚阈值导电效应解:实际上，V GS =V TH 时，一个“弱”的反型层仍然存在,并有一些源漏电流，甚至当V GS <V TH 时,I D 也并非是无限小，而是与V GS 呈指数关系,这种效应叫亚阈值导电效应。

3、沟道长度调制解：当栅与漏之间的电压增大时,实际的反型沟道长度逐渐减小，也就是说,L 实际上是V DS 的函数，这种效应称为沟道长度调制。

4、等效跨导Gm解:对于某种具体的电路结构，定义inDV I ∂∂为电路的等效跨导，来表示输入电压转换成输出电流的能力 5、米勒定理解:如果将图（a ）的电路转换成图（b ）的电路，则Z 1=Z/(1-A V )，Z 2=Z/（1—A V -1），其中A V =V Y /V X .这种现象可总结为米勒定理。

电子科技大学二零零 四 至二零零 五 学年第 二 学期期 中《微电子电路设计》课程考试题（ 120 分钟） 考试形式： 闭卷 考试日期 2005年 5 月 日1. Identify the source, drain, gate and bulk terminals, and find the current I in the transistorsin the following Figure. Assume 2'/25V A K nμ=，V TN =0.75V . (16pts) (problem4.3)Solution:(a) V V V V V V V V V S D DS S G GS 2.0)2.0(0,5=--=-==-= A V A V V V V L W K I I DS DS TN G n DS μμ2082.022.075.02.51102522'=⎪⎭⎫ ⎝⎛--=⎪⎭⎫ ⎝⎛--== (b) V V V V V V V V V S D DS S G GS 2.0)2.0(0,2.5)2.0(5=--=-==--=-= A V A V V V V L W K I I DS DS TN G n DS μμ2182.022.075.02.51102522'-=⎪⎭⎫ ⎝⎛--=⎪⎭⎫ ⎝⎛---=-=2. Design the bias circuit in the following figure to give the Q-point of mA I C 10= and V V EC 3= if thetransistor current gain is 75=F β and V V BE 7.0=.What is the Q-point if the current gain of the transistor is actually 40? (15 pts) ( problem 5.62 )Solution:Ω→Ω=-==Ω→Ω=-===+==-=+-=183.171333.0)7.03( ,68069110013)310( 13.101075761 ,10)(10k mA V I -V V R mA V R mA mA I II R I R I I V B EB EC B C C F F F C E C E C B C EC ββα0)5()(6801800007.05=--+---B C B I I ImA I I A V I B F C B 108.8,7.202)680(41180007.010===Ω+-=βμVmA V V EC 35.4680)311.8(10=Ω-=)35.4,11.8(:int V mA po Q -⇒3. Find V OH , V OL and the power dissipation (for v o =V OL ) for the logic inverter with the saturated load in thefollowing figure. Assume 0=γ, and 2'/25V A K n μ=，V V TN 1=. (16 pts) (Problem7.12m)Solution:VV V V For TN DD OH 6.216.3,0=-=-==γDSS DSL OL I I V For =,,OL OL n OL n V V K V K ⎪⎭⎫ ⎝⎛--⎪⎭⎫ ⎝⎛=--⇒216.215)16.3(212'2', V V OL 1927.0=⇒A I DD μ22.36)11927.06.3(212102526=--⨯=- W A V P μμ39.130)22.36)(6.3(== Checking: A I DDμ22.361927.0)2/1927.016.2(15210256=--⎪⎭⎫ ⎝⎛⨯=-4. Design a CMOS logic gate that implements the logic function ADE ABC Y += based on the CMOSinverter. Select the transistor sizes with the same delay as that of the reference inverter whose15=⎪⎭⎫ ⎝⎛P L W ,12=⎪⎭⎫ ⎝⎛L L W . ( 20 pts). Solution:5. Find the poles and zeros of the following transfer function, and draw its asymptote Bode plot of the magnitude. (17pts))2000210)(10000)((10102()50(10)(26328++++⨯++=s s s s s s s s A V Solution ：Zeros: s z1=0, s z2=-50Poles: s=-10, s=-200, s=-1000, s=-1000, s=-100006. Draw the output voltage waveform for the circuit in the following figure for the triangular input waveform shown. (16pts)Solution:。

模拟集成电路试题及答案一、选择题1. 在模拟集成电路设计中，以下哪个因素不是影响电路性能的主要因素？A. 晶体管的尺寸B. 电源电压C. 温度D. 电路的布局答案：D2. 以下哪个不是模拟集成电路中的放大器类型？A. 共射放大器B. 共基放大器C. 共栅放大器D. 差分放大器答案：C二、填空题1. 在模拟集成电路中，________是用来减少晶体管的热噪声。

答案：晶体管的尺寸2. 模拟集成电路设计中，________是一种常用的信号处理方法。

答案：反馈三、简答题1. 简述模拟集成电路中使用差分放大器的优点。

答案：差分放大器的优点包括：- 提高了信号的共模抑制比（CMRR）。

- 减少了温度漂移。

- 增强了电路的稳定性。

2. 解释模拟集成电路中反馈的概念及其作用。

答案：反馈是指将放大器输出的一部分信号以某种方式返回到输入端。

反馈的作用包括：- 稳定放大器的增益。

- 减少非线性失真。

- 提高电路的带宽。

四、计算题1. 给定一个共射放大器，其基极电阻Rb=1kΩ，集电极电流Ic=2mA，求集电极电压Vc。

答案：首先计算集电极电阻Rc的值，Rc = Vcc / Ic，假设Vcc为5V，则Rc = 5V / 0.002A = 2.5kΩ。

然后计算Vc，Vc = Vcc - Ic * Rc= 5V - 0.002A * 2.5kΩ = 2.5V。

2. 假设一个差分放大器的差模增益为Ad，共模增益为Ac，求差模增益与共模增益的比值。

答案：差模增益与共模增益的比值即共模抑制比（CMRR），CMRR = Ad / Ac。

五、论述题1. 论述模拟集成电路设计中，如何通过电路设计来减少噪声和干扰。

答案：在模拟集成电路设计中，减少噪声和干扰的方法包括：- 使用低噪声元件。

- 优化电源管理，确保电源稳定性。

- 采用适当的布局和布线技术，减少电磁干扰。

- 使用屏蔽和接地技术来减少外部噪声的影响。

- 应用适当的信号处理技术，如滤波和信号隔离。

电科《集成电路原理》期末考试试卷一、填空题1.（1分） 年，第一次观测到了具有放大作用的晶体管。

2．（2分）摩尔定律是指 。

3.集成电路按工作原理来分可分为 、 、 。

4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、 、 、 、 和去胶。

5.（4分）MOSFET可以分为 、 、 、 四种基本类型。

6.（3分）影响MOSFET 阈值电压的因素有： 、 以及 。

7.（2分）在CMOS 反相器中，V in ，V out 分别作为PMOS 和NMOS 的 和 ； 作为PMOS 的源极和体端， 作为NMOS 的源极和体端。

8．（2分）CMOS 逻辑电路的功耗可以分为 和 。

9.（3分）下图的传输门阵列中5DD V V =,各管的阈值电压1T V V =，电路中各节点的初始电压为0，如果不考虑衬偏效应，则各输出节点的输出电压Y 1= V ，Y 2= V ，Y 3= V 。

DD 13210.（6分）写出下列电路输出信号的逻辑表达式：Y 1= ；Y 2= ；Y 3= 。

AB Y 1AB23二、画图题：（共12分）=+的电路图，要求使用的1．（6分）画出由静态CMOS电路实现逻辑关系Y ABD CDMOS管最少。

2.（6分）用动态电路级联实现逻辑功能Y ABC=,画出其相应的电路图。

三、简答题：（每小题5分，共20分）1.简单说明n阱CMOS的制作工艺流程，n阱的作用是什么？2.场区氧化的作用是什么，采用LOCOS工艺有什么缺点，更好的隔离方法是什么？3.简述静态CMOS 电路的优点。

4.简述动态电路的优点和存在的问题。

四、分析设计题：（共38分1.（12分）考虑标准0.13m μ CMOS 工艺下NMOS 管，宽长比为W/L=0.26/0.13m m μμ，栅氧厚度为2.6ox t nm =，室温下电子迁移率2220/n cm V s μ=，阈值电压T V =0.3V,计算 1.0GS V =V 、0.3DS V =V 和0.9V 时D I 的大小。