- 1 -
《数字逻辑》课程设计
实验报告书
题目： 数字钟
姓名：
专业：
班级：
学号：
指导教师：
- 2 -
目 录
一、设计任务要求„„„„„„„„„„„„„„3
二、设计思想及说明„„„„„„„„„„„„„4
三、设计和实现过程„„„„„„„„„„„„„4
四、经验、体会总结„„„„„„„„„„„„„12
五、参考文献„„„„„„„„„„„„„„„„13
- 3 -
一、 设计任务与要求
设计任务：设计一个具有整点报时功能的数字钟
要求：
1、设计一个有“时”、“分”、“秒”（11小时59分59秒）显示且有校时功能的数字钟。
2、有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间。
3、计时过程具有整点报时功能，当时间到达整点前10秒进行报时。
4、用中小规模集成电路组成数字钟，并在实验箱上进行组装、调试。
5、画出框图和逻辑电路图。
功能：
1、计时功能：
要求准确计时，以数字形式显示时、分、秒的时间。小时的计时要求为“12翻1”。
2、校时功能：
当数字钟接通电源或者计时出现误差时，需要校正时间（简称校时）。校时是数字钟应具备的基本功能，一般电子手表都具有时、分、秒等校时功能。为使电路简单，这里只进行分和小时的校时。对校时电路的要求是：在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。校时方式有“快校时”和“慢校时”两种。“快校时”是通过开关控制，使计数器对1Hz的校时脉冲计数 。“慢校时”是用手动产生单脉冲作校时脉冲。
3、仿广播电台整点报时：
每当数字钟计时快要到整点时发出声响；通常按照4低音1高音的顺序发出间断声响；以最后一声高音结束的时刻为整点时刻。
- 4 - 二、设计思想及说明
数字钟原理框图下图所示，电路一般包括以下几个部分：切换电路、时分秒计数器、校时电路、整点报时电路及星期显示电路。其基本原理是:秒计数器按“60进制”向分计数器进位，分计数器按“60进制”向时计数器进位，小时计数器按“24进制”规律计数，计数器经译码器送到显示器。计数出现误差可用校时电路进行校时，校分，并具有可整点报时功能。
内蒙古师范大学计算机与信息工程学院
《数字电路》课程设计报告
设计题目 智力竞赛抢答器逻辑电路设计
指导教师 戚桂美 职称 讲师
姓 名 ***
学 号 2009*******
日 期 2011/7/12 智力竞赛抢答器逻辑电路设计
计算机与信息工程学院 2009级 2009*******
指导教师 戚桂美 讲师
摘要 设计一个可以容纳4名选手或4个代表队比赛的抢答器。设置一个系统清除和抢答控制开关S，该开关由主持人控制。抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并将优先抢答选手的编号保持到显示器上，直到主持人将系统清除为止。
关键字 抢答器 电路图 74LS74
1 引言
智力竞赛是一种生动活泼的教育形式和方法，通过抢答和必答两种方式能引起参赛者和观众的极大兴趣，并且能在极短的时间内，使人们增加些科学知识和生活常识。
在进行智力竞赛抢答时，各参赛者考虑好后都想抢先答题。如果没有合适的设备，有时难以分清它们的先后，是主持人感到为难。为了使比赛能顺利进行，需要有一个能判断抢答先后的设备，来做一个公正的裁判员。称之为智力竞赛抢答器。
2 设计任务及主要技术指标和要求
2.1 主要的设计指标和要求
主持人没有宣布抢答开始时，抢答不起作用；在主持人宣布抢答开始后，可以进行抢答。它的任务是从若干名参与者中确定出最先的抢答者，立即将其编号锁存，并在LED数码管上显示选手的编号，同时用声和光提示。此外，封锁输入电路，禁止其他选手抢答，优先抢答选选手的编号一直保存到主持人将系统清零为止。为此我们小组决定就这次机会设计一个低成本但又能满足需要的四路智力竞赛抢答器。 2.2 设计任务和要求
(1) 设计一个可以容纳4名选手或4个代表队比赛的抢答器。
(2)设置一个系统清除和抢答控制开关S，该开关由主持人控制。
(3) 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并将优先抢答选手的编号保持到显示器上，直到主持人将系统清除为止。
实验目的
1.掌握组合逻辑电路的功能测试。
2.验证半加器和全加器的逻辑功能。
3.学会二进制的运算规律。
实验器材
二输入四“与非”门组件3片，型号74SL00
二输入四“异或”门组件1片，型号74SL86
六门反向器门组件1片，型号74SL04
二输入四“与”门组件1片，型号74SL08
实验内容
A：一位全加/全减法器的实现
电路做加法还是做减法是由M决定的。当M=0时做加法运算，输入信号A、B和Cin分别为加数、被加数和低位来的进位，S为和数，Co为向上位的进位；当M=1时做减法运算，输入信号A、B和Cin分别为减数、被减数和低位来的借位，S为差，Co为向上位的借位。
B：舍入与检测电路设计
用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421码，F1为“四舍五入”输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大于或等于(5)10时，电路的输出F1=1；其他情况F1=0。当输入代码中含1的个数为奇数时，电路的输出F2=1；其他情况F2=0。
实验前准备
▽内容A：一位全加/全减法器的实现
①根据全加全减器功能，可得到输入输出表如下：
②由以上做出相应的卡诺图：
③于是可得其逻辑电路图：
▽内容B：舍入与检测电路设计
①根据舍入与检测电路功能，可得到输入输出表如下：
②由上做出相应的卡诺图：
③于是可得其逻辑电路图：
实验步骤
1.按要求预先设计好逻辑电路图；
2.按照所设计的电路图接线；
3.接线后拨动开关，观察结果并记录。 实验体会
本次是第一次实验，主要了解了实验平台，同时需要我们将自己设计好的电路，用实验台上的芯片来实现。由于实验所使用的线很多，芯片的接口也多，所以一定要细心，分清楚连接芯片的输入、输出端，以免接错线。
数字电路逻辑设计 课程设计
设计名称
数字竞赛抢答器
专业班级
学 号
姓 名
指导教师 太原理工大学现代科技学院 课程设计
太原理工大学现代科技学院
课程设计任务书
注：1.课程设计完成后，学生提交的归档文件应按照：封面—任务书—说明书—图纸的顺序进行装订上交（大张图纸不必装订）
2.可根据实际内容需要续表，但应保持原格式不变。
指导教师签名： 日期： 专业班级 学生姓名 课程名称 数字电路逻辑设计
设计名称 数字竞赛抢答器 设计周数 1.5周 指导教师
设计
任务
主要
设计
参数 设计竞赛抢答器，要求：
（1）设计制造一个可容纳六组参赛的数字式抢答器，每组设置一个抢答按钮供抢答者使用。
（2）电路具有第一抢答信号的鉴别和锁存功能。
（3）设置记分电路。每组在开始预置成100分，抢答后由主持人记分，答对一次加10分，否则减10分。（选做）
（4）设置犯规电路。对提前抢答和超时抢答的组别鸣喇叭示警，并由组别电路显示出犯规组别。（选做）
设计内容
设计要求
1、根据选题要求，进行方案比较，画出系统框图，进行初步设计。
2、设计单元电路，计算参数，选择元器件。
3、画出系统电路原理图。
4、利用EWB软件对原理图进行仿真，修改设计中的疏漏。
5、现场安装调试。
6、撰写课程设计说明书。
主要参考
资 料 1 贾秀美. 数字电路硬件设计实践. 高等教育出版社, 2008
学生提交
归档文件 课程设计说明书，主要包括以下内容：
1. 设计方案，系统框图，原理分析；
2. 系统各模块的原理图；
3. EWB软件仿真分析；
4. 设计总结部分，指出设计系统的特点及选用方案优缺点，提出改进意见及展望，总结设计收获、体会；
