微电子第八章专用集成电路和可编程集成电路
- 格式：pdf
- 大小：297.74 KB
- 文档页数：52
下载文档原格式
合集下载
复旦大学微电子专业专用集成电路内部电子版教程
2.2.1.硬件描述语言HDL (Hardware Description
Language) – VHDL
• VHDL描述能力强，覆盖面广，可用于多种层次 的电路描述， • VHDL的硬件描述与工艺技术无关，· 不会因工艺 变化而使描述无效。 • VHDL支持设计再利用(Reuse)方法，支持超大规 模集成电路设计的分解和组合。 • 可读性好，易于理解,国际标准,具备通用性。
â Å â É » ¾ Library
â Å ¥ ª É » µ Ô
» » » ß ÷ ² Í ² Ï Å P&R
复旦大学专用集成电路与系统实验室
第二章ASIC设计流程和方法
– Verilog HDL
• 能用于行为描述和结构描述，电路描述同时可以 包含不同层次，且能和混合模式的模型一起进行 模拟 • Verilog使用四值逻辑，即0，l，X和Z，· 其中“X” 为不定态，Z为悬空态 • 使用的基本数据类型是 "与"和 "寄存器"。
复旦大学专用集成电路与系统实验室
第一章 专用集成电路概述
– 专用标准电路ASSP(Application-Specific Standard Products)
• Modem 芯片, DVD decoder , VCD decoder, audio DAC, Motor Servo DSP 等
复旦大学专用集成电路与系统实验室
复旦大学专用集成电路与系统实验室
第二章ASIC设计流程和方法
– 2.23结构描述
• • • • RTL (register Transfer Level) 级 门级(Gate Level) 开关级(Switch Level) 电路级(Circuit Level)
Language) – VHDL
• VHDL描述能力强，覆盖面广，可用于多种层次 的电路描述， • VHDL的硬件描述与工艺技术无关，· 不会因工艺 变化而使描述无效。 • VHDL支持设计再利用(Reuse)方法，支持超大规 模集成电路设计的分解和组合。 • 可读性好，易于理解,国际标准,具备通用性。
â Å â É » ¾ Library
â Å ¥ ª É » µ Ô
» » » ß ÷ ² Í ² Ï Å P&R
复旦大学专用集成电路与系统实验室
第二章ASIC设计流程和方法
– Verilog HDL
• 能用于行为描述和结构描述，电路描述同时可以 包含不同层次，且能和混合模式的模型一起进行 模拟 • Verilog使用四值逻辑，即0，l，X和Z，· 其中“X” 为不定态，Z为悬空态 • 使用的基本数据类型是 "与"和 "寄存器"。
复旦大学专用集成电路与系统实验室
第一章 专用集成电路概述
– 专用标准电路ASSP(Application-Specific Standard Products)
• Modem 芯片, DVD decoder , VCD decoder, audio DAC, Motor Servo DSP 等
复旦大学专用集成电路与系统实验室
复旦大学专用集成电路与系统实验室
第二章ASIC设计流程和方法
– 2.23结构描述
• • • • RTL (register Transfer Level) 级 门级(Gate Level) 开关级(Switch Level) 电路级(Circuit Level)
微电子技术基础-集成电路设计
1
17
设计方法举例
反相器的标准单元
反相器的 掩膜版图 单元库中的每个单元 都具有3种描述方式 ： ①单元的逻辑符号（ 以字母L为特征符）
②单元的拓扑版图（ 以字母O为特征符） ③单元的掩膜版 图（ 以字母A为特征符） 反相器 的拓扑 图
1
反相器的 逻辑符号
设计方法举例
标ห้องสมุดไป่ตู้单元设计的版图布置
单元库一般包括 有下列元件：
32
作业
1. 试述门阵列和标准单元设计方法的概 念和它们之间的异同点。 2. 标准单元库中的单元的主要描述形式 有哪些？分别在 IC 设计的什么阶段应 用？
31
集成电路设计EDA系统
Mentor Graphics的特色
从市场占有来看，Cadence的强项产品为IC版图 设计和服务，Synopsys的强项产品为逻辑综合, Mentor Graphics的强项产品为PCB设计和深亚 微米IC设计验证和测试等。
Mentor的网站：
1 20
设计方法举例
FPGA的版图布置
由布线分隔的可编程逻辑 （或宏单元）（CLB： Configurable Logic Block)、 可编程输入\输出块（IOB： Input/output Block) 和布线通道中可编程内部 连线（PI:Programmable Inteconnect)三部分组成。
集成电路设计
基本过程
设计的基本过程 （举例）
功能设计 逻辑和电路设计 版图设计
集成电路设计的最终输出是掩膜版图，通 过制版和工艺流片可以得到所需的集成电 路。 设计与制备之间的接口：版图
高职院校素质教育课程《现代科技发展概论》备课笔记 第八章 微电子技术与计算机
高职院校素质教育课程《现代科技发展概论》备课笔记第八章微电子技术与计算机计划课时：2课时。
教学内容：第一节微电子技术大纲要求：1、了解微电子技术在整个高新技术中的地位与作用；2、了解当前国际上微电子技术的发展状况以及我国的差距。
教学重点：1、微电子技术、集成电路的概念，微电子技术的摇篮—硅谷；2、微电子技术的地位和作用，微电子技术发展的现状及发展趋势如何？3、我国微电子技术的发展状况及差距？板书设计第八章微电子技术与计算机见多媒体课件授课教案 第八章 微电子技术与计算机第八章 微电子技术与计算机在高新技术中，电子信息技术起到领头的作用。
电子信息技术的研究开发和应用水平，已经成为衡量一个国家科技水平的主要标志之一。
电子信息技术是一门综合技术，它包括微电子技术、计算机技术、自动控制与人工智能技术、信息技术、现代通信技术等，第一节 微电子技术微电子技术是现代高新技术中的关键技术，目前，它已渗透到人类社会的各个领域和人类生活的各个方面，成为支撑高技术发展的基础和推进社会信息化的动力。
一、概念传统的电子技术是以真空电子管为基础元件，产生的电子产品有广播、电视、无线电通信、仪器仪表、自动化技术和第一代电子计算机。
电子信息技术 微电子技术——基础 计算机技术——核心 自动控制技术 人工智能技术 信息技术 现代通信技术 重要组成部分①现代微电子技术是指以集成电路为代表的研制、生产微小型电子元器件和电路，实现电子系统功能的技术。
微电子技术的核心是集成电路技术，它是随着集成电路技术的发展而发展起来的一门新兴技术。
微电子技术不仅使电子设备和系统实现微小型化，更重要的是它引起了电子设备和系统在设计、工艺、封装等过程的巨大变革。
所有的元器件如晶体管、电阻、连线等，都以整体的形式相互连接，设计的出发点不再是单个元器件，而是整个系统或设备。
②集成电路是以半导体晶体材料为基片，经过专门的工艺技术把电路的元器件和连线集成在基片内部、表面或基片之上的微小型化的电路或系统。
微电子技术
晶体管
肖克利
1947年贝尔实验室布拉顿（W. Brattain）和巴丁 （J.Bardeen）用一些金箔、一些半导体材料和一 个弯曲的别针展示了他们的新发现，数字化革命诞 生了。在晶体管发明过程中起到最关键作用的肖克 利（W.Shockley）。
晶体管之父----肖克利
20世纪最伟大科学家之一的肖克 利因为发明了晶体管，被誉为“晶体 管之父”，并因此和他的研究小组成 员巴丁和布拉坦分享了1956年的诺贝 尔物理学奖。他的另一个伟大成就在 于在硅谷创办了肖克利半导体实验室， 为硅谷吸引了大量的人才和关注，被 誉为“硅谷的摩西”。然而，由于不 善经营管理和难以与人相处，这个科 学天才的八位杰出弟子最终弃他而去， 成为硅谷历史上著名的“八叛逆”。
集成电路的性能指标
1、集成度----是指在一定尺寸的芯片上所容纳的晶体 管的个数。 小规模集成电路----集成度不到100个晶体管。 中规模集成电路----集成度在100—1000之间。 大规模集成电路----集成度在1000----10万之间。 超大规模集成电路----集成度在10万以上。 2、门延迟时间----反映集成电路的运行时间。
半导体材料
1833年，英国巴拉迪最先发现硫化银的 电阻随着温度的上升而降低。这是半导体现 象的首次发现。1839年法国的贝克莱尔发现 半导体和电解质接触形成的结，在光照下会 产生一个电压，这就是后来人们熟知的光生 伏特效应，这是被发现的半导体的第二个特 征。在1874年，德国的布劳恩观察到某些硫 化物的导电有方向性，在它两端加一个正向 电压，它是导通的；如果把电压极性反过来， 它就不导电，这就是半导体的整流效应，也 是半导体所特有的第三种特性。1873年，英 国的史密斯发现硒晶体材料在光照下电导增 加的光电导效应，这是半导体又一个特有的 12英寸直拉硅单晶（1m多长） 性质。总结出半导体的这四个特性一直到 1947年12月才由贝尔实验室完成。
SoC的发展与影响
SoC的发展与影响摘要：在电子技术飞速发展的今天，微电子系统（SoC）在我们生活和生产中的应用和发展将有无限前景，它是集成电路发展的必然趋势，它将有广阔的发展空间和深远的影响。
关键词：产业发展行业影响SoC的发展当前，在微电子及其应用领域正在发生一场前所未有的变革，这场变革是由片上系统（SoC）技术研究应用和发展引起的。
一、SoC发展简介SoC是20世纪90年代出现的概念。
随着时间的不断推移和SoC技术的不断完善，SoC的定义也在不断的发展和完善。
Dataquest定义SoC为“an integrated circuit that contains a compute engine, memory and logic on a single chip”，即SoC 为包含处理器、存储器和片上逻辑的集成电路。
这大致反映了1995年左右SoC 设计的基本情况。
随着RF电路模块和数模混合信号模块集成在单一芯片中，SoC 的定义在不断的完善，现在的SoC中包含一个或多个处理器、存储器、模拟电路模块、数模混合信号模块以及片上可编程逻辑。
因此，SoC定义的发展和完善过程，也大致反映SoC技术在近15年的发展趋势。
从应用开发的角度来看，SoC的主要含义是在单芯片上集成微电子应用产品所需的所有功能系统。
SoC技术研究内容包括：开发工具、IP及其复用技术、可编程系统芯片、信息产品核心芯片开发和应用、SoC设计技术与方法、SoC制造技术和工艺等。
从使用角度来看，SoC有三种类型：专用集成电路ASIC(Application Specific IC)，可编程SoC(System on Programmable Chip)和OEM(Original equipment Manufacturer)型SoC。
国际上SoC应用设计逐渐从ASIC方向向可编程SoC方向发展。
ASIC设计的典型实例主要包括：1994年Motolola的FlexCore系统是基于定制的68000和PowerPC微处理器；1995年LSI Logic为Sony公司开发的SoC,它包括一个1MIPS 的微处理器，存储器和Sony Logic，这已经被广泛应用于Sony Playstation视频游戏中；1996年IBM公司制造了它的第一款SoC ASIC，该系统包括PowerPC 401微处理器、SRAM存储器、高速的模拟存储器接口和私有的客户逻辑。
ASIC
什么是 ASIC提供规定的全套功能，通常是用于专门设备中的集成电路。
按用户需要，面向特定用途而专门设计制作的集成电路。
大量生产并标准化的通用集成电路一般不能满足全部用户的需要，研制新的电子系统常需各种具有特殊功能或特殊技术指标的集成电路。
定制集成电路是解决这个问题的重要途径之一，是集成电路发展的一个重要方面。
按制作方式可分为全定制集成电路和半定制集成电路。
全定制集成电路是按照预期功能和技术指标而专门设计制成的集成电路，制造周期长、成本高，制成后不易修改，但性能比较理想，芯片面积小，集成度高。
半定制集成电路制法很多，其中的门阵列法是先将标准电路单元如门电路加工成半成品（门阵列、门海等），然后按用户的技术要求进行设计，将芯片上的各标准电路单元连成各种功能电路，进而连成所要的大规模集成电路。
采用此法，从预制的半成品母片出发，借助计算机辅助设计系统，只须完成一、两块连线用的掩膜版再进行后工序加工，即可得到预期的电路。
因此研制周期大大缩短、成本降低、修改设计方便，宜于大批量生产。
缺点是芯片面积利用率低，性能不如全定制集成电路。
ASIC的设计手段的演变过程IC的设计方法和手段经历了几十年的发展演变，从最初的全手工设计发展到现在先进的可以全自动实现的过程。
这也是近几十年来科学技术，尤其是电子信息技术发展的结果。
从设计手段演变的过程划分，设计手段经历了手工设计、计算机辅助设计（ICCAD）、电子设计自动化EDA、电子系统设计自动化ESDA以及用户现场可编程器阶段。
集成电路制作在只有几百微米厚的原形硅片上，每个硅片可以容纳数百甚至成千上万个管芯。
集成电路中的晶体管和连线视其复杂程度可以由许多层构成，目前最复杂的工艺大约由6层位于硅片内部的扩散层或离子注入层，以及6层位于硅片表面的连线层组成。
就设计方法而言，设计集成电路的方法可以分为全定制、半定制和可编程IC设计三种方式。
全定制设计简述全定制ASIC是利用集成电路的最基本设计方法（不使用现有库单元），对集成电路中所有的元器件进行精工细作的设计方法。
专用集成电路使用问题讨论
的帮助。
级 的 Ｆ Ｇ 芯 片 ． 货 数 量 和 供 货 质 量 都 很 难 得 到 保 障 ， 件 失 ＰＡ 供 器
效 以后 也 无 法 咨询 厂家 分析 失 效 原 因 。 是 可 以 少 量 购 买 。 为 但 作 １ 专 用 集成 电路 概 述 、 专 用 集 成 电 路 按 照 设 计 方 法 的 不 同 ， 以分 为 全 定 制 、 定 Ａ Ｉ 芯 片 设 计 的 仿 真 样 机 使 用 。并 在设 计 验 证 通 过 后 ， 即启 可 半 ＳＣ 立 ＳＣ芯 片 研 制 工作 。 以解 决 器 件 后 期 供 货 问 题 。 制 和 可 编 程 逻 辑 器 件 （Ｌ 三 种 。 全定 制 专 用 集 成 电 路 能 够 在 用相 应 的 Ａ Ｉ Ｐ Ｄ） 最 小 的芯 片 尺寸 上 实 现 最 优 的 功能 ．但 是设 计 复 杂 ，研 制 周 期 ２、 用 集成 电 路故 障 专 目前 现 场 出 现 过 的专 用 集 成 电路 故 障 ． 主要 包 括 芯 片 生 产 长 ， 般 只适 用 于 高 性 能 、 大 批 量 的 通 用 产 品 ： 定 制 专 用 集 一 极 半
成 电路 针 对 全 定 制 设 计 的 研 制 周 期 长 、 本 高 等 缺 点 ， 成 采用 约 束 过 程 中工 艺 缺 陷造 成 的 固 定 故 障 （ｔｃ — ｔａｌ 。 序 延 迟 导 致 ｓ ｋ ａ ｆｕｔ 时 ｕ ） 以 如 Ｅ Ｓ失 性 设 计 ， 大 的 简 化 了设 计 方 法 ． 一 般 用 户 广 泛 使 用 。半 定 制 的 动 态 故 障 。 及 用 户 端 故 障 ， 电 过 应 力 （ Ｏ ） 效 导 致 故 极 被
微 电子 技 术 的发 展 ． 用 集成 电路 在 今 后 的 型 号 设 计 和 生 产 中会 得 到 更 加 广 泛 的 应 用 。 本 文 根 据 生产 现 场 专 用 集 成 电 路 使 专 用 情 况 ， 析 了专 用 集 成 电路 故 障 类 型 和 故 障 原 因 ， 结 了专 用 集 成 电路 使 用 方 面 的 一 些 经 验 。 分 总
级 的 Ｆ Ｇ 芯 片 ． 货 数 量 和 供 货 质 量 都 很 难 得 到 保 障 ， 件 失 ＰＡ 供 器
效 以后 也 无 法 咨询 厂家 分析 失 效 原 因 。 是 可 以 少 量 购 买 。 为 但 作 １ 专 用 集成 电路 概 述 、 专 用 集 成 电 路 按 照 设 计 方 法 的 不 同 ， 以分 为 全 定 制 、 定 Ａ Ｉ 芯 片 设 计 的 仿 真 样 机 使 用 。并 在设 计 验 证 通 过 后 ， 即启 可 半 ＳＣ 立 ＳＣ芯 片 研 制 工作 。 以解 决 器 件 后 期 供 货 问 题 。 制 和 可 编 程 逻 辑 器 件 （Ｌ 三 种 。 全定 制 专 用 集 成 电 路 能 够 在 用相 应 的 Ａ Ｉ Ｐ Ｄ） 最 小 的芯 片 尺寸 上 实 现 最 优 的 功能 ．但 是设 计 复 杂 ，研 制 周 期 ２、 用 集成 电 路故 障 专 目前 现 场 出 现 过 的专 用 集 成 电路 故 障 ． 主要 包 括 芯 片 生 产 长 ， 般 只适 用 于 高 性 能 、 大 批 量 的 通 用 产 品 ： 定 制 专 用 集 一 极 半
成 电路 针 对 全 定 制 设 计 的 研 制 周 期 长 、 本 高 等 缺 点 ， 成 采用 约 束 过 程 中工 艺 缺 陷造 成 的 固 定 故 障 （ｔｃ — ｔａｌ 。 序 延 迟 导 致 ｓ ｋ ａ ｆｕｔ 时 ｕ ） 以 如 Ｅ Ｓ失 性 设 计 ， 大 的 简 化 了设 计 方 法 ． 一 般 用 户 广 泛 使 用 。半 定 制 的 动 态 故 障 。 及 用 户 端 故 障 ， 电 过 应 力 （ Ｏ ） 效 导 致 故 极 被
微 电子 技 术 的发 展 ． 用 集成 电路 在 今 后 的 型 号 设 计 和 生 产 中会 得 到 更 加 广 泛 的 应 用 。 本 文 根 据 生产 现 场 专 用 集 成 电 路 使 专 用 情 况 ， 析 了专 用 集 成 电路 故 障 类 型 和 故 障 原 因 ， 结 了专 用 集 成 电路 使 用 方 面 的 一 些 经 验 。 分 总
特殊集成电路基本原理与分类总结
特殊集成电路基本原理与分类总结特殊集成电路（Special Integrated Circuit，简称SIC）是一类具有特殊功能或特殊结构的集成电路。
在电子领域中，特殊集成电路广泛应用于各种领域，如通信、计算机、嵌入式系统等。
本文旨在总结特殊集成电路的基本原理和分类。
一、基本原理特殊集成电路是一种与通用集成电路（General Purpose Integrated Circuit）相对的概念。
它们之间的区别在于特殊集成电路具有更加专用化的功能，并且通常是由非复杂电路组成的。
特殊集成电路的基本原理与通用集成电路相似，在硅片上通过控制运算放大器、逻辑门、存储器单元等基本电路单元的连接和工作方式来实现特定的功能。
与通用集成电路相比，特殊集成电路更加注重电路的功能定制与功耗优化。
二、分类特殊集成电路根据其功能和结构的特点可以分为多个类别。
以下是常见的特殊集成电路分类：1.专用集成电路（Application-Specific Integrated Circuit，简称ASIC）ASIC是一种根据特定应用需求开发的集成电路。
它的设计目标是满足特定的应用要求，通常用于大规模生产，具有低功耗、高性能和较低的成本。
ASIC广泛应用于数字电子系统、通信设备和汽车电子等领域。
2.模拟集成电路（Analog Integrated Circuit）模拟集成电路是一类用于处理模拟信号的集成电路。
与数字集成电路（Digital Integrated Circuit）相比，模拟集成电路更适用于处理连续信号。
它的主要特点是信号处理过程中保持信号的连续性，并进行模拟信号的放大、滤波等操作。
模拟集成电路广泛应用于音频设备、传感器、放大器等领域。
3.射频集成电路（Radio Frequency Integrated Circuit，简称RFIC）射频集成电路是一类专门用于处理射频信号的集成电路。
它广泛应用于无线通信领域，如手机、卫星通信、雷达等设备。
集成电路课程简介
设计业 12.8%， 半导体 业5.1%
设计业 52.3%， 半导体 业24.2%
国 大
增长率(%)
占IC产业比 重
36.8
6.6 1 1.0
103
9.2 1.8 46.3
130
15.8 2.3 34.0
41.5
14.9 3.1 49.8
84.0
20.6 4.3 33.5
56.0
22.2 5.0 44.8
ቤተ መጻሕፍቲ ባይዱ
29.6% 13.9% 14.9
686 25.1
501 12.0 711 13.0 36： 27： 39
49.6% 28.4% 18.3%
增长率% -22.9 28.5 增长率% 12.8
产业结构比
浙大微电子
28/44
2011年中国十大集成电路设计企业
2010 2011 1 1 企业名称 深圳海思半导体有限公司 销售额（亿） 66.69 增长 50.01%
纳米时代
90nm ->65nm->45nm-> 32nm 40nm-> 28nm
浙大微电子
13/46
3C概念
集成电路市场产品构成
其他, 729.7, 22% 消费类, 669.5, 20%
计算机类, 1329.4, 40%
通信类, 613.4, 18%
集成电路市场按整机应用划分，可分为 计算机类、消费类、
封装测试
下游
IDM
整条
30
浙大微电子
22/44
集成电路企业的人力资源配置
行业 芯片制造 封装测试 设计
企业 总人数（人）
台积电 23020
联电 13720
集成电路第8章I0.ppt
偏置。 （2）两个寄生三极管的电流放大倍数乘积大于1： （3）电源所提供的最大电流大于寄生可控硅导通所需要的维持电
流Ih。
2024/9/30
18
第二节 输入保护电路
其中条件（2）的推导如下
设外界干扰引起的触发电流IAG 使Q1的EB结正偏电压大于≥0.7V。
此时Q1导通，若 IC1流过Rw产生的压降大于0.7V，就能使Q2也导
2024/9/30
12
第二节 输入保护电路
二、输入保护电路 2、上图所示可以很好保护NMOS管栅极，但是对PMOS管栅极保 护作用较差。若把二极管接在VDD和输入端之间，则对PMOS管 栅极保护作用好而对NMOS栅极保护差。 因此，CMOS IC中一般都采用双二极管保护电路，用两个二极管 和一个电阻构成的保护电路。
一旦发生闩锁效应，CMOS电路的电源和地之间就处于近似 短路的状态，这势必破坏电路的正常工作。此时只有将电源关 断，然后重新接通，电路才可能恢复正常工作。如果这种电流不 加限制，最终将使整个电路烧毁。
2024/9/30
17
第二节 输入保护电路
CMOS电路版图中的闩锁效应
产生闩锁效应的基本条件有三个： （1）外界因素使两个寄生三极管的EB结处于大于等于0.7的正向
2024/9/30
1
第一节 输入缓冲器
要通过输入缓冲器转换成合格的CMOS逻辑电平，再送到其他电
路的输入端。可以通过一个专门设计的CMOS反相器实现电平转
换，它的逻辑阈值设计在输入高、低电平范围之间，即
Vit
VIH min
VILmax 2
1.4V
若 VDD 5V VTN VTP 0.8V ，则要求输入级反相器的比例因子
2024/9/30
流Ih。
2024/9/30
18
第二节 输入保护电路
其中条件（2）的推导如下
设外界干扰引起的触发电流IAG 使Q1的EB结正偏电压大于≥0.7V。
此时Q1导通，若 IC1流过Rw产生的压降大于0.7V，就能使Q2也导
2024/9/30
12
第二节 输入保护电路
二、输入保护电路 2、上图所示可以很好保护NMOS管栅极，但是对PMOS管栅极保 护作用较差。若把二极管接在VDD和输入端之间，则对PMOS管 栅极保护作用好而对NMOS栅极保护差。 因此，CMOS IC中一般都采用双二极管保护电路，用两个二极管 和一个电阻构成的保护电路。
一旦发生闩锁效应，CMOS电路的电源和地之间就处于近似 短路的状态，这势必破坏电路的正常工作。此时只有将电源关 断，然后重新接通，电路才可能恢复正常工作。如果这种电流不 加限制，最终将使整个电路烧毁。
2024/9/30
17
第二节 输入保护电路
CMOS电路版图中的闩锁效应
产生闩锁效应的基本条件有三个： （1）外界因素使两个寄生三极管的EB结处于大于等于0.7的正向
2024/9/30
1
第一节 输入缓冲器
要通过输入缓冲器转换成合格的CMOS逻辑电平，再送到其他电
路的输入端。可以通过一个专门设计的CMOS反相器实现电平转
换，它的逻辑阈值设计在输入高、低电平范围之间，即
Vit
VIH min
VILmax 2
1.4V
若 VDD 5V VTN VTP 0.8V ，则要求输入级反相器的比例因子
2024/9/30
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
8.2.1TTL有通道门阵列
� ④为了保证布线的100％布通率，一般在选 择门阵列基片时总是使基片中的晶体管总数 大于实际所需的晶体管数，因而造成基片上 有相当一部分晶体管实际无用．晶体管的利 用率常在80％以下；⑤有时利用自动布局布 线进行布图时，并不能达到100％布线布通 率(特别是在单层金属工艺时)，这时需要人 工干预，改变原先的布局再重新布线，这常 常需要花费大量的时间；⑥由于单元之间存 在很宽的布线通道，因而无法实现像PLA、 ROM、RAM等这类结构的电路。
8.2.1 TTL有通道门阵列
� 门阵列；芯片的规模通常用有多少个等效输入门来表达。 这里的等效输入门是指 2输入与非或者 2输入或非门，一般 形成2输入与非门所需单元数与形成一个 2输入或非门的单 元数一样。表 8-1列出丁以3输入端CMOS门阵列为基础的 各类逻辑门和功能块所需要的单元数。
8.2.1TTL有通道门阵列
8.2.2TTL无通道门阵列(门海)
8.2.2TTL无通道门阵列(门海)
� 除了连接孔是可编程外，走线区域也是可编程 的，这是门海技术的另一特点。 � 门海中的布线通道区是根据具体布局布线的需 要，把一行(或一行中的一部分)或几行(或几行中 的一部分)基本单元链改为无用器件区。宏单元之 间的连线将在无用器件区的上部进行．连线与无 用器件之间用厚介质层加以隔离。对于那些只取 某行或某些行的一部分作为走线区的情况，该行 或该儿行的其余部分仍可用来实现逻辑功能。
8.2.2TTL无通道门阵列(门海)
� 可以看出，门海的基本单元由一对不共栅的P管 和N管构成，各晶体管对相互紧挨而形成P型晶体 管链和N型晶体管链。栅极和源极漏区留有接触 孔或通孔(若有第二层金属)的位置，但是否开孔 将视具体电路的需要而定，因而连线孔是“可编程’’ 的。 � 宏单元是利用基本单元加以适当的连接而成， 这与有通道门阵列的相同。但宏单元之间的隔离 则采用一对晶体管(即一个基本单元)来实现。作 隔离用的晶体管对的栅极分别接VDD(P 型管)和 GND(N型管)，这样隔离管就处于截止状态，使相 邻宏单元在电学上相互隔离起来。
8.2门阵列集成电路
� 门阵列(gate array)包括数字电路门阵列和线性阵 列(linear array)两大类。前者简称为门阵列，它 又分为有通道门阵列(常称为门阵列)及无通道门 阵列(或称门海)两种。 � 门阵列从严格的意义上讲，应称为晶体管阵列。 它是预先在芯片上生成由基本单元所组成的阵 列，即完成了连线以外的所有芯片加工工序。设 计时是调用门阵列库，根据电路要求完成布局布 线。再送去工厂完成最后的连线等工序。
� 设计时将所需单元从单元库中调出．将其排列成若干行， 行间留有布线通道。芯片主要分为 3个区域：①四周的I／ O单元和压焊块；②单元行；③布线通道。然后根据电路 要求将各单元用这线连接起来，同时把相应的输入输出单 元和压焊块连接起来，就得到了所需要的； 8片版图。 � 由于标准单元本身的信号端口都引到单元的上下两端， 因而单元之间的连线都处在布线通道内。在单层布线时， 通道内的布线情况如图 8-8所示。
8.2.2TTL无通道门阵列(门海)
� 为了克服合通道门阵列的门利用率较低这 一缺点，1982年提出了门海(sea of gate)概 念。它标志着第二代门阵技术的开始。 � 门海技术是把由一对不共栅极的P管和N 管组成的基本单元铺满整个芯片(除I／O区 外)，基本单元之间无氧化隔离区，而且无 事先确定的布线通道区。显然，门海的提 法并不确切，它应该称“sea of transistor”较 为合适。门海基本单元的示意图见图8-4。
8.2.1TTL有通道门阵列
8.2.1TTL有通道门阵列
� 门阵列的各单元中包含有规则的和重复的晶体管，在双极 型门阵列中还包含有电阻。在 CMOS门阵列中，典型的基 本单元为2个P沟晶体管和2个N沟晶体管，如图 8-2。 � 门阵列具有相同的单元，但可以通过不同的连接来获得不 同的功能。如采用图 8.2的两个基本单元就可以形成一个 3 输入端的与非门，见图8-3。图中有×号的为第一层金属 的接触孔。有 +号的为第一层金属与第二层金属之间的通 孔(via)。需要更复杂功能的时候可以采用多个基本单元。 实际上在门阵列的数据手册中已经给出了一些基本逻辑单 元和功能块的内部连线图 (也称为宏单元 )，因而设计者并 不需要解决单元和功能块内部的连线问题 (实际上也不可 能改变)，而只要处理各基本逻辑单元或功能块之间的连 线。
8.2.1TTL有通道门阵列
8.2.1TTL有通道门阵列
8.2.1TTL有通道门阵列
� 由于芯片内的各单元是相同的，通道的高度是固 定的，输入／输出单元和压焊块的数目也相同， 因此可以采用统一的掩模版，并可完成连线以外 的所有芯片加工工序(也就是金属化以前的所有工 序)，这样就可以大批量生产。可以把加工后的芯 片储存起来，在需要时，从中取出一部分加以“单 独处理”。当然门阵列；芯片供应商为了适应不同 规模电路的需要，设计和制作了不同规格(含有不 同数目的单元、不同数目的I／O单元及压焊块、 不同的通道尺寸)的系列基片供用户使用。
� 专用集成电路 (ASIC)被认为是用户专用电路 (custom specific IC)，即它是根据用户的特定要求．能以低研制成 本、短交货周期供货的集成电路。它最主要的优点在于： � (1)可减少系统上总的芯片数目，因为一个新的 ASIC芯 片可以替代印刷电路板上一组通用的标准 IC产品； � (2)有较高的性能，由于是专门为某一种应用而设计 的，因此可以得到优化的设计； � (3)可增加一些特殊的功能，这些特殊的功能是其他公 司的产品所不具有的，而付出的代价并不大； � (4)增加设计的保密性，如果采用通用的 IC产品则很容 易被别人所抄袭。
8.2.1TTL有通道门阵列
� 典型的有通道门阵列的基片结构如图8-1所示。单 元被排列成行，行与行(列与列)之间留有作为这 线用的通道区，通道区的高度是固定的。这就是 “有通道门阵列”这一名词的来由。为了保证单元 之间的布线具有100％的布通率，需要有较宽的 通道，因这会导致无用的走线区域，因而浪费硅 面积。门阵列的另一特点是在基片的四周，有固 定数目的输入／输出单元和压焊块。门阵列可以 有单层布线和双层布线。如果只允许单层金属布 线，当垂直线段为金属时，则水平线段必须采用 多晶硅。如果有双层布线时，则两层金属之间通 过通孔(via)相连。
8.3标准单元集成电路
� 标准单元(standard cell)与门阵列一样也是库单元 设计方法。所不同的是标准单元库中已经具有设 计好的各类门和功能块。 � 标准单元的特点是各个单元具有同一的高度（指 版图上的高度），但其宽度不等。其示意图和典 型版图分别示于图8-6、图8-7。
8.3标准单元集成电路
8.1专用集成电路的作用与特点
� 采用ASIC后，对整机系统的制造也会带来明显的效益： � (1)减少了印刷电路板的数目，可明显地节省系统购体 积和重量； � (2)增加了系统的可靠性； � (3)减少了总的功率耗散，因而可用较小的电源设备； � (4)由于减少了芯片之间的连接，因而可增加系统的工 作速度。 � 此外，系统尺寸、重量以及功耗的减少可进一步降低系 统在外壳和冷却方面的成本。 � ASIC可以说是市场竞争的产物，因而 ASIC通常不采用设 计周期很长、设计成本很高的全定制设计方法，而往往采 用半定制的门阵列 IC、定制的标准单元 IC，或者直接使用 可编程逻辑器件糊可编程逻辑单元阵列由用户自己通过编 程来实现。
第八章专用集成电路和可编程集成电路
� 8.1专用集成电路的作用与特点 � 8.2门阵列集成电路 （有通道、无通道） � 8.3标准单元集成电路 � 8.4多设计项目硅圆片方法 � 8.5可编程逻辑器件 � 8.6逻辑单元阵列 LCA � 8.7门阵列、标准单元与可编程集成电路的 比较
8.1专用集成电路的作用与特点
8.2.2TTL无通道门阵列(门海)
� 这种隔离只在需要时采用，因而门海结构中没有 无用的基本单元。对于复杂的功能块，就可以节 约很多用于隔离的晶体管。如果相邻两个宏单元 共有同一个源／漏区，且分别接VDD和GND，这 时甚至可以不用栅隔离。图8-5是宏单元及栅隔离 的一个实例。左半部为反相器与一个2输入端或非 门，它们之间出共用源／漏区并分别接VDD和 GND，所以不需要隔离，它们的两边则分别采用 了隔离管隔离。有半部为时钟式移位寄存器，移 他寄存器内部各元件间不需要隔离，而只是在外 部与其他宏单元隔离。
8.3标准单元集成电路
� 标准单元ห้องสมุดไป่ตู้的布局和布线由CAD系统自动完成。 设计人员只要输入电路的逻辑图或输入一种电路 描述文件，以及压焊块的排列次序的要求即可。 标准单元自动设计系统将调用所需的单元和相应 的I/Ｏ单元及压焊块，完成自动布局和布线。 � 标准单元与门阵列的另一突出区别是布线通道 的高度可以由设计系统根据需要加以调整(不是固 定不变的)；当布线发生困难时，可将布线通道间 距适当加大，因而布局布线是在一种不太受约束 的条件下进行的，可以保证100％的布线布通率。
8.2.1TTL有通道门阵列
� 所谓的单独处理就是根据电路的要求。进行逻辑 门的布局和门之间的布线。这时就需要单独设计 和制作用于接触孔相连线的掩模版。对于单层布 线工艺，只要设计2块掩模版(一块用于接触孔， 另一块用于金属布线)；对于双层布线，则需要4 块掩模版(一块为接触孔，一块为通孔，另两块分 别为第一层金属和第二层金属)。采用双层金属布 线方案可以得到更紧凑的布图，出而有较小的芯 片面积。 � 门阵列可以采用各种电路技术，如STL，ECL、 TTL和CMOS等，但CMOS用得更普通。
8.2.1TTL有通道门阵列
� 但门阵列也存在着一些固有的弱点。①单 元中晶体管的尺寸是固定的。在第5章中已 谈到，对CMOS电路，必须调整晶体管宽 度以获得较佳的性能，因而用门阵列设计 的电路性能无法优化；②为了适应各种不 同的要求，门阵列中晶体管的尺寸设计得 较大，因而速度较低．功耗较大，所占面 积也较大；③由于通道的尺寸是固定的， 因而在可提供的连线通道已被全部用完 后，即使有多余的门也无法再利用；