一种0_18_m2_4GCMOS低噪声放大器的设计

摘要目前无线通信基础设施产业正面临频谱资源拥挤的问题，10GHz以下频段应用趋于饱和，57-64GHz连续毫米波频段的开发，给日益拥挤的无线通信提供了巨大的应用空间。

随着WiGig与Wi-Fi达成合作，60GHz毫米波应用于下一代WLAN 基本上不存在疑问。

低噪声放大器（Low Noise Amplifier，LNA）是无线通讯系统中射频接收机前端的关键电路模块，主要面向移动通信基础设施的基站应用，如无线收发系统、塔顶放大器、组合器等。

作为射频接收系统的第一级，LNA的主要作用是把天线处接收到的微弱信号进行线性放大，且希望噪声尽量小。

LNA的性能参数直接影响接收系统的性能以及灵敏度，随着器件特征线宽的不断缩小，设计一个噪声小、增益高的LNA具有重要研究意义。

在本文60GHz LNA的研究中，基于JAZZ 0.18µm SiGe BiCMOS工艺，设计了单端与差分两种电路结构，实现了噪声小、增益高的设计要求。

在单端结构60GHz LNA设计中，选择共射结构作为输入级以减小噪声，采用增益大，反向隔离度好的Cascode结构作为后续放大电路，提高LNA增益。

针对电路信号在传输过程中由于不匹配造成的反射问题，本文引入了发射极负反馈电感和基极串联电感，在不引入额外噪声的情况下，完成输入阻抗匹配。

考虑到电阻馈电有源偏置网络的基极电流增量会影响直流偏置的精准性，所以论文在电阻馈电有源偏置电路的基础上，再加一个与基极电流增量互补的偏置电路，形成一个双有源偏置电路，从而补偿了基极电流增量带来的影响，得到一个相对稳定的偏置供管子正常工作。

在Cadence软件环境下，对单端结构60GHz LNA进行仿真，仿真结果表明：3.3V的工作电压下，单端结构LNA在60GHz处的噪声系数为6.1dB，增益S21高达21.8dB，S11、S22分别达到-14.5dB、-18dB，输入1dB压缩点P-1dB为-24.7dBm。

上表中，电感的最小匝数为２．５，相应的最低电感值为２．３ｎＨ。

源极电感（Ｌｓ＝０．９１３１－０较小，需要另外设计。

本文利用ＡｇｉｌｅｎｔＡＤＳ软件中的ＭＯＭＥＮＴＵＭ来设计源极电感。

利用ＭＯＭＥＮＴＵＭ对电感进行二维半电磁场分析，需要ＴＳＭＣＯ．１８ｔｔｍ的工艺参数（表４．２）。

图４－６为该工艺掩膜层的剖面结构。

表４－２ＴＳＭＣ０．１ｇｔｔｍ的工艺参数：工艺层介电常数（ｅｆ）电导率（ｓ／ｍ）厚度（眦玲Ｓｕｂ１１．９８．２７５０ＦＯＸ３．７ｎａＯ．３５ⅡＤ３．９ｍＯ．７５蚴ｌａ／２ａ／３ａ／４ａ／Ｓａ３．７ｍ１．１８Ⅱ皿１眈ｂ／３ｂ／４ｂ／５ｂ４．２ｍＯ．２Ｍ５ｎａ２．４Ｅ７０．５３Ｍ６舱４Ｅ７２ＰＡＳＳｌ４．２ｍ１ＰＡＳＳ２７．９ｍＯ．７图４－６ＴＳＭＣ＿０．１８岫工艺掩膜层西北工业大学硕士学位论文第五章版图设计拟电路中的电容。

ＴＳＭＣＯ．１８ｔｔｍ的ｇＦ／Ｍｉｘｅｄ－Ｓｉｇａａｌ工艺在第五层金属（Ｍ５）和顶层金属（Ｍ６）之间又增加了一层金属（ＣａｐＴｏｐ容值，该金属与Ｍ５之间形成的ＭＩＭ（Ｍｅｔａｌ．Ｉｎｓｕｌａｔｏｒ－Ｍｅｔａｌ）电容约为１ｆＦ／肚ｍ＾２。

如果需要更大的电容，可以用ＭＯＳ管实现（图４－１０），将源、漏相连，与栅极形成电容的两极，电容介质为栅氧化层（厚度约４ｘｌＯ。

ｐｍ），在形成反型层后，可以实现的电容约为８ｆＦ／ｐ．ｍ＾２，但反型层形成之前，电容会随栅、源之间的电压而变化（图４－１１），交容管就是利用的这个原理。

么勿ｋＳ／Ｄ瓿一。

？濑；ｕ¨■；图４－１０ＭＯＳ管电容图４—１１ＭＯＳＣａｐｖｅｒｓｕｓＶｇｓ在本次电路设计中，输出端的匹配兼隔直流电容采用ＭＩＭ电容实现，为了减小因电容尺寸小而带来的电容误差，采用两个较大的ＭＩＭ电容串联而成。

西北工业大学硕士学位论文第五章版图设计图４－１３为ＡＤＳ仿真电路图图４－１４为仿真得到的Ｓ参数曲线图，在工作频率（５．２Ｇｎｚ）上，输入反射系数（Ｓ１１）为·２４．９ｄＢ，输出反射系数（ｓ２２）．３３．３ｄＢ，输出增益（ｓ２１）达到１５．９ｄＢ，反向增益（Ｓ１２）在５．２ＧＨｚ处为－２９ｄＢ，噪声系数（ＮＦ）接近１．４ｄＢ。

第四章 5GHz 0.18μm CMOS低噪声放大器设计4.1 引言前面的章节已对设计低噪声放大器理论上的要点和因素做了较为详尽的分析，在此基础上，本章将在ADS软件环境下对LNA电路进行具体设计仿真和数据分析。

在下文中，首先将给出在ADS软件环境下5GHz 0.18μm CMOS低噪声放大器的初步电路结构，然后我们会对该电路进行DC仿真，S参数仿真（包括调谐）和谐波平衡（HB）仿真，并根据设计指标逐步调整电路。

相应的，我们将得到该LNA电路的直流工作点、S参数、噪声系数、Smith圆图、1dB压缩点和输入三阶互调点（IIP3），同时将对这些数据进行分析。

在上述电路仿真和数据分析的过程中，我们将会逐步解决发现的问题，并及时改进电路元件参数，对电路设计不断进行优化，最终得到满足设计指标的LNA 电路。

这将是一个较为繁杂的过程。

4.2 5GHz 0.18μm CMOS低噪声放大器的初步电路在上一章末，我们给出了低噪声放大器的基本差分电路，这里将对其进行改进，以适于在ADS软件环境下仿真和数据分析。

在绘制基本的电路图之前必须先选择出合适的元件。

首先，我们需要选择合适参数的MOS管。

根据设计要求，我们需要设计0.18μm 的CMOS低噪声放大器，这里采用台湾积体电路制造公司（TSMC）的0.18μm标准CMOS工艺库（TSMC RF CMOS 0.18μm v5），如图4.1所示。

图4.1 TSMC RF 0.18μm CMOS 工艺我们选择该工艺库中的TSMC_CM018RF_NMOS_RF MOS管来构建cascode 基本电路。

东南大学学士学位论文由于本课题中管子的沟道长度是固定的（采用0.18μm），因此接下来要确定主器件管子的沟道宽度，它对电路的增益和噪声值都有重要的影响。

考虑到这个LNA电路具有窄频带的特点，而它的噪声特性和增益是需要经过优化才能达到较理想的值，因此在查阅了相关资料之后，我们取主器件管子的宽度为2.5μm。

式中,噪声电流ic 与噪声电压un 完全相关,其相关系数为Yc(又 称为相关导纳),则有
而式(5.2.2)中,iu 与噪声电压un 完全不相关。
CMOS低噪声射频放大器 又
根据噪声因子的定义,可写出噪声系数的表达式为 联立式(5.2.2)~式(5.2.5),解得噪声因子为
CMOS低噪声射频放大器 从式(5.2.6)可以看出,它含有三个独立的噪声源,可将它
CMOS低噪声射频放大器
5.4 TH-UWB低噪声放大器设计实例
5.4.1 近年来关于 UWBLNA的研究现状 近年来有文献报道通过电阻反馈和匹配滤波器[14,15]获
得宽的频带而平坦的增益。 分布式放大器用来在 UWB 通 信中实现低功耗工作。关于 UWB 应用的差分 CMOS LNA 也有介绍。在这些文献中,带有管联拓扑结构的 LNA 介绍较 多,原因是这种结构 在增益和噪声控制方面有更好的性能。
CMOS低噪声射频放大器
CMOS低噪声射频放大器
5.1 概述 5.2 低噪声放大器网络的噪声分析 5.3 CMOS低噪声放大器的基本电路 结构和技术指标 5.4 TH-UWB低噪声放大器设计 实例 5.5 本章小结 习题
CMOS低噪声射频放大器
5.1 概述
目前,基于不同的集成电路工艺,低噪声放大器采用的工 艺技术有 GaAsPHEMT、 MESFET、HBT 以及 CMOS技术 等。
而
CMOS低噪声射频放大器 又
CMOS低噪声射频放大器
CMOS低噪声射频放大器
CMOS低噪声射频放大器 于是,MOS晶体管的二端口网络噪声参数为
CMOS低噪声射频放大器
5.3 CMOS低噪声放大器的基本电路结构和技术指标
5.3.1 CMOS低噪声放大器的几种电路结构 1. 输入端并联电阻的共源放大器 输入端并联电阻的共源放大器的电路结构如图5-3所示。 该放大器的输入阻抗为

采用0.18 μmCMOS工艺超宽带低噪声放大器的设计汪小军;黄风义;田昱;唐旭升;王勇【期刊名称】《电子器件》【年(卷),期】2009(032)003【摘要】This paper presents a 3.1～5.2 GHz ultra-wideband low noise amplifier (LNA) with a band-pass filter in the front of shunt feedback cascode topology fabricated in TSMC 0.18 μm CMOS process. More efforts are made on the wideband circuit and the choice of device in the high frequency. Consuming 27 mW from a 1.8 V power supply, simulation results show that S11 and S22 of circuit are lower than -14 dB, peak gain is 1.13 dB, flatness of gain is 15.92 dB and the noise figure of the LNA is from 1.84 dB to 2.11 dB over a full working band.%提出了一个采用TSMC0.18μmCMOS工艺设计的,工作频段为3.1～5.2 GHz的超宽带低噪声放大器.放大器采用了前置带通滤波器的并联负反馈共源共栅结构,并从宽带电路.高频电路器件选择等方面讨论了超宽带低噪声放大器的设计,结果表明,在整个工作频段,电路输入输出匹配S11S22均小于-14 dB,最高增益为15.92 dB,增益波动为1.13 dB,电路工作电压为1.8 V,功耗为27 mW,噪声系数NF为1.84～2.11 dB.【总页数】4页(P579-582)【作者】汪小军;黄风义;田昱;唐旭升;王勇【作者单位】东南大学信息科学与工程学院射频与光电研究所,南京,210096;东南大学信息科学与工程学院射频与光电研究所,南京,210096;东南大学信息科学与工程学院射频与光电研究所,南京,210096;东南大学信息科学与工程学院射频与光电研究所,南京,210096;东南大学信息科学与工程学院射频与光电研究所,南京,210096【正文语种】中文【中图分类】TN402【相关文献】1.0.18μm CMOS 3.1-10.6GHz超宽带低噪声放大器设计 [J], 华明清;王志功;李智群2.5.8 GHz 0.18μmCMOS低噪声放大器的设计 [J], 周洪敏;张瑛;丁可柯3.基于0.18 μm CMOS工艺的低噪声放大器设计 [J], 计雷雷;王江;郑宏兴;张玉贤;4.基于0.18 μm CMOS工艺的低噪声放大器设计 [J], 计雷雷;王江;郑宏兴;张玉贤5.安森美半导体针对数字及混合信号ASIC推出具价格竞争力的0．18μmCMOS 制造工艺 [J],因版权原因，仅展示原文概要，查看原文内容请购买。

基于0.18 μm CMOS工艺的低噪声放大器设计
计雷雷;王江;郑宏兴;张玉贤
【期刊名称】《天津职业技术师范大学学报》
【年(卷),期】2014(024)003
【摘要】为了提高接收机的性能,基于台积电公司0.18 μm CMOS工艺设计了低噪声放大器.从晶体管模型出发,分析了阻抗匹配,采用源端负反馈和提高输入匹配的电感Q值来降低噪声.通过电路的共源共栅结构搭配电路,消除密勒电容,提高电路性能.
【总页数】4页(P8-11)
【作者】计雷雷;王江;郑宏兴;张玉贤
【作者单位】天津职业技术师范大学天线与微波技术研究所,天津300222;陕西千山航空电子有限责任公司,西安710061;天津职业技术师范大学天线与微波技术研究所,天津300222;天津职业技术师范大学天线与微波技术研究所,天津300222【正文语种】中文
【中图分类】TN722.3
【相关文献】
1.一种基于0.18μm CMOS工艺的分布式放大器设计 [J], 张瑛;马凯学;周洪敏;郭宇锋
2.基于CHRT 0.18μm CMOS工艺的5GHz低噪声放大器 [J], 南超州;虞小鹏
3.基于0.18 μm CMOS工艺的低噪声放大器设计 [J], 计雷雷;王江;郑宏兴;张玉贤;
4.一种基于65纳米CMOS工艺的77GHz低噪声放大器设计 [J], 张书豪;何进;李
硕;王豪;常胜;黄启俊
5.基于锗硅BiCMOS工艺的低噪声差分放大器设计 [J], 张华斌;刘萍;邓春健;杨健君;刘黎明;陈卉;王红航;熊召新
因版权原因，仅展示原文概要，查看原文内容请购买。

CMOS全差分低噪声运算放大器的研究与设计摘要运算放大器在现代科技的各个领域得到了广泛的应用，如A/D与D/A转换器、有源滤波器、自动增益控制器等，针对不同的应用领域出现了不同类型的运放。

本文详细介绍了一种可以用在微弱信号测量系统和高保真要求的音频系统中的全差分结构低噪声运放，使用0.18微M的CMOS工艺实现，供电电压是1.8V，根据低噪声的要求选择了合适的结构，在第一级采用PMOS作为输入端的套筒式共源共栅放大电路，第二级使用共源电路，在减少运放内部器件产生的噪声同时，考虑了减少外界的电源串扰噪声影响，完成了主电路的设计，另外为了使差分电路的输出直流电压偏置在理想位置，分析并设计了基于负反馈原理的共模反馈电路。

文章的最后对电路的重要参数如直流增益、相位裕度及输入参考噪声做了比较详细的分析与推导，并在SUN工作站上使用Cadence的模拟设计工具IC5033对电路进行了全面的仿真，仿真的结果显示在1 KHz处的输入参考噪声可以达到6nV币弧左右，这是一个相当好的结果。

关键词：运放低噪声全差分CMOS工艺目录摘要1目录1前言2第一章运算放大器的原理与应用31.1运算放大器的原理31.1.1理想运放31.1.2实际运放51.2全差分运放61.3运放的基本应用71.4低噪声运放的应用8第二章MOS器件工作原理102. 1 MOS器件基础102. 2 MOSFET的闭值电压112. 3 MOSFET的工作区域112. 3. 1线性区112. 3. 2饱和区132. 4二级效应152. 4. 1体效应152. 4. 2沟道长度调制效应162. 4. 3亚阈值效应172. 5 MOS管的小信号模型17第三章CMOS单级放大器193.1反相器193.1.1有源负载反相器193. 1. 2电流源负载反相器203. 2差分放大器203. 2. 1共模输入范围213. 2. 2差分放大器的增益213. 3共源共栅放大器22第四章电路噪声234. 1噪声幅值分布234. 2系统对噪声的影响244. 3器件噪声254. 3. 1电阻的热噪声254. 3. 2 MOS管的沟道热噪声254. 3. 3 MOS管闪烁噪声25第五章全差分低噪声运算放大器的设计255. 1低噪声运算放大器的结构设计255.1.1低噪声运算放大器的整体结构255.1.2主电路的设计265. 1. 3共模反馈电路的设计275. 2运放主要参数的仿真分析285. 2. 1运放的开环增益的仿真与分析285. 2. 2运放频率补偿的仿真与分析295.2.3运放电源纹波抑制比的仿真与分析325.2.4运放噪声的仿真与分析325.2.5运放线性度的仿真与分析335. 2. 6运放速度的仿真与分析345.2.7运放的温度特性35结束语36参考文献36前言运算放大器的本质是一个高增益的放大器，它可能是现代模拟电路中最通用和重要的单元，其地位可以相当于数字电路中的“门”电路，在外部反馈网络的配合下，它的输出与输入电压(或电流)不需要依赖开环关系，而是可以灵活地实现各种特定的函数关系，因此可以对不同的信号进行组合、处理。

用于蓝牙系统的0118Λm C MO S低噪声放大器设计陶　胜,李文渊,王志功(东南大学　射频与光电集成电路研究所,江苏南京210096)①摘　要:本文给出了一个利用中芯国际0118Λm CM O S工艺设计的用于蓝牙应用的单片低噪声放大器。

放大器采用片内集成的螺旋电感实现单片集成的低噪声放大。

在118V伏电源下,工作电流为2mA,在频率214GH z下功率增益大于10dB,输入反射小于-20dB。

关键词:CM O S工艺;低噪声放大器;蓝牙中图分类号:TN72213;TN702 文献标识码:A 文章编号:1008-0686(2006)01-0061-03 L ow No ise Am pl if ier i n0.18Λm C MOS for Bluetooth Appl ica tionTAO Sheng,L IW en-yuan,W ANG Zh i-gong(Institu te of R F2&O E2ICs,S ou theast U niversity,N anj ing210096,Ch ina)Abstract:A LNA(low no ise am p lifier)fo r B luetoo th app licati on is designed u sing a0.18Λm C M O S p rocess of S M I C.O n2ch i p sp iral inducto rs are u tilized fo r the m ono lith ically2in tegrati on.U nder a1.8V pow er supp ly,the op erati on cu rren t is abou t5mA,the gain at2.4GH z is h igher than10dB,and the inp u t reflec2 ti on is less than-20dB.Keywords:C M O S techno logy;low no ise am p lifier;B luetoo th 近年来,随着特征尺寸的不断减小,深亚微米C M O S工艺其M O SFET的特征频率已经达到50GH z以上,使得利用C M O S工艺实现GH z频段的射频电路成为可能。

低功耗CMOS低噪声放大器的设计周洪敏;张瑛;于映;丁可柯【期刊名称】《微型机与应用》【年(卷),期】2014(33)23【摘要】Based on SMIC 0.18 μm CMOS technology, a current-reused two-stage low power low noise amplifier is designed. Simulation results indicate that, the gain of the circuit is 26.26 dB while operating at 2.4 GHz.The input return loss S11 is -27.14 dB, and the output return loss S22 is -16.54 dB. The inverse isolation is -40.91 dB. The NF is 1.52 dB. The power consumption is 8.6 mW under a 1.5 V voltage supply, and works with good stability.%针对低功耗电路设计要求，基于SMIC 0.18μm CMOS 工艺，设计了一种电流复用两级共源低噪声放大器。

仿真结果表明，在2.4 GHz的工作频率下，功率增益为26.26 dB，输入回波损耗 S11为-27.14 dB,输出回波损耗 S22为-16.54 dB,反向隔离度为-40.91 dB，噪声系数为1.52 dB，在1.5 V的供电电压下，电路的静态功耗为8.6 mW，并且工作稳定。

【总页数】3页(P41-43)【作者】周洪敏;张瑛;于映;丁可柯【作者单位】南京邮电大学电子科学与工程学院，江苏南京 210023;南京邮电大学电子科学与工程学院，江苏南京 210023;南京邮电大学电子科学与工程学院，江苏南京 210023;南京邮电大学电子科学与工程学院，江苏南京 210023【正文语种】中文【中图分类】TN432【相关文献】1.2.4GHz低功耗CMOS低噪声放大器的设计 [J], 殷蔚;谭正龙2.1.9GHz低电压低功耗CMOS射频低噪声放大器的设计 [J], 周建明;陈向东;兰萍;谢睿;徐洪波3.低功耗CMOS射频低噪声放大器的设计 [J], 吴建锋;秦会斌;黄海云;郑梁4.用于物联网双频段低功耗CMOS低噪声放大器设计 [J], 孟凡振5.用于无线传感网络低功耗亚阈值CMOS低噪声放大器设计 [J], 孟凡振;王锡良因版权原因，仅展示原文概要，查看原文内容请购买。

图1 cascode结构
(1) 调整L s可以获得好的阻抗配置，
调整L g和C gs可以使上式的虚部抵消。 由于可以调节二个参数L 和C ，所以 该结构的优点是：在满足输入阻抗匹 配的情况下还可以优化噪声系数。由 二端口噪声理论可知，二端口网络在 噪声匹配时可以达到最小噪声系数 F min。
由式(3)得为了获得最小的噪声 系数，需要非常大的器件尺寸和直流 功耗，该方法在实际应用中不实用。 为了避免过大的器件尺寸和过大的直
结论
为了适应低功耗LNA设计要求，
在给定的功率条件下，完成LNA的设
计并实现阻抗匹配。经过仿真得到设
计结果符合LNA的设计要求。LNA的
设计方法要从实际应用出发，在功
耗，噪声系数，阻抗匹配中进行折中
选择。
按照此方法设计的LNA在满足阻
抗输入匹配的条件下增益达到13dB，
噪声系数为1.98，功耗4.2mW。
低功耗LNA设计方法 从上面分析可知，M1的栅源电
容与噪声和功耗的关系都非常密切。 在一定的功耗条件下先求出使F 最小 的Q L值，由Q L值推算出C gs。C gs确定 后器件的W /L 就可以确定。再由由 得到的C gs值计算L s和L g。由于C gs的增 加，电路的增益会下降。所以在设计 参数时，需要综合考虑电路的整体性 能并作折中选择。
参考文献： [1] 李志群,王志功编著.射频集成电路与系统[M].北京:科学出版社 ,2008 [2] Lee T H. CMOS射频集成电路设计[M].北京:电子工业出版社 ,2002 [3] 王科平,王志功等.一种用于多标准接收机的宽带低噪声放大器 [J].高技术通讯,2009,19,(11) [4] 刘高辉,张金灿.低功耗CMOS低噪声放大器的分析与设计[J].微 电子学,2010,40,(2) [5] 吴秀山,王志功等.433MHz低功耗CMOS LNA的噪声优化与实 现[J].东南大学学报(英文版),2009,25,(1)

一种高增益、低功耗的超宽带低噪声放大器刘丹丹;马铭磷【摘要】提出了一种基于跨导增强技术及噪声抵消技术的超宽带低噪声放大器电路,并且在电路中采用了电流复用技术.电路由输入级、放大级和输出级3部分组成.在输入级中,利用跨导增强技术实现了电路输入阻抗的匹配;在放大级中,利用跨导增强技术以及电流复用技术使电路增益有了明显的提升,并且利用噪声抵消技术、跨导增强技术使得电路的噪声性能以及功耗有了明显的改善;在输出级中,利用电感与电容谐振的原理实现输出阻抗的匹配.该放大器采用TSMC 0.18μm RF CMOS工艺,并利用ADS对电路进行优化仿真,结果表明,该放大器在3～5 GHz范围内增益为20.4～21.8 dB,噪声系数为1～1.8 dB.电路工作电压为1 V,功耗为7.9 mW.【期刊名称】《仪表技术与传感器》【年(卷),期】2019(000)007【总页数】5页(P109-113)【关键词】低噪声放大器;跨导增强技术;电流复用技术;噪声抵消技术;噪声系数;增益【作者】刘丹丹;马铭磷【作者单位】湘潭大学信息工程学院,湖南湘潭 411105;湘潭大学信息工程学院,湖南湘潭 411105【正文语种】中文【中图分类】TN7220 引言近年来，超宽带系统作为一种新的无线通信技术，由于具有高数据传输速率、低功耗、低成本以及干扰小等优点，已被广泛应用在生活、军事等方面。

超宽带低噪声放大器作为射频接收机的第一级系统，必须能够满足宽带输入匹配，低噪声系数，平坦的增益以及低功耗等要求。

最近，一些高性能的超宽带低噪声放大器电路已经被提出了。

2006年，由X Guan和C Nguyen[1]提出的分布式放大器不仅拓展了电路所需的带宽而且达到了线性度的要求，但是它需要消耗大量的电流以及占用大量的芯片面积。

在文献[2]中，J H C Zhan等人提出了电阻并联反馈技术，电路通过采用上百个反馈电阻来扩展带宽，电阻的大量使用会造成电路的噪声性能变差。

第 ｌ 卷 ， ４期 １ 第
Ｖ １ １ ，Ｎ０ ４ ｏ １
．
电
子
与
封
装
总 第９ ６期
２１ ０ ４月 １年
ＥＬＥＣＴＲＯＮＩ ＣＳ ＆ ｐＡＣＫＡＧＩ ＮＧ
电 路 设 计
基 于 ０ １ １ 工 艺 Ｃ ．８ Ｔ Ｉ ＭＯＳ超 宽 带低 噪 声 放 大 器 设 计
徐 国 明
（ 州 高 等 职 业 技 术 学 校 ，江 苏 苏 州 ２ ５ １ ） 苏 １０ １
摘
要 ： 超 宽 带 技 术 是 一 种 无 载 波 通 信 技 术 ，利 用 纳 秒 至 微 微 秒 级 的 非 正 弦 波 窄脉 冲 传使 用 超 宽 带技 术 进 行 无 线 传 输 具 有 很 多优 势 。 文 章 介 绍 了一 种 基 于 ０ １ “ ｍ ．８
Ｄｅ ｉ ｎ ｏ ． ８ ｕ ｍ ｓｇ ｆａ０ １ ＣＭ Ｏ Ｓ Ｕ ｌｒ — ｉ ｂａ ｄ Ｌｏ ｉｅＡｍ ｐｌ ｅ ｔ ａ Ｗ ｄｅ ｎ ｗ Ｎｏ ｓ ｉ ｒ ｉ ｆ
ＸＵ Ｇｕ — ｉ ｇ ｏｍ ｎ
（ ｕｈ ｕ ｇ ｅ ｏ ａｉｎ ｌ ｃｏ ｌｆＴｃｎ ｌ ｙ Ｓ ｚ ｏ １０ Ｃ ｉａ Ｓ ｚ ｏ ｈｒＶｃ ｔ ａ ｈ ｏ ｅｈ ｏ ｇ ， ｕｈ ｕ２ ５ １， ｈｎ ） Ｈｉ ｏ Ｓ ｏ ｏ １
ＣＭＯＳ工 艺 、 适 用 于 超 宽带 无 线通 信 系 统接 收 前 端 的低 噪 声 放 大 器 。 结 合 计 算 机 辅 助 设 计 ，可 以
看 出经 过 优 化 后 其 Ｓ ｌ ￥ ２ ３１ Ｈｚ １． Ｈｚ 围 内都 小 于 一１ｄ １和 ２ 在 ． Ｇ －０ Ｇ 范 ６ ０ Ｂ，而正 向增 益 ｓ １ 据 － ｄ ２根 ３ Ｂ带 宽 计算 可得 其 符 合 要 求 的频 率 范 围达 到 ２４ Ｈｚ ｌ ．ＧＨ ，噪 声 系数 ⅣＦ在 ２８ Ｈｚ 右 达 到 最 低 值 ．Ｇ ～ ０４ ｚ ．Ｇ 左

2.4G CMOS低噪声放大器设计
陈冠;陈向东;石念
【期刊名称】《微电子学与计算机》
【年(卷),期】2009()5
【摘要】采用0.18微米CMOS工艺,设计了一种应用于蓝牙的低电压折叠共源共栅低噪声放大器.采用级间匹配结构,使信号正向传输最大化,从而降低了噪声,提高增益.电源电压为1V,在工作频率2.45GHz时仿真结果显示:噪声系数为1.087dB,增益为22.535db,输入回波损耗为-30.595db,输出回波损耗为-34.132db,一分贝压缩点为-11.746dBm,功耗为10mW,且此低噪声放大器在工作区域内无条件稳定.【总页数】4页(P235-238)
【关键词】匹配;增益;折叠共源共栅
【作者】陈冠;陈向东;石念
【作者单位】西南交通大学信息科学与技术学院
【正文语种】中文
【中图分类】TN4
【相关文献】
1.一种0.18 μm
2.4G CMOS低噪声放大器的设计 [J], 张君玲;李开航
2.一种可重构CMO S低噪声放大器的设计 [J], 程鹏;段吉海;徐卫林;韦保林
3.一种含有源巴伦CMOS双频低噪声放大器的设计 [J], 熊荣;陈昌明;李娜;李万里
4.一种基于65纳米CMOS工艺的77GHz低噪声放大器设计 [J], 张书豪;何进;李
硕;王豪;常胜;黄启俊
5.一种含有源巴伦CMOS双频低噪声放大器的设计 [J], 熊荣;陈昌明;李娜;李万里因版权原因，仅展示原文概要，查看原文内容请购买。

0.18μm CMOS射频低噪声放大器设计张子博;郝建华;孟泽;陈宜文【期刊名称】《现代电子技术》【年(卷),期】2014(000)024【摘要】基于TSMC 0.18μm RFCMOS工艺，设计了一种工作于2.4 GHz频段的低噪声放大器。

电路采用Cascode结构，为整个电路提供较高的增益，然后进行了阻抗匹配和噪声系数的性能分析，最后利用ADS2009对其进行了模拟优化。

最后仿真结果显示。

该放大器的正向功率增益为14 dB，噪声系数小于2 dB，1 dB压缩点为-13 dBm，功耗为7.8 mW，具有良好的综合性能指标。

%A 2.4 GHz low⁃noise amplifier(LNA)based on TSMC 0.18 μm RFCMOS technology is designed in this paper. A Cascode structure is adopted in the circuit,which leads to better gain for the circuit. The performance analyses of impedance matching and noise figure are conducted. ADS2009 is used for simulation and optimization of the amplifier. The simulation re⁃sults show that the LNA has a forward power gain of 14 dB,its noise figure is less than 2 dB,1 dB compression point is-13 dBm and the power consumption is 7.8 mW,and it has a better comprehensive performance.【总页数】4页(P98-100,104)【作者】张子博;郝建华;孟泽;陈宜文【作者单位】装备学院研究生管理大队，北京 101416;装备学院光电装备系，北京101416;中国人民解放军93246部队 82分队，吉林长春 130000;装备学院研究生管理大队，北京 101416【正文语种】中文【中图分类】TN710-34【相关文献】1.用于802.11a系统的5.8GHz 0.18μm CMOS全集成低噪声放大器设计 [J], 蒋东铭;黄风义;陆静学;赵亮2.2～5GHz 0.18μm CMOS宽带低噪声放大器设计 [J], 何小威;张民选3.基于0.18 μm CMOS工艺的低噪声放大器设计 [J], 计雷雷;王江;郑宏兴;张玉贤;4.基于0.18 μm CMOS工艺的低噪声放大器设计 [J], 计雷雷;王江;郑宏兴;张玉贤5.2.45 GHz 0.18μm全差分CMOS低噪声放大器设计 [J], 齐凯;蔡理因版权原因，仅展示原文概要，查看原文内容请购买。

匹配 的共 源共 栅 电路 结 构 ， 放 大 器具 有 较 高的 增 益 和 反 相 隔 离度 ， 在 输 入 端 加 入 ７型 网络 ， 证 较 高的 品 质 因数 和 信 噪 使 并 ｃ 保 比。此外， 该放 大 器在 输 出端 引入 反 馈 支路 ， 效地 降低 了 密勒 效 应 的 影 响 。通 过 Ａ Ｓ软 件 仿 真 得 到 很 好 的 结 果 ： １８Ｖ 有 Ｄ 在 ．
Ａ ｓ ｇ ｆ０ １ ｘ ． Ｄｅ ｉ ｎ ｏ ． ８ ｌｍ ２ ４ ＧＨ ｚ ＣＭ ＯＳ Ｌｏ Ｎｏ ｓ ｗ ｉｅ Ａｍ ｐ ｉｉｒ ｌｆｅ
ＺＨＡＮＧ ｕ ｌ ｇ， ｉａ ｇ Ｊ ｎｉ ＬＩＫａｈ ｎ ｎ
（ ａ ｎ Ｕｎ ｖ ｒ ｙ Ｘ ａ ｅ ， ６ ０ ５ Ｃｈｎ ） Ｘｉｍｅ ｉｅ ｓ ， ｉｍ ｎ ３ １ ０ ， ｉａ ｔ
是Ｌ ＮＡ 的两 个 重 要 指 标 ， 当然 这 两 个 指 标 还 要 与 功 耗 、 线
对于 Ｃ ＳＬ Ａ 来说 ， 常 要 求 Ｓ ＭＯ Ｎ 通 在 １ ～ ２ Ｂ Ｏ ０ｄ 间 。如 果增 益 太 小 ， Ｎ 不 能 将 微 弱 的输 入 信 号 （ １０ Ｌ Ａ 一 ４
～ 一
２． Ｈ ｚ ｗｉｅｅ ｓＬＡＮ ｐ ｉａ ｉ ４Ｇ ｒ ｌｓ ａ ｐｌｃ ｔｏｎ． Ｔｈｅｄｅ ｉｎ ｉ ｉ ｕｌｔ ｄ ｗ ｉｈ Ｔ ＳＭ Ｃ ｓｇ ｓｓｍ ａ ｅ ｔ ０．１ ｅｓｇｎ ｋｉ ｕ ｉ ８ ｄ ｉ ｔ ｓｎｇ ＡＤ Ｓ ｓ ｔ ｒ ． ｏｆｗａ ｅ Ｔｈｅ ｒ ｓ ｌ ｈ ｅ ｕ ｔｓ ｏｗｓ ｔ ｔｔ ｏｐ ｅ ． ｈａ ｈｅｐｒ ｏｓ ｄ ＩＮＡ ｓｑｕ ｔ ｇ ｑ ａ ｉｙ Ｗ ｉｈ ． ｉ ｐｕ ｔ ｅ ｉ ｐｅ ｎ ｅ ｎｐｕ ａ ｄ ｏｕ ｐｕ ｒ ｅｌｍ ａ ｃ ｄ ｗｉｈ ｈａ ｉｅ ｈｉｈ ｕ ｌｔ ． ｔ １ ８ Ｖ ｎ ｔ， ｈ ｍ ｄａ ｃ ｓ ｏｆｉ ｔ ｎ ｔ ｔａｅｗ ｌ ｔ ｈｅ ｔ ５ Ｏ ｎ．Ｔｈｅｇａｎ ｒ ａ ｈｅ ｏ １ ．１ ｄ ｗｉｈ ０．６ ｉ ｅ ｃ ｓ ｔ ５ ５ Ｂ， ｔ ２ ｄＢ ｉｅ ｆｇｕｒ ． ｎｄ ｐｏ ｅ ｏ ｕ ｐｔｏ ｓ ７ Ｗ ． ｎｏｓ ｉ ｅ Ａ ｗ ｒｃ ｎｓ ｍ ｉｎ ｉ ．９ ｍ