语音芯片TLV320AIC23使用

BIT Function Default D8 X 0 D7 D6 D5 SR3 1 D4 SR2 0 D3 SR1 0 D2 SR0 0 D1 BOSR 0 D0 USB/Normal 0
CLKOUT CLKIN 0 0
CLKIN CLKOUT
时钟输入分割 时钟输出分割
0 = MCLK 0 = MCLK
ICETEK-AIC23 背板使用说明书
第一部分：TLV320AIC23 芯片介绍
TLV320AIC23 介绍： TLV320AIC23 是一个高性能的多媒体数字语音编解码器，它的内部 ADC 和 DAC 转换模块带有 完整的数字滤波器。 （digital interpolation filters）数据传输宽度可以是 16 位，20 位，24 位和 32 位，采样 频率范围支持从 8khz 到 96khz。在 ADC 采集达到 96khz 时噪音为 90-dBA，能够高保真的保存音频信号。 在 DAC 转换达到 96khz 时噪音为 100-Dba，能够高品质的数字回放音频，在回放时仅仅减少 23 mW。 TLV320AIC23 详细指标：
DEEMP[1:0]：De-emphasis 控制 00 = 禁止 01 = 32 kHz 10 = 44.1 kHz 11 = 48 Khz ADCHP：ADC 滤波器 0 = 禁止 1 = 激活 X：保留
启动控制 (Address: 0000110)
BIT Function Default D8 X 0 D7 OFF 0 D6 CLK 0 D5 OSC 0 D4 OUT 0 D3 DAC 0 D2 ADC 1 D1 MIC 1 D0 LINE 1
LRS：左右耳机通道控制 LZC：0 点检查 0 = Off
0 = 禁止 1 = 激活 1 = On

电路与 系统 ， 究 的方 向是嵌 入式 系统研究 及应 研
用．
Ｉ ２ 两线 串行传输方式 ，Ｄ Ｎ为输 入串行 数 Ｃ是 ＳＩ 据 ，Ｃ Ｋ为 串行 时钟 ， ＳＬ 具体应用可参考手册 。 ２２２ 寄 存器 设 置 ．．
《声 术２２第０总 ２期 电 技 ）０ １ 第０ ０年 期 ８
Ｉ ２ Ｃ和 Ｓ Ｉ Ｐ 总线 兼 容控 制 接 口 ， 能使 Ａ Ｃ ３编码 解 码 Ｉ２ 器 与其 它 微 处 理 器 共 同使 用 。 目前 已有 Ｔ Ｖ ２ Ａ— Ｌ ３０ Ｉ２ Ｃ ３的开 发 套件 产 品 ， 与 Ｔ ４系 列 Ｄ Ｐ的套 件 可 Ｉ５ Ｓ 无 缝 连 接 开 发 ， 而 且 在 ５０Ｄ Ｐ 的 套 件 中 ， ５９ Ｓ Ｔ Ｖ３０ Ｉ２ Ｌ ２ ＡＣ ３已被 集 成 在 板 上 作 为 音 频 编 解 码 器 使 用 ，可 以看 出 该 器 件 会 得 到 广 泛 应 用 。
Ｔ Ｖ ２ＡＣ ３ 内部有 １ Ｌ ３ ０ Ｉ２ １个 可 编 程 控 制 寄 存 器 ， 过 不 同设 置 ， 以 改 变芯 片 的工 作 状 态 ， 采 通 可 如 样 率 、 右声 道 音量 等 。 左 这些 寄 存器 都 是 通过 Ａ Ｃ ３ Ｉ２ 的控 制接 口来 编程 的 。控 制 接 口又 分 为 Ｓ Ｉ三线 ） Ｐ（ 和 Ｉ 两 线 ） 口 ， 部 引 脚 ＭＯ Ｅ置 ０ Ｉ决 定 采 ２ Ｃ（ 接 外 Ｄ ／
维普资讯
Ｔ Ｖ３ ０ Ｃ２ Ｌ ２ ＡＩ ３ ＣＯＤＥＣ 与
Ｄ Ｐ的接 口应 用 Ｓ
计 丹 ，黄光 明 。雷 环 利
・技 应 用
ｆ ＇
Ｏ ∞ ＝
（ 武汉华 中师范大学物理 系，湖北 武汉 ４ ０ ７ ） ３０ ９
ｌ 引 言

第5章 立体声芯片TLV320AIC23的应用 图5-5 图形属性对话框
第5章 立体声芯片TLV320AIC23的应用 图5-6 图形观察窗口中的左、右声道声音波形
第5章 立体声芯片TLV320AIC23的应用
5.2.5 参考程序清单
1. 主程序
.mmregs
.def _c_int00
;定义符号_c_int00为主程序入口
第5章 立体声芯片TLV320AIC23的应用
第5章 立体声芯片TLV320AIC23的 应用
5.1 TLV320AIC23芯片介绍
5.2 TLV320AIC23应用实验
第5章 立体声芯片TLV320AIC23的应用
5.1 TLV320AIC23芯片介绍
5.1.1 TLV320AIC23特点介绍 TLV320AIC23是TI公司生产的具有高度完整模拟功能
第5章 立体声芯片TLV320AIC23的应用 ■软件控制通过TI McBSP支持多种串行通信协议。 ◇兼容2线和SPI串行通信协议； ◇能直接和TI McBSPs相连。
第5章 立体声芯片TLV320AIC23的应用 ■音频数据输入/输出是可编程音频接口，兼容TI McBSP。 ◇I2C兼容协议只需要一个McBSP为A/D和D/A进 行通信； ◇标准的I2C，高位或低位数据填充传输； ◇16/20/24/32位数据长度。
.ref i2c_disable
;引用外部符号i2c_disable
.ref i2c_write
;引用外部符号i2c_write为总线写
.ref i2c_read
;引用外部符号i2c_read为总线读
.ref clkmd_init
;引用外部符号clkmd_init为时钟模块初

DIN DOUT
J6 J7 J8
3.AIC23的工作方式
I2C 设置AIC23
SCL SDA TMS320VC5509 CLKR0 CLKX0 FSX0 FSR0 DX0 DR0 DIN DOUT SCLK SDIN MODE CS TLV320AIC23 BCLK LRCOUT J5 GND
c=1; g=0.5; M=1000; b=[c]; a=[1,zeros(1,M-1),-g]; [x,fs]=wavread('S5A.wav'); y=filter(b,a,x); wavplay(y,fs)
DSP系统的实现
C 语言编程 迭代算法 数据缓冲区
DSP系统的实现
实时数据
AIC23_Mixer() 声音信号处理子程序
while (!ReadMask(pMCBSP0 -> spcr2, SPCR2_XRDY)); // 等待McBSP0准备好
数据=Read(pMCBSP0->ddr1);// 读取左声道的数据 数据=Read(pMCBSP0->ddr2);//读取右声道的数据
DSP系统的实现
.gel文件
menuitem "Echo Parameters" slider Length(1,5,1,1,amplitudeparameter) /*incr by 1,up to 20*/ {length = amplitudeparameter; /*vary buffer size*/} dialog SetEcho(nParam1"1 Feedforward;2 Backforward;3 no)：") {flag=nParam1;}
g=1 缓冲数据的编程方法

TLV320AIC23中文资料管脚图及其应用TLV320AIC23（以下简称AIC23）是TI推出的一款高性能的立体声音频Codec芯片.内置耳机输出放大器.支持MIC和LINE IN两种输入方式（二选一）.且对输入和输出都具有可编程增益调节。

AIC23的模数转换（ADCs）和数模转换（DACs）部件高度集成在芯片内部.采用了先进的Sigma－delta过采样技术.可以在8K到96K的频率范围内提供16bit、20bit、24bit 和32bit的采样.ADC和DAC的输出信噪比分别可以达到90dB和100dB。

与此同时.AIC23还具有很低的能耗.回放模式下功率仅为23mW.省电模式下更是小于15uW。

由于具有上述优点.使得AIC23是一款非常理想的音频模拟I/O器件.可以很好的应用在随声听（如CD.MP3……）、录音机等数字音频领域。

AIC23的管脚和内部结构框图如下：从上图可以看出.AIC23主要的外围接口分为以下几个部分：一．数字音频接口：主要管脚为BCLK－数字音频接口时钟信号（bit时钟）.当AIC23为从模式时（通常情况）.该时钟由DSP 产生；AIC23为主模式时.该时钟由AIC23产生；LRCIN－数字音频接口DAC方向的帧信号（I2S模式下word时钟）LRCOUT－数字音频接口ADC方向的帧信号DIN－数字音频接口DAC方向的数据输入DOUT－数字音频接口ADC方向的数据输出这部分可以和DSP的McBSP（Multi-channel buffered serial port.多通道缓存串口）无缝连接.唯一要注意的地方是McBSP的接收时钟和AIC23的BCLK都由McBSP的发送时钟提供.连接示意图如下：二．麦克风输入接口：主要管脚为MICBIAS－提供麦克风偏压.通常是3/4 AVDDMICIN－麦克风输入.由AIC结构框图可以看出放大器默认是5倍增益连接示意图如下：三． LINE IN输入接口：主要管脚为LLINEIN－左声道LINE IN输入RLINEIN－右声道LINE IN输入连接示意图如下：四．耳机输出接口：主要管脚为LHPOUT－左声道耳机放大输出RHPOUT－右声道耳机放大输出LOUT－左声道输出ROUT－右声道输出从框图可以看出.LOUT和ROUT没有经过内部放大器.所以设计中常用LHPOUT和RHPOUT.连接示意图如下：五．配置接口：主要管脚为SDIN－配置数据输入SCLK－配置时钟DSP通过该部分配置AIC23的内部寄存器.每个word的前7bit为寄存器地址.后9bit为寄存器内容。

４ ＴＭＳ３２０Ｃ５４Ｘ ＤＳＰ Ｒｅｆｅｒｅｎｃｅ Ｓｅｔ Ｖｏｌｕｍｅ ４：Ａｐｐｌｉｃａｔｉｏｎｓ Ｇｕｉｄｅ．Ｔｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ．１９９６
ＤＳＰ技术及其应用
· ２６５ ·
音频编解码器ＴＬＶ３２０ＡｌＣ２３及其与ＤＳＰ接口设计
上海大学 丁 祥 余小清 香港理工大学 万旺根
摘 要 介绍Ｔｌ公司的立体声音频ＣＯＤＥＣ ＴＩ。Ｖ３２０ＡＩＣ２３芯片的功能、内部结构、引脚排列； 给出通过ＤＳＰ串行口配置它所特有的内部控制寄存器的方法，使得设计更加灵活；可以实现和ＤＳＰ 无缝接口；从硬件和软件两个方面，结合该芯片串行口工作时序图，讨论与ＴＭｓ３２０Ｖｃ５４０９ ＤＳＰ的 接口设计。
２ ＴＭＳ３２０ＶＣ５４０９ ＦＩＸＥＩ）＿Ｐ（）ＩＮＴ ＤＩＧＩＴＡＩ。 ＳＩＧＮＡＩ。 ＰＲ（ｊＣＥＳＳ（）Ｒ．Ｔｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ．２０００
３ ＴＭＳ３２０Ｃ５４Ｘ ＤＳＰ Ｒｅｆｅｒｅｎｃｅ Ｓｅｔ Ｖｏｌｕｍｅ ５：Ｅｎｈａｎｃｅｄ Ｐｅ “Ｄｈｅｒａｌｓ． Ｔｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ，１ ９９９
ＶＣ５４０９ ＢＣＬＫＸｌ
ＡＪＣ２３ ＳＣＬＫ
ＭＣＬＫ
ＢＦＳＸｌ
ｅ§
ＭＯＤＥ
ＢＤＸｌ
ＳＤＩＮ
ＢＶＤＤ
Ｖ
丁 ＢＣＬＫＸ０
ＢＣＬＫ
ＢＣＬＫＲ０
ＤＶＤＤ ＬＩＮＥＩＮ
ＢＦＳＸＯ ＢＦＳＲ０
ＢＤＸ０
ＬＲＣＩＮ ＲＬＩＮＥＩＮ
！竺唧嬲
ＤＩＮ
ＬＨＰ石面千
ＢＤＲ０
ＤＯＵＴ
ＲＨＰＯＵＴ
ＭＩＣＩＮ
ＭＩＣＢＩＡＳ
图３ ＡＩＣ２３与ＶＣ５４０９接口原理图
２．２串行口工作时序
图４是对ＡＩＣ２３寄存器编程时的时序图。这１６ 位控制字中，Ｂ［１５．．９］为寄存器的地址，Ｂ［８．．ｏ］为 要写入寄存器的数据。在系统初始化时需要对寄存 器进行编程，这样ＣＯＤＥＣ才能正常工作。

V320AIC23型编解码器的驱动设计
DSP/BIOS Driver Developer’s Kit(DDK)是TI为简化驱动程序开发为TMS320系列DSP及其EVM板等提供的 驱动程序开发套件。该套件为TMS320系列各种外围器件提供完整的标准化驱动程序模型，使得驱动程序可以很方 便地移植到其他应用中，大大提高驱动程序开发的效率。DDK是对每种TMS320系列DSP都提供的芯片支持库(Chip Support Library—CSL)的补充，CSL提供对外围器件寄存器配置及初始化等的低级控制，DDK完全通过CSL来对 外围器件进行控制。简单地说。DDK建立在CSL上层．所以用DDK来开发驱动程序将更为快捷且可移植性更好。
TLV320AIC23
TI公司推出的一款高性能立体声音频编 解码器
01 简介
目录
02 应用
TLV320AIC23是TI公司推出的一款高性能立体声音频编解码器，内置耳机输出放大器，支持mic和line in二 选一的输入方式。输入和输出都具有可编程的增益调节功能。
简介
1TLV320AIC23的模/数转换器(ADC)和数/模转换器(DAC)集成在芯片内部．采用先进的Σ一△过采样技 术．可以在8kHz至96kHz的采样率下提供16bit、20bit、24bit和32bit的采样数据。ADC和DAC的输出信噪比分 别可达90dB和100dB。同时。TLV320AIC23还具有很低的功耗(回放模式为23mW。节电模式为15μw)。上述优点使 得TLV320AIC23成为一款非常理想的音频编解码器，与TI的DSP系列相配合更是相得益彰。
DDK为开发驱动程序定义了标准模型和一系列的API。为简化程序设计。标准模型又被分为二个层次．其中高 层称为Class driver，低层称为Mini—driver。Class drivei与器件相对独立．完成诸如缓冲区管理和请求同 步等功能．同时扮演着与API和Mini—driver二者接口的角色。Mini—driver完成特定的器件初始化和控制功 能．它符合IOM(I/O Mini—driver)的接口标准。DDK的这种分层结构使得驱动开发人员仅需了解单一的Mini— driver API就可以完成整体外围器件的驱动设计，而且这一过程比设计整个驱动程序要简单得多，因为Class driver控制了缓冲区管理和同步等。DDK提供3种Class driver．分别为SIO/DIO、PIP/PIO和GIO，它们都可以 和任何Mini—driver结合使用。

元器件交易网
TLV320AIC23B
Stereo Audio CODEC, 8Ć to 96ĆkHz, With Integrated Headphone Amplifier
Data Manual
February 2004
Digital Audio Pro Nhomakorabeaucts
SLWS106H
元器件交易网
Contents
Section 1 Title Page 1−1 1−1 1−3 1−4 1−5 1−5 2−1 2−1 2−1 2−2 2−2 2−3 2−3 2−4 2−4 2−4 2−4 2−5 2−5 2−6 2−7 2−7 3−1 3−1 3−1 3−1 3−2 3−5 3−5 3−6 3−6 3−6 3−7 3−7 3−7 3−7 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.2 Functional Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.3 Terminal Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.4 Ordering Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.5 Terminal Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.1 Absolute Maximum Ratings Over Operating Free-Air Temperature Range . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.2 Recommended Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . 2.3 Electrical Characteristics Over Recommended Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.3.1 ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.3.2 DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.3.3 Analog Line Input to Line Output (Bypass) . . . . . . . . . . . . . 2.3.4 Stereo Headphone Output . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.3.5 Analog Reference Levels . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.3.6 Digital I/O . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.3.7 Supply Current . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.4 Digital-Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.4.1 Audio Interface (Master Mode) . . . . . . . . . . . . . . . . . . . . . . . 2.4.2 Audio Interface (Slave-Mode) . . . . . . . . . . . . . . . . . . . . . . . . 2.4.3 Three-Wire Control Interface (SDIN) . . . . . . . . . . . . . . . . . . 2.4.4 Two-Wire Control Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . How to Use the TLV320AIC23B . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.1 Control Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.1.1 SPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.1.2 2-Wire . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.1.3 Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2 Analog Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2.1 Line Inputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2.2 Microphone Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2.3 Line Outputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2.4 Headphone Output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2.5 Analog Bypass Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2.6 Sidetone Insertion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.3 Digital Audio Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.3.1 Digital Audio-Interface Modes . . . . . . . . . . . . . . . . . . . . . . . .

– 00：禁止 – 01：32kHz – 10：44.1kHz – 11：48kHz
• ADCHP：ADC高通滤波控制
功耗控制
• • • • • • • • OFF：器件电源，0：ON；1：OFF CLK：时钟 OSC：振荡器 OUT：输出 DAC： ADC： MIC： LINE：
数字音频接口格式(1)
模拟通道控制
• • • • • • • STA：SideTone Atten侧音衰减 STE：侧音衰减使能 DAC：DAC选择 BYP：ByPass INSEL：输入选择（0：线入） MICM：麦克风静音 MICB：麦克风前置放大使能
数字通道控制
• DACM：DAC静音 • DEEMP[1:0]：去加重控制
控制寄存器
左声道线入音量控制
• LRS：L/R Simutaneout 左右声道同时音量控制 • LIM：Left In Mute • LIV：Left Input Volume
– – – – 1 1111: +12dB 1 0111: 0dB(缺省) 0 0000: -34.5dB 步长：1.5dB
• D6：MS=主（1）、从（0）模式 • D5：LRSWAP=0（DAC左右声道互换禁止） • D4：LRP=1（MSB出现在LRCIN上升沿后的第2个时钟上升 沿上） • D3~2：IWL=输入位宽：00（16位） • D1~0：FOR=11（数据格式：DSP模式，帧同步脉冲后跟随 2个字的数据） • AIC23为主模式，数据为DSP模式，数据长度16位
第一次I2C写reset
• • • • Uint16 reset[2] ={0x1e,0x00}; 地址为0x1A(写数据：A*2+0）= 0011 0100 高位先发，SCLK上升沿有效 整个序列为：34 1e 00

【 键 词 】Ｔ Ｖ ２ ＡＣ ３ 关 Ｌ ３ ０ Ｉ２ ；复 杂 可 编 程 逻 辑 组 件 ； 数 字 信 号 处 理
【 中图分类号 】Ｔ ３３ Ｐ ３
‘
【 文献标识码 】Ｂ
Ｔｈ ｎ ｅ ｆ ｃ ｓｇ ｆ ＴＬＶ３ ０ Ｃ２ ｎ ｅ Ｉ ｔ ｒ ａ ｅ Ｄｅ ｉ ｎ ｏ ２ ＡＩ ３ ａ ｄ ＣＰＬＤ Ｚ ＨＡ０ Ｌ － ｉ ｉｌ
的， 能够 实 现 与 Ｃ ４ Ｃ ５ ＤＳ ５ ｘ， ５ Ｘ Ｐ的 Ｍｃ Ｓ 多 通 道 缓 Ｂ Ｐ（
图 ｌ 出 了数 字 语 音 教 学 设 备 学 生 终 端 部 分 的 系 给
统 框 图 。 教 师 机 所 播 放 的 语 音 文 件 ，通 过 Ｔ Ｖ ２ Ａ— Ｌ ３０
Ｉ２ ， 换 成 模 拟 信 号 由学 生 用 耳 机 接 收 ， 行 英 语 听 Ｃ ３转 进 力 测 试 ； 学 生 所 要 点 播 的 节 目 通 过 传 声 器 经 过 Ｔ Ｖ ２ Ａ Ｃ ３转 换 成 数 字 信 息 经 交 换 机 传 送 给 教 师 Ｌ ３ ０ Ｉ２
维普资讯
文 章 编 号 ：０ ２ ８ ８ ２ ０ ） ７ ０ ２ － ３ １ ０ － ６ ４（０ ６ ０ － ０ ５ ０
音频编解码器 Ｔ Ｖ ２ Ａ Ｃ ３与 Ｌ ３０ Ｉ ２ ＣＬ Ｐ Ｄ接 口设 计
赵 丽 莉
撇
（ 北理 工 大 学 信 息 学 院 ， 串 口 ） 口的 无 缝 连 接 ， 系 统 设 计 更 加 简 单 ， 以 端 使 所 Ｔ Ｖ ２ Ａ Ｃ ３与 Ｄ Ｐ芯 片 的 接 口设 计 得 到 了 广 泛 应 Ｌ ３ ０ Ｉ２ Ｓ 用 。 虽 然 Ｄ Ｐ处 理 速 度 快 ， 有 可 编 程 特 性 ， 口灵 Ｓ 具 接 活 ， 在 运 算 的 同时 对 数 据 输 入 输 出的 控 制 有 限 制 ， 但 并 且要 求 设 计 人 员 熟 悉 掌握 Ｄ Ｐ的 指 令 系统 ， 使 用 汇 Ｓ 会 编语 言 和高 级 ＣＣ ＋ 言 进 行 程 序设 计 ，而 具 有 灵 活 ／＋ 语

TLV320AIC23中文资料管脚图及其应用TLV320AIC23（以下简称AIC23）是TI推出的一款高性能的立体声音频Codec芯片，置耳机输出放大器，支持MIC和LINE IN两种输入方式（二选一），且对输入和输出都具有可编程增益调节。

AIC23的模数转换（ADCs）和数模转换（DACs）部件高度集成在芯片部，采用了先进的Sigma－delta过采样技术，可以在8K到96K的频率围提供16bit、20bit、24bit和32bit的采样，ADC和DAC的输出信噪比分别可以达到90dB和100dB。

与此同时，AIC23还具有很低的能耗，回放模式下功率仅为23mW，省电模式下更是小于15uW。

由于具有上述优点，使得AIC23是一款非常理想的音频模拟I/O器件，可以很好的应用在随声听（如CD，MP3……）、录音机等数字音频领域。

AIC23的管脚和部结构框图如下：从上图可以看出，AIC23主要的外围接口分为以下几个部分：一．数字音频接口：主要管脚为BCLK－数字音频接口时钟信号（bit时钟），当AIC23为从模式时（通常情况），该时钟由DSP产生；AIC23为主模式时，该时钟由AIC23产生；LRCIN－数字音频接口DAC方向的帧信号（I2S模式下word时钟）LRCOUT－数字音频接口ADC方向的帧信号DIN－数字音频接口DAC方向的数据输入DOUT－数字音频接口ADC方向的数据输出这部分可以和DSP的McBSP（Multi-channel buffered serial port，多通道缓存串口）无缝连接，唯一要注意的地方是McBSP的接收时钟和AIC23的BCLK都由McBSP的发送时钟提供，连接示意图如下：二．麦克风输入接口：主要管脚为MICBIAS－提供麦克风偏压，通常是3/4 AVDDMICIN－麦克风输入，由AIC结构框图可以看出放大器默认是5倍增益连接示意图如下：三．LINE IN输入接口：主要管脚为LLINEIN－左声道LINE IN输入RLINEIN－右声道LINE IN输入连接示意图如下：四．耳机输出接口：主要管脚为LHPOUT－左声道耳机放大输出RHPOUT－右声道耳机放大输出LOUT－左声道输出ROUT－右声道输出从框图可以看出，LOUT和ROUT没有经过部放大器，所以设计中常用LHPOUT和RHPOUT，连接示意图如下：五．配置接口：主要管脚为SDIN－配置数据输入SCLK－配置时钟DSP通过该部分配置AIC23的部寄存器，每个word的前7bit为寄存器地址，后9bit为寄存器容。

9:0:!#;1<*=>>:?121=# =30!L 的初始化程序如下： 9C0:##;1<*=>>:?121=#
44444443536 =30!L444444444444444444444444444444444444 =30;:FD;16=:6;H316 ,T&8. I;:FD;#" ,T&8. I;:FD;" ,T&8. I;:FD;# ,T&8. I;:FD;! ,T&8. I;:FD;L ,M-NO PQRN;8-SP +#-""@ + ""#U@ +"!#U@ +"AGV@ +"BGV@
E
软件设计
为应用方便， 介 绍 B0:9W<:+ 程 序 的 编 写 ， 读者
可根据自己的应用加上相应算法后输入输出。
B0:9W<:+ 软 件 分 为 几 个 部 分 ， 分 别 是 A73H-<3-D<H9 （ 常量定义） 、 中断向量表定义） 、 03X+-7:HD<H9 （ 030-Y<Z 、 串口中 0A!(D<H9 （ %&’!( 的初始化） =<-<Y&3L5-D<H9 （ 断程序） 及 9<03D<H9（ 主程序） 。 上电后在主程序中首 先初始化 IE"J?>@， 将 OAPH4 串口设为 >@& 口， 然后 调用 %&’!( 的初始化子程序。 对 %&’!( 的寄存器写完后， 再完成 OAPH4 初始
寄存器设置i作者简介j级研究生专业为电路与系统研究的方向是数字信号处理及应用f黄光明现为华中师范大学物理系教师副教授研究生导师从事电子技术应用研究f雷环利华中师范大学物理系级研究生专业为电路与系统研究的方向是嵌入式系统研究及应时钟信号sut

元器件交易网
Contents
Section 1 Title Page 1−1 1−1 1−3 1−4 1−5 1−5 2−1 2−1 2−1 2−2 2−2 2−3 2−3 2−4 2−4 2−4 2−4 2−5 2−5 2−6 2−7 2−7 3−1 3−1 3−1 3−1 3−2 3−5 3−5 3−6 3−6 3−6 3−7 3−7 3−7 3−7 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.2 Functional Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.3 Terminal Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.4 Ordering Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.5 Terminal Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.1 Absolute Maximum Ratings Over Operating Free-Air Temperature Range . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.2 Recommended Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . 2.3 Electrical Characteristics Over Recommended Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.3.1 ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.3.2 DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.3.3 Analog Line Input to Line Output (Bypass) . . . . . . . . . . . . . 2.3.4 Stereo Headphone Output . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.3.5 Analog Reference Levels . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.3.6 Digital I/O . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.3.7 Supply Current . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.4 Digital-Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.4.1 Audio Interface (Master Mode) . . . . . . . . . . . . . . . . . . . . . . . 2.4.2 Audio Interface (Slave-Mode) . . . . . . . . . . . . . . . . . . . . . . . . 2.4.3 Three-Wire Control Interface (SDIN) . . . . . . . . . . . . . . . . . . 2.4.4 Two-Wire Control Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . How to Use the TLV320AIC23B . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.1 Control Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.1.1 SPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.1.2 2-Wire . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.1.3 Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2 Analog Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2.1 Line Inputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2.2 Microphone Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2.3 Line Outputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2.4 Headphone Output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2.5 Analog Bypass Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2.6 Sidetone Insertion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.3 Digital Audio Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.3.1 Digital Audio-Interface Modes . . . . . . . . . . . . . . . . . . . . . . . .

1 TLV320AIC23语音系统的设计任务及目的1.1 TLV320AIC23语音系统的设计任务课程设计是实践教学环节。

学生通过动手做软件和硬件设计，能够熟练掌握数字信号处理技术，增加对基础知识的消化和理解。

1.2 TLV320AIC23语音系统的设计目的（1）完成硬件设计；（2）完成TLV320AIC23的初始化；（3）进行语音信号的采集与播放。

1.3 TLV320AIC23语音系统介绍在当今的数字化时代背景下，DSP已成为通信、计算机、消费类电子产品等领域的基础器件，是集成电路中发展最快的电子产品，并成为电子产品更新换代的决定因素。

DSP芯片已经被广泛地应用于当今技术革命的各个领域，而且DSP技术也正以极快的速度被应用在通信、电子系统、信号处理系统等许多领域中。

基于TMS320C5509DSP芯片的语音分析器的设计系统的主要功能对语音信号进行采样滤波后FFT变换，然后观察其频谱分布。

通过该分析器可观察到语音信号频谱特征的观察，从而为语音的编解码，压缩，解压缩，语音编码，语音识别语音合成，语音增强等实时语音处理方法的实现及参数的选取提供依据。

本系统是一个数字信号处理系统，是电子技术、信号处理技术与计算技术相结合的产物，也是一个软硬件结合的系统。

2 语音系统的技术方案及硬件电路设计2.1 语音系统的性能指标2.1.1本设计实现的语音系统具有如下主要性能：(1)由于语音信号的频率范围为300Hz-3400Hz（人说话声音）或20Hz-20kHz（音乐，占音频信号全频率），根据采样定理，为保证信息不失真，确定系统的采样频率为8KHz 或96kHz;(2)结合系统采用的TMS320C5509芯片处理速度以及信号采样频率的要求，采用TLV320AIC23DSP芯片作为系统的A/D转换芯片;2.1.2语音系统具有如下优点：(1)音频数据占用资源少(2)音质通信级高(3)开发难度低(4)语音芯片与DSP 接口电路简单(5)体积小2.2硬件设计方案系统框图如图1所示，音源(如麦克风)发出的音频信号经音频处理器的A／D部分转换为数字信号后进人DSP，完成数据的采集工作，由系统的模式识别部分决定对采集的数据进行何种处理(如滤波等)，处理后的信号再通过音频编解码器的D／A部分还原为模拟的声音信号送往扬声器输出。

TLV320AIC23中文资料管脚图及其应用TLV320AIC23（以下简称AIC23）是TI推出的一款高性能的立体声音频Codec芯片，内置耳机输出放大器，支持MIC和LINE IN两种输入方式（二选一），且对输入和输出都具有可编程增益调节。

AIC23的模数转换（ADCs）和数模转换（DACs）部件高度集成在芯片内部，采用了先进的Sigma－delta过采样技术，可以在8K到96K的频率范围内提供16bit、20bit、24bit和32bit的采样，ADC和DAC的输出信噪比分别可以达到90dB和100dB。

与此同时，AIC23还具有很低的能耗，回放模式下功率仅为23mW，省电模式下更是小于15uW。

由于具有上述优点，使得AIC23是一款非常理想的音频模拟I/O器件，可以很好的应用在随声听（如CD，MP3……）、录音机等数字音频领域。

AIC23的管脚和内部结构框图如下：从上图可以看出，AIC23主要的外围接口分为以下几个部分：一．数字音频接口：主要管脚为BCLK－数字音频接口时钟信号（bit时钟），当AIC23为从模式时（通常情况），该时钟由DSP产生；AIC23为主模式时，该时钟由AIC23产生；LRCIN－数字音频接口DAC方向的帧信号（I2S模式下word时钟）LRCOUT－数字音频接口ADC方向的帧信号DIN－数字音频接口DAC方向的数据输入DOUT－数字音频接口ADC方向的数据输出这部分可以和DSP的McBSP（Multi-channel buffered serial port，多通道缓存串口）无缝连接，唯一要注意的地方是McBSP的接收时钟和AIC23的BCLK都由McBSP的发送时钟提供，连接示意图如下：二．麦克风输入接口：主要管脚为MICBIAS－提供麦克风偏压，通常是3/4 AVDDMICIN－麦克风输入，由AIC结构框图可以看出放大器默认是5倍增益连接示意图如下：三．LINE IN输入接口：主要管脚为LLINEIN－左声道LINE IN输入RLINEIN－右声道LINE IN输入连接示意图如下：四．耳机输出接口：主要管脚为LHPOUT－左声道耳机放大输出RHPOUT－右声道耳机放大输出LOUT－左声道输出ROUT－右声道输出从框图可以看出，LOUT和ROUT没有经过内部放大器，所以设计中常用LHPOUT和RHPOUT，连接示意图如下：五．配置接口：主要管脚为SDIN－配置数据输入SCLK－配置时钟DSP通过该部分配置AIC23的内部寄存器，每个word的前7bit为寄存器地址，后9bit 为寄存器内容。

1SLEA037A–June 2004–Revised June 2020Submit Documentation FeedbackCopyright ©2004–2020,Texas Instruments IncorporatedDynamic Behavior of the TLV320DAC23and the TLV320AIC23BApplication ReportSLEA037A–June 2004–Revised June 2020Dynamic Behavior of the TLV320DAC23and theTLV320AIC23BKeith Engler,Luis Fernando RodruguezABSTRACTThis application report discusses the following topics:1.The operation based on various settings of the power-down control register.2.The time it takes to be stable after returning from a power-down control command.3.A list of power sequence restrictions.4.The results of changing the external capacitors on VMID.5.IIC communication6.How the sample rate varies proportionally with a change in MCLK while the DAC is in master mode.DISCLAIMER:The information contained in this document is based on lab evaluations using alimited supply of samples.This document is not intended to replace the TLV320DAC23or TLV320AIC23B data manuals or is it in anyway a device specification.Values in thisdocument are not assured for every TLV320DAC23or TLV320AIC23B device.If there are any discrepancies between this document and the data manual,the data manual will prevail.Contents1Power-Down Control Settings ..............................................................................................22Noise Fixed by Toggling Bit D7of Power-Down Control ..............................................................33Power-Up Stability Time ....................................................................................................34Power Sequence .............................................................................................................45VMID Capacitor Variations .................................................................................................56TLV320DAC23IIC Communication (67)Sample Variance With MCLK Changes ...................................................................................6List of Figures1Theoretical Low-Frequency Attenuation (5)List of Tables1Reduction in Power Consumption Results (42)Sample Rates (7)TrademarksAll trademarks are the property of their respective owners.Power-Down Control Settings 2SLEA037A–June 2004–Revised June 2020Submit Documentation FeedbackCopyright ©2004–2020,Texas Instruments IncorporatedDynamic Behavior of the TLV320DAC23and the TLV320AIC23B1Power-Down Control SettingsThere are various software programmable modes to conserve power.See the power-down control register address 0000110section in the data manual for more clarification.Described below is each bit of this register and how each bit responds to being toggled.1.1D0Line InputFunction:Powers down both line inputs.Effect:Can be done dynamically without any audible effects on the DAC or line outputs.1.2D3DACFunction:Powers down both the DAC and DAC filters.Effect:If done dynamically,audible pops and clicks on the DAC.Solution:SoftMute the DAC bit D3register 0000101.Deselect the DAC bit D4register 0000100.Power down the DAC.1.3D4OUTFunction:Powers down both the line and headphone outputs.Effect:If done dynamically audible pops and clicks on the DAC.Solution:SoftMute the DAC bit D3reg 0000101.1.4D5OscillatorFunction:Powers off the on-board crystal oscillator.Effect:MCLK still functions with the oscillator being powered down.Preliminary tests show that theoscillator can be powered off and on dynamically without any audible effects on the DAC or line outputs.Further verification might be required if this option is required.1.5D6ClockFunction:Powers off the CLKOUT pin.CLKOUT pin is powered low when turned off.1.6D7Device PowerFunction:In this power-down mode the control interface is still active.The analog VMID reference is disabled.Due to the VMID being disabled,audible effects will be heard when it is turned back on.Effect:This conserves power,reduces digital noise,and RF emissions.1.7Standby ModeIn standby mode,the control interface and the VMID reference are still active.LINE =OFF Bit D0DAC =OFF Bit D3OUT =OFF Bit D4The OSC (D5)and CLK (D6)can be turned off if they are not being used to generate the system master clock.The device transmits audio without any audio imperfections after leaving the standby mode.The TLV320DAC23maintains all previous settings,therefore it will be ready to receive and transmit data immediately after returning to active mode.1.8Power-Down ModeOFF =OFF Bit D7 Noise Fixed by Toggling Bit D7of Power-Down Control3SLEA037A–June 2004–Revised June 2020Submit Documentation FeedbackCopyright ©2004–2020,Texas Instruments IncorporatedDynamic Behavior of the TLV320DAC23and the TLV320AIC23BThe device transmits audio without any audio imperfections after leaving the power-down mode.The TLV320DAC23maintains all previous settings,therefore it will be ready to receive and transmit data immediately after returning to active mode.2Noise Fixed by Toggling Bit D7of Power-Down ControlThe TLV320DAC23experiences noise on the analog output on one or both channels when the MCLK is removed.This noise occurs about 20%of the time when the MCLK is removed.The MCLK is removed as a power saving measure within the DSP.It is good practice to always power up bit D7of the power-down control register last.2.1Lab SetupThe TLV320AIC23was used for this experiment so that I could feed analog into the ADC and loop the digital data out back into the DAC.The analog input signal is a 1-kHz single tone,but it can be varied up to 24kHz.The analog signal is being generated using an audio precision analyzer.The MCLK is running at 12.288MHz and the device is in master mode.The TLV320AIC23EVM2is being used to control the I2C data from the graphical user interface (GUI)software.2.2Lab Testing ProcessThe analog output from the DAC is monitored on the oscilloscope and should produce a clean 1-kHz sine wave.The MCLK can be connected-disconnected-connected multiple times while the device is running and streaming audio.About 20%of the time,the MCLK can be disconnected and upon reconnection,a 48-kHz noise can be seen riding upon the 1-kHz output.The level of the noise is about 154-mv peak-to-peak and the level of the 1-kHz signal is about 1.44-V peak-to-peak.2.3Lab CorrelationNote that the 48-kHz noise is the same frequency as the sample rate.If the sample rate is changed to 8kHz,then the noise changes to 8kHz.This shows that the digital filters are not being reinitialized after the MCLK is removed.This fits with hearing the problem mostly at 8-kHz,11-kHz,12-kHz,and 16-kHz melodies.The 48-kHz noise cannot be heard because it is out of the audio band.2.4Lab ConclusionVarious commands have been tried to clear the noise.However,toggling bit D7on the powerdown control register clears the noise every time.3Power-Up Stability TimeThis section discusses the time it takes for the TLV320DAC23to be stable after returning from a power-down control command.This occurs by toggling bit D7of the power-down control register (address 0000101).A TLV320AIC23EVM was configured in USB mode with an MCLK of 6MHz and programmed with a sample rate of 48kHz.A 1-kHz full-scale sine wave was recorded on a CD and connected to the Line In of the TLV320AIC23EVM.The EVM was configured in a loop back mode,so that the Digital Out of the TLV320AIC23was feed back in to the Digital In of the TLV320AIC23.The headphone out was monitored on an oscilloscope.The oscilloscope was triggered on the IIC SCL transaction of the power-up command.The time from the end of the power-up transaction to the point where the sine wave became stable ranged from 346μs to 384μs.Therefore,400μs is a safe value,but it cannot be assured for all cases.Note that this time includes the transaction through the analog-to-digital converter and back through the digital-to-analog converter;therefore,the time for just the digital-to-analog converter (TLV320DAC23)to be stable may be less.Power Sequence 4SLEA037A–June 2004–Revised June 2020Submit Documentation FeedbackCopyright ©2004–2020,Texas Instruments IncorporatedDynamic Behavior of the TLV320DAC23and the TLV320AIC23B4Power Sequence 4.1Power RestrictionsThe digital supply voltage (DVDD)must always be less than or equal to the analog supply voltage(AVDD).The digital supply voltage (DVDD)must always be less than or equal to the digital buffer supply voltage (BVDD).The digital buffer supply voltage (BVDD)must always be less than or equal to the analog supply voltage (AVDD).DVDD must always be less than or equal to BVDD.Also,BVDD must always be less than or equal to AVDD and BVDD must always be less than or equal to HPVDD.This is summarized below.•DVDD may not exceed BVDD •BVDD may not exceed AVDD •BVDD may not exceed HPVDD Therefore:•DVDD ≤BVDD •BVDD ≤AVDD •BVDD ≤HPVDD •DVDD ≤AVDD •DVDD ≤HPVDD4.2Power UpThe power restrictions are easy to meet if all voltages are tied together to the same value.It may be desired to operate DVDD at 1.8V and set the remaining voltages at 3.3V.In this case the power up sequence of each voltage is important,since the 1.8-V supply may come up first and violate the rules.Since operating DVDD at 1.8V is intended to save power,we first had to determine if operating DVDD at 1.8V would actually lead to lower power consumption.This has been verified with an TLV320AIC23running in master mode,OSC off and all voltages set to 3.26V.DVDD was connected through a 2.2-Ωresister.The input voltage was varied from 3.26V down to 1.42V.There is a reduction in powerconsumption over this range and Table 1shows these results.Note that these measurements are only a reference using a crude lab arrangement and these values should not be used to imply performance of the TLV320AIC23or TLV320DAC23under all circumstances.(1)NOTE:The THD+N measurements were not done at these low power settings of DVDD.Table 1.Reduction in Power Consumption ResultsResistor DVDD (1)MV mA mW 2.20 3.2610.96 4.9816.242.20 3.110.26 4.6614.462.2039.8 4.4513.362.20 2.89 4.0911.452.20 2.68.18 3.729.672.20 2.47.36 3.358.032.20 2.2 6.65 3.02 6.652.202 5.9 2.68 5.362.20 1.8 5.26 2.39 4.32.20 1.6 4.6 2.09 3.352.201.424.031.832.6 Power Sequence5SLEA037A–June 2004–Revised June 2020Submit Documentation FeedbackCopyright ©2004–2020,Texas Instruments IncorporatedDynamic Behavior of the TLV320DAC23and the TLV320AIC23B4.3Power-Up Sequence SuggestionTo control the power-up sequence a transistor or FET may be used.Drive the base of the transistor with voltage X,where voltage X must always be higher than DVDD.Switch the transistor to ensure that DVDD is never present,unless voltage X is present and of sufficient value.In this case,AVDD,HPVDD,and BVDD are all equal to voltage X and it is set to 3.3V.4.4Power-Down SequenceVerify that DVDD is powered off first or at the same time as AVDD,HPVDD,and BVDD.5VMID Capacitor VariationsThe capacitor values at VMID on the TLV320AIC23EVM are 10μF in parallel with 0.1-μF capacitor.This information is available in the AIC23EVM2user’s guide (SLEU016).This document is available on the Texas Instruments web site.A 4.7-μF capacitor in parallel with a 0.1-μF capacitor has been recommended.Due to space constraints,it is recommended to have two 1-μF capacitors in parallel and have them in parallel with 0.1-μF capacitor.This will probably be sufficient if the low frequency noise of the system is well controlled.Figure 1shows the theoretical low frequency attenuation for each of the three capacitors.The three capacitors in the chart are 10.1μF,4.8μF,and 2.1μF.The equivalent resistance of the two 50-k Ωresisters internal to the TLV320DAC23is 25k Ω.This analysis is theoretical and does not accuratelyaccount for internal leakage characteristics of the capacitors.It is recommended that the 0.1-μF capacitor remain separate.Freq 3db =1/(2pi x 25k Ωx 10.1μF)=0.63Hz Freq 3db =1/(2pi x 25k Ωx 4.8μF)=1.32Hz Freq 3db =1/(2pi x 25k Ωx 2.1μF)=3.03HzFigure 1.Theoretical Low-Frequency AttenuationTLV320DAC23IIC Communication 6SLEA037A–June 2004–Revised June 2020Submit Documentation FeedbackCopyright ©2004–2020,Texas Instruments IncorporatedDynamic Behavior of the TLV320DAC23and the TLV320AIC23B6TLV320DAC23IIC CommunicationThis section describes the general communication protocol to the TLV320DAC23with examples.Three bytes for each IIC command must be sent:1.The IIC address is the first byte.2.The second byte consists of the register address plus D8of the data.3.The D7–D0of the data comprises the third byte.The tricky part is the data is 9bits long,which means bit D8of the data is bit DO of the register address.To write 0xFF to the PD control register,you must write the following:•0x340x0C 0xFFNOTE:The PD control register address is address 0x06,but 0x0C must be sent since the first bit iscarried over from the data.The following gives more examples of I2C registers settings:•0x340x000x00(Left Line Input Control:Unmuted)•0x340x020x00(Right Line Input Control:Unmuted)•0x340x0C 0x06(Power Down Control:line =on,DAC =on,out =on,CLK =on,OSC =on)•0x340x080x10(Analog Audio Path Control:bypass =disabled)•0x340x0E 0x00(Digital Audio Interface Format:Right Justified 16bits)•0x340x100xA0(Sample Rate Control:CLKOUT=MCLK/2,Sample Rate =44.1kHz)•0x340x120x01(Digital Interface Activation:ActivateInterface =Active)•0x340x040x01(Left Headphone Volume Control:ZC =on,volume =+6dB)•0x340x060x01(Right Headphone Volume Control:ZC =on,volume =+6dB)7Sample Variance With MCLK ChangesThe section describes how the sample rate of the TLV320DAC23varies proportionally with a change in MCLK,while the DAC is in master mode.In Table 2,the specified MCLK is 12MHz and the specified sample rate (fs)is 48kHz.The TLV320DAC23device supports a proportional change in fs for eachchange in MCLK from their specified values.These tests were done in USB mode,but similar results were obtained in normal mode. Sample Variance With MCLK Changes7SLEA037A–June 2004–Revised June 2020Submit Documentation FeedbackCopyright ©2004–2020,Texas Instruments IncorporatedDynamic Behavior of the TLV320DAC23and the TLV320AIC23BTable 2.Sample RatesMCLK (Hz)CLKINMODEfs Setting (kHz)fs Actual (Hz)MCLK %Changefs %Change120000000USB48480000%0%1100000044000–8.33%–8.33%1000000040000–16.67%–16.67%900000036000–25%–25%800000032000–33.33%–33.33%700000028000–41.67%–41.67%600000024000–50%–50%500000020000–58.33%–58.33%400000016000–66.67%–66.67%300000012000–75%–75%20000008000–83.33%–83.33%10000004000–91.67%–91.67%5000002000–95.83%–95.83%2500001000–97.92%–97.92%100000400–99.17%–99.17%1000040–99.92%–99.92%10004–99.99%–99.99%Changes from Original (June 2004)to A Revision Page •Updated to latest format and removed Preliminary watermark (1)IMPORTANT NOTICE AND DISCLAIMERTI PROVIDES TECHNICAL AND RELIABILITY DATA(INCLUDING DATASHEETS),DESIGN RESOURCES(INCLUDING REFERENCE DESIGNS),APPLICATION OR OTHER DESIGN ADVICE,WEB TOOLS,SAFETY INFORMATION,AND OTHER RESOURCES“AS IS”AND WITH ALL FAULTS,AND DISCLAIMS ALL WARRANTIES,EXPRESS AND IMPLIED,INCLUDING WITHOUT LIMITATION ANY IMPLIED WARRANTIES OF MERCHANTABILITY,FITNESS FOR A PARTICULAR PURPOSE OR NON-INFRINGEMENT OF THIRD PARTY INTELLECTUAL PROPERTY RIGHTS.These resources are intended for skilled developers designing with TI products.You are solely responsible for(1)selecting the appropriate TI products for your application,(2)designing,validating and testing your application,and(3)ensuring your application meets applicable standards,and any other safety,security,or other requirements.These resources are subject to change without notice.TI grants you permission to use these resources only for development of an application that uses the TI products described in the resource.Other reproduction and display of these resources is prohibited.No license is granted to any other TI intellectual property right or to any third party intellectual property right.TI disclaims responsibility for,and you will fully indemnify TI and its representatives against,any claims, damages,costs,losses,and liabilities arising out of your use of these resources.TI’s products are provided subject to TI’s Terms of Sale(/legal/termsofsale.html)or other applicable terms available either on or provided in conjunction with such TI products.TI’s provision of these resources does not expand or otherwise alter TI’s applicable warranties or warranty disclaimers for TI products.Mailing Address:Texas Instruments,Post Office Box655303,Dallas,Texas75265Copyright© 2020,Texas Instruments Incorporated。

TLC320AIC23在音频处理中的应用
摘要介绍了高性能立体声音频编解码芯片ＴＬＶ３２０ＡＩＣ２３的基本特点、性能以及使用方法，并结合ＤＳＰ芯片ＴＭＳ３２０ＶＣ５５０９与音频ＣＯＤＥＣ芯片ＴＬＶ３２０ＡＩＣ２３的接口设计，详细阐述了如何通过Ｉ２Ｃ总线对ＴＬＶ３２０ＡＩＣ２３进行初始化设置的过程以及如何根据ＴＬＶ３２０ＡＩＣ２３的特点对ＤＳＰ的串口进行设计等一系列问题。

１ＴＬＶ３２０ＡＩＣ２３芯片简介
ＴＬＶ３２０ＡＩＣ２３是ＴＩ公司生产的一种高性能立体声音频编解码
ＴＬＶ３２０ＡＩＣ２３中的模数与数模转换器使用了多比特ｓｉｇｍａ－ｄｅｌｔａ工艺，并在内部集成了高采样率的数字内插滤波器。

该器件的数字传输字长可以是１６、２０、２４、３２Ｂｉｔ，它支持８～９６ｋＨｚ的采样率。

模数转换器的ｓｉｇｍａ－ｄｅｌｔａ调制器决定了其三阶多比特结构，这种结构在采样率为９６ｋＨｚ的情况下，能够达到９０ｄＢ信噪比，从而可在小型低功耗设计中实现高保真录音。

数模转换器中的二阶多比特结构还可在采样率为９６ｋＨｚ的情况下使信躁比达到１００ｄＢ，从而使得高质量的数字音频回放成为可能。

该芯片在回放中的功率消耗小于２３ｍＷ。

因此，对于可移动的数字音频播放和录音使用中的模拟输入输出等应用系统，ＴＬＶ３２０ＡＩＣ２３无疑是十分理想的选择。

该芯片主要有如下特性
●是一种高性能的立体声编解码器；
●通过软件控制能与ＴＩ的ＭＣＢＳＰ相兼容；
●音频数据可以通过与ＴＩＭＣＢＳＰ相兼容的可编程音频接口输入输出；
●内部集成了驻极体话筒的偏置电压和缓冲器；
●带有立体声线路输入；
●具有模数转换器的多种输入立体声线路输入和麦克风输入；。