数字电子技术课程设计报告格式
- 格式：doc
- 大小：94.00 KB
- 文档页数：11
《数字电子技术》课程设计报告
8人智力竞赛抢答器
姓 名：邵洪彬
班 级：信工101
学 号：
指导教师：迟耀丹、高晓红
设计时间：2012年6月
《数字电子技术》课程设计报告
1 目录
一、 设计内容及要求............................................ 2
二、 设计方案............................................ .... . 2
三、 单元电路设计.......................................... ... 3
四、 系统总体硬件连接..........................................8
五、 设计总结....................................................9
六、 参考文献....................................................9
七、 附1：系统硬件连接图......................................9
八、 附2 元器件清单..........................................9
2
一、 设计内容及要求
本电路由主体电路和扩展电路组成，分别由集成编码器、计数器、触发器、定时器和必要的门电路等组成，其中主体电路的作用是完成主持人的控制系统清零与抢答开始功能以及完成参赛者的抢答并显示其编号的功能，扩展电路即控制电路，主要包括秒脉冲发生电路和定时电路。该抢答器实现了以上清零、抢答、数据锁存、自动计时等功能，可以保证8个参赛者或参赛队公平的抢答 。
要求是：
1. 抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 ~ S7表示。
2. 设置一个系统清除和抢答控制开关S，该开关由主持人控制。
3. 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。当主持人启动"开始"键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。
5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止
6. 如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。
二、 设计方案
将抢答按钮先直接与锁存器而不是优先编码器相连，将最先抢答的选手的编号锁定，再依次经过优先编码器、译码器和七段显示器，最后显示的是抢答选手的编号，经过优先编码器后的信号到单稳态触发器，单稳态触发器又与报警电路直接连接，所以显示编号的同时可以发出报警信号。另外由主持人控制开关和其他部分电路通过门电路实现对抢答电路、定时电路和报警部分电路的控制。 《数字电子技术》课程设计报告
3
图1 方案二的总体设计框图
三、 单元电路设计
1抢答电路设计
抢答电路的功能有两个：一是选手抢答后锁存器进行数据锁存，禁止其它选手抢答，二是抢答后的电平信号由优先编码器判断选手编号，并经译码器译码再由显示器显示该编号。电路是由八D锁存器、优先编码器74148和七段译码器7448和七段数码显示器组成。
74LS373是常用的八D锁存器，它功能表如表1所示。
表1. 芯片74LS373的功能表
输出控制端OC’ 使能端C D 输出
L H H H
L H L L
L L × Q0 4 H × × Z
表可知，只有当使能端为高电平时才能将输入信号输出，同时锁存，且此时由功能输出控制端为低电平。
74LS148是有八个输入端，三个输出端的优先编码器，它的功能是判断抢答选手的编号。74LS148的功能表如表2所示。
表2 74LS148的功能表
七段显示译码器7448输出高电平有效，用以驱动共阴极显示器。该集成显示译码器设有多个辅助控制端，以增强器件的功能。七段显示译码器一般与七段数码显示器相连，共同构成四输入端的数码显示电路。共阴极数码显示器的功能表如表3所示
表3 共阴极数码显示器的功能表
十进制 A3 A2 A1 A0 a b c d e f g
0 0 0 0 0 1 1 1 1 1 1 0
1 0 0 0 1 0 1 1 0 0 0 0
2 0 0 1 0 1 1 0 1 1 0 1
3 0 0 1 1 1 1 1 1 0 0 1
4 0 1 0 0 0 1 1 0 0 1 1 《数字电子技术》课程设计报告
5 5 0 1 0 1 1 0 1 1 0 1 1
6 0 1 1 0 0 0 1 1 1 1 1
7 0 1 1 1 1 1 1 0 0 0 0
8 1 0 0 0 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 0 0 1 1
抢答器电路（图2原理是：当任意一个选手按下抢答按钮后，74LS373开始工作，与输入端对应的输出端为低电平，低电平经过74LS148编码后输出的是一组与输入对应的三位二进制数，再经过译码显示电路将对应的编号显示出来。编码器74LS148工作时输出使能端为高电平，将其连接到锁存器的控制端口，使其由低电平变为高电平，禁止它再工作，即使其他选手再按动按钮，也不会再有输出，也就是完成了锁存功能。
2定时电路设计
本次设计的要求中有一项是有定时抢答的功能，并且一次抢答的时间可以由主持人设定。这就要设计定时电路。 6 定时电路是由两片74LS192、7448和共阴极显示器组成的。其中7448和共阴极显示器共同构成数码显示功能电路在前面的抢答电路中已经介绍过了。两片74LS192是构成两位十进制递减计数器，以实现定时功能。
74LS192是具有置数和清零功能的同步十进制减计数器，其功能表如表4所示：
表4 74192的功能表
定时电路（图2的工作原理是：首先主持人根据题的难易程度来确定抢答时间，并通过74LS192的置数端将时间输入，抢答开始时主持人将清零开关置低电平，计数器开始递减计数至00，产生报警，计数器停止工作。计时期间有人抢答，减计数器停止计时，显示器上显示此刻时间
《数字电子技术》课程设计报告
7
3 秒脉冲产生电路设计
为了准确地计时，设计中不能缺少秒脉冲产生电路，即能产生周期为一秒的脉冲的电路。
如图2.3所示为用555设计的秒脉冲产生电路
因为周期为一秒，所以频率是1赫兹。图中电容的充放电时间分别是：
t1=R2×C1×ln2≈0.7R2×C.t2=(R1+R2)×C×ln2≈0.7(R1+R2)C.
所以555的3端输出的频率为：
f=1/(t1+t2)≈1.43/[(2R1+R2)C]
我们采用的电阻和电容值分别是:
R1=15KΩ，R2=64KΩ，C1=10uf,满足上式，即得到的是秒脉冲
4 报警电路设计
报警电路是由555定时器组成的，电路如图2.4所示
图中555定时器用来构成多谐振荡器，震荡频率和秒脉冲产生电路中频率的计算方法相同。3端的输出信号经过三级管驱动扬声器，发出报警信号。当4端的输入信号是高电平时，振荡器工作，有报警信号，4端输入低电平时，振荡器不工作，没有报警信号。也就是说需要报警时只需控制输入端就可以了
8
5 时序控制电路设计
控制电路包括控制扬声器发声时间的部分电路和将以上各个部分电路连接起来的电路
因为扬声器的发声时间要控制在0.5秒，所以要控制报警电路的输入脉冲的脉宽，也就是脉冲周期。可以选用不可重复触发单稳态触发器74LS121，它的功能表如表5所示。
表5 74121的功能表
由功能表可知，当三个输入端的状态不变时输出是低电平，低电平接至报警电路的输入端是不会有报警信号的，只有当输入端有上升延或是下降延（具体如表）时，输出端才会有单次脉冲，将高电平接至报警电路时就会产生报警信号了。
这部分控制电路的电路图如图5所示:
四 系统总体硬件连接
附1 《数字电子技术》课程设计报告
9 五 设计总结
这一课程设计使我们将课堂上的理论知识有了进步的了解，并增强了对数字电子技术这门课程的兴趣。了解了更多电子元件的工作原理，如：74LS121、74LS48、74ls192等。但同时也暴露出我在知识上掌握不足等缺点
过程中遇到了一些问题，使得我得查找相关资料，从而增长知识的同时增强解决问题和动手的能力，锻炼我做事细心、用心、耐心的能耐。
六 参考文献
1. 康华光 编<>,北京 高等教育出版社,2000年6月版.
2. 李海 编<<74系列芯片手册>> ,重庆 重庆大学出版社 1999年9月版.
3. 欧阳星明 编<>，武汉 华中科技大学出版社，2002年5月版
4. [4]辽宁工程技术大学电工与电子技术实验中心组编，马玉芳、朴忠学、张国军主编：《 电子技术实验指导书 》 ， 2010.
七 附1：系统硬件连接图
八 附2：元器件清单
序号 器件名称 数量 备注
1 74LS373 1 D触发器
2 74LS192 1 同步减法计数器
3 555定时器 1 连接成多谐振荡与秒时钟脉冲
4 74LS21 1 四脚与门
5 74LS11 1 三脚门
6 74LS48 2 译码器
7 74LS121 1 单稳态振荡器
8 开关按纽S 8
