第五章
数字集成电路中的基本模块
§5.1 组合逻辑电路
—多路器和逆多路器
—编码器和译码器
—全加器
—对于组合逻辑电路，若电路有m个输入
x1,x2,……,xm，产生n个输出信号
y1,y2,
……,yn，则输出与输入之间的关系可
以表示为：Y=F(X)
组合逻辑电路X1X2XmY1Y2
Yn……组合逻辑电路单元设计的基本过程是
1.列出真值表
2.逻辑表达式
3.适当的结构形式
4.逻辑图和电路图
5.每个器件的参数
6.验证功能和性能
结论：不一定要得到最简的逻辑表达式！竞争冒险的发生增加冗余项
一、多路器和逆多路器
—多路器（MUltipleXer，MUX）：通过控制
信号从多个数据来源中选择一个传送出去。
—逆多路器（DEMUltipleXer，DEMUX）：
根据控制信号把一个数据送到多个输出端
中的某一个。
Y=C0D0+C1D1+C2D2+C3D3
用S1，S0的四种组合作控制信号
013012011010
SSCSSCSSCSSC
====0 ,13
0=∑=∑≠=jijiiiCCCCi为控制信号，必须满足约束条件：
301201101001DSSDSSDSSDSSY+++=
D311D201D110D000YS0S1
四选一多路器真值表四选一多路选择器实现方案之一
YD0
D
D
D1
2
3S0S1S1S0
v用反相器做输出级，利于提高输出驱动能力
v第一级与或非门的扇入太大，将严重影响电路性能301201101001DSSDSSDSSDSSY+++=四选一多路选择器实现方案之二
变换逻辑表达式为：
1302011000301201101001)()(SDSDSSDSDSDSSDSSDSSDSSY
⋅++⋅+=+++=
YSS
SS00DD
DD0
v优点：由于减少了与或非门的输入端数，使线路得到简化，有利于减小面积。v缺点：用与或非门做输出级，不利于提高输出驱动能力。四选一多路选择器实现方案之三
——传输门实现
—用CMOS代替NMOS：避免电平损失；
—将该电路的I/O颠倒使用，功能就是逆多路器
【精品】数字集成电路--电路、系统与设计(第二版)课后练习题 第六章
CMOS组合逻辑门的设计
第六章 CMOS组合逻辑门的设计
1. 为什么CMOS电路逻辑门的输入端和输出端都要连接到电源电压？
CMOS电路采用了MOSFET（金属氧化物半导体场效应管）作为开关元件，其中N沟道MOSFET（NMOS）和P沟道MOSFET（PMOS）分别用于实现逻辑门的输入和输出。NMOS和PMOS都需要连接到电源电压，以使其能够正常工作。输入端连接到电源电压可以确保信号在逻辑门中正常传递，输出端连接到电源电压可以确保输出信号的正确性和稳定性。
2. 为什么在CMOS逻辑门中要使用两个互补的MOSFET？
CMOS逻辑门中使用两个互补的MOSFET是为了实现高度抗干扰的逻辑功能。其中，NMOS和PMOS分别用于实现逻辑门的输入和输出。NMOS和PMOS的工作原理互补，即当NMOS导通时，PMOS截止，当PMOS导通时，NMOS截止。这样的设计可以在逻辑门的输出上提供高电平和低电平的稳定性，从而提高逻辑门的抗干扰能力。
3. CMOS逻辑门的输入电压范围是多少？
CMOS逻辑门的输入电压范围通常是在0V至电源电压之间，即在低电平和高电平之间。在CMOS逻辑门中，低电平通常定义为输入电压小于0.3Vdd（电源电压的30%），而高电平通常定义为输入电压大于0.7Vdd（电源电压的70%）。
4. 如何设计一个基本的CMOS逻辑门？
一个基本的CMOS逻辑门可以由一个NMOS和一个PMOS组成。其中，NMOS的源极连接到地，栅极连接到逻辑门的输入，漏极连接到PMOS的漏极；PMOS的源极连接到电源电压，栅极连接到逻辑门的输入，漏极连接到输出。这样的设计可以实现逻辑门的基本功能。
5. 如何提高CMOS逻辑门的速度？
可以采取以下方法来提高CMOS逻辑门的速度：
• 减小晶体管的尺寸：缩小晶体管的尺寸可以减小晶体管的电容和电阻，从而提高逻辑门的响应速度。
1 一、各章的重点、难点和教学要求
（这里所的难点内容中的难点，不包括非重点内容中的难点。）
第一章 逻辑代数基础
逻辑代数是本书中分析和和设计数字逻辑电路时使用的主要数学工具，所以把它安排在第一章。本章重点内容有：
1、逻辑代数的基本公式和常用公式：
2、逻辑代数的基本定理；
3、逻辑函数的各种表示方法及相互转换；
4、逻辑函数的化简方法；
5、约束项、任意项、无关项的概念以及无关项在化简逻辑函数中的应用。
“最小项”和“任何一个逻辑函数式都可以化为最小项之和形式”是两个非常重要的概念，在逻辑函数的化简和变换中经常用到。而“最大项”用得很少，不是本章的重点内容。
第一章里没有太难掌握的内容。稍微难理解一点的是约束项、任意项、无关项这几个概念。建议讲授过程中多举几个例子，这样可加深对这几个概念的理解。
第二章 门电路
虽然这章讨论的只是门电路铁外特性，但无论集成电路内部电路多么复杂，只要它们和这一章所讲的门电路具有相同的输入、输出电路结构，则这里对输入、输出特性的分析对它们也同样适同。因此，这一章是全书对电路进行分析的基础。
本章的重点内容包括以下三个方面：
1、半导体二极管三极管（包括双极型和MOS型）开关装态下的等效电路和外特性；
2、TTL电路的外特性及其应用；
3、CMOS电路的外特性及应用。
为了正确理解和运用这些外特性，需要了解TTL电路和CMOS电路的输入电路和输出电路结构及它们的工作原理。内部的电路结构不是重点内容。鉴于CMOS电路在数字集成电路中所占的比重已远远超过了TTL电路，建议在讲授时适当加大C MOS电路的比重，并相应压缩TTL电路的内容。
其他类型的双极型数字集成电路属于扩展知识面的内容。第2.8节两种集成电路的接口问题可以作为学生自学时的阅读材料。
TTL电路的外特性是本章的一个难点，同时也是一个重点。尤其是输入端采用多发射极三极管结构时，对输入特性的全面分析比较复杂。从实用的 2 角度出发，只要弄清输入为高/低时输入电流的实际方向和数值的近似计算就可以了。
综合
可以相互转化
加了功耗信息 Digital IC：数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统
第一章 引论
1、数字IC芯片制造步骤
设计：前端设计（行为设计、体系结构设计、结构设计）、后端设计（逻辑设计、电路设计、版图设计）
制版：根据版图制作加工用的光刻版
制造：划片：将圆片切割成一个一个的管芯（划片槽）
封装：用金丝把管芯的压焊块（pad）与管壳的引脚相连
测试：测试芯片的工作情况
2、数字IC的设计方法
分层设计思想： 每个层次都由下一个层次的若干个模块组成， 自顶向下 每个层次、每个模块分别进行建模与验证
SoC设计方法：IP模块（硬核（Hardcore)、软核（Softcore)、固核（Firmcore））与设计复用 Foundry（代工）、Fabless（芯片设计）、Chipless（IP设计）“三足鼎立”——SoC发展的模式
3、 数字IC的质量评价标准（重点：成本、延时、功耗，还有能量啦可靠性啦驱动能力啦之类的）
NRE (Non-Recurrent Engineering) 成本
设计时间和投入，掩膜生产，样品生产
一次性成本
Recurrent 成本
工艺制造（silicon processing），封装（packaging），测试（test）
正比于产量
一阶RC网路传播延时：正比于此电路下拉电阻和负载电容所形成的时间常数
功耗：emmmm自己算
4、EDA设计流程
IP设计 系统设计（SystemC） 模块设计（verilog）
版图设计(.ICC) 电路级设计（.v 基本不可读）
综合过程中用到的文件类型(都是synopsys版权)：
.db（不可读） .lib（可读）
.sdb .slib
