微电子工艺考试(开卷)试题及答案

同时，通过减小源漏区的结深，抑制短沟效应。

(√)10、CMOS中，阱可为单阱(single well)、双阱(twin well)或是倒退阱(retrograde well)。

单阱工艺有一些缺点，如要达到2～3μm的深度，需要超过1050ºC的高温及长达8h的扩散时间。

这种工艺中，表面掺杂浓度最高，掺杂浓度随着深度递减。

为了降低工艺温度和时间，可利用高能离子注入将离子直接注入到想要的深度而不需通过表面扩散。

深度由离子注入的能量来决定，因此可用不同的注入能量来设计不同深度的阱。

阱中的杂质浓度峰值位于硅衬底表面，因而被称为倒退阱。

(×)二、在给出的选项中选择一个正确的序号填在题后括号中。

(每小题2分，共20分)1、德州仪器公司的科学家被视为微电子时代的先行者之一。

他发明了第一块单片集成电路，为半导体器件的微型化和集成化奠定了基础，目前这个趋势仍然在继续。

因在发明集成电路方面所取得的成就，他于2000年获得诺贝尔物理奖。

(D)A. Gordon MooreB. Robert NoyceC. William ShockleyD. Clair Kilby2、热氧化制备SiO2层时，在氧化气氛中加入氯可以使SiO2的质量得到很大改善，并可以增大氧化速率。

氯的作用主要有以下方面：钝化可动离子，特别是钠离子；增加硅中少数载流子的寿命；减少中的缺陷，提高了抗击穿能力；降低界面态密度和固定电荷密度；。

(D)A. 减少界面陷阱电荷B. 减少氧化层固定电荷C. 减少热载流子效应D. 减少硅中的堆积层错3、传统的隔离工艺有一些缺点，使得其不适合于深亚微米(小于0.25μm)工艺。

硅的高温氧化与长氧化时间造成用于沟道阻断的注入离子(对n沟道MOSFET而言，通常为硼)侵入有源区域并导致阈值电压V T偏移。

因此，横向氧化会导致有源区域的面积减小。

此外，在亚微米隔离间隔中，场氧化层的厚度明显小于生长在宽间隔中的场氧化层。

………密………封………线………以………内………答………题………无………效……电子科技大学2010-2011学年第2 学期期末考试 A 卷课程名称：微电子工艺考试形式：开卷考试日期：20 年月日考试时长：120分钟课程成绩构成：平时10 %，期中0 %，实验0 %，期末90 %本试卷试题由三部分构成，共 4 页。

一、简答题（共72分，共12题，每题6 分）1、名词解释：摩尔定律、特征尺寸、CMP、SOI、RTA、CVD。

答：Moore law：芯片上所集成的晶体管的数目，每隔18个月翻一番。

（1分）特征尺寸：集成电路中半导体器件能够加工的最小尺寸。

（1分）CMP：化学机械平坦化。

（1分）SOI：绝缘体上硅。

（1分）RTA：快速热退火。

（1分）CVD：化学气相淀积。

（1分）2、刻蚀的目的是什么？何谓无图形刻蚀，举出无图形刻蚀的工艺实例？答：刻蚀的目的：在涂胶的硅片上正确地复制掩膜图形。

（1分）无图形刻蚀是指：不需要光刻版的刻蚀工艺，如：反刻和剥离工艺。

（1分）工艺实例：栅极两侧的sidewall氧化层的形成（2分）；金属硅化物形成后的Ti金属的去处。

（2分）3、MOS器件和双极型器件制造过程中常使用什么晶面方向的硅片，为什么？答：MOS器件：<100> ；（1分）Si/SiO2界面态密度低；（2分）双极器件：<111>；（1分）原子密度大，生长速度快，成本低。

（2分）………密………封………线………以………内………答………题………无………效……4、在集成电路制造工艺中，为什么采用轻掺杂漏（LDD）注入工艺？LDD注入工艺是如何减少结和沟道区间的电场，从而防止热载流子的产生？答：在集成电路制造工艺中，轻掺杂漏（LDD）注入工艺的目的是：减小源漏间电荷穿通的可能性，从而降低沟道漏电流。

（1分）如果没有LDD形成，在晶体管正常工作时会在结和沟道区之间形成高电场，电子在从源区向漏区移动的过程中，将受此电场加速成高能电子，它碰撞产生电子空穴对，热电子从电场获得能量，造成电性能上的问题，如被栅氧化层陷阱俘获，影响器件阈值电压控制。

一、填空与选择题（每空1.5分，共60分）1．结晶的SiO2是Si-O四面体结构，而无定形SiO2不是Si-O四面体结构，因而密度小。

（）对/错2．杂质在硅晶体中的扩散机构主要有和两种。

3．二氧化硅薄膜在半导体器件生产上的应用有：（）①对杂质的掩蔽作用②对器件表面的保护和钝化作用③用于器件的电绝缘和电隔离④作为电容器的介质材料⑤作为MOS场效应晶体管的绝缘栅材料A．①② B.①②③ C.①②④⑤ D.①②③④⑤4．扩散系数与下列哪些因素一定成增函数关系（）①杂质的浓度梯度②温度③扩散过程的激活能④杂质的迁移率A.①②B.②③C.②④D.①④5．硅平面制造工艺的硼、磷扩散都属于_____ 。

A.替位式扩散B.间隙式扩散6．下面选项属于主扩散（再分布）的作用有（）。

①调节表面浓度②控制进入硅表面内部的杂质总量③控制结深A.①B.② C .③ D.①③7.结深表达式可统一写成：，对于有限表面源扩散，A=（）a．b．8.扩散多在_ _ （高/低）温下进行, 恒定表面源扩散的杂质分布服从______ _ 分布，有限表面源扩散的杂质分布服从____ _分布。

9. 结深的测量方法有_____ 法、磨槽法、光干涉法。

10．离子注入掺杂纯度高，是因为（）。

A.杂质源的纯度高B.注入离子是通过质量分析器选出来的11．LSS理论认为，注入离子在靶内的能量损失分为两个彼此独立的过程：①，②。

12.减弱或消除沟道现象的措施有：（）1.入射方向偏离沟道轴向2. 入射方向平行沟道轴向3.样品表面淀积一层二氧化硅4. 样品表面淀积一层氮化硅A．1,3 B. 2,3 C. 1,3,4 D. 2,3,413.真空蒸发就是利用蒸发材料在高温时所具有的进行薄膜制备。

14．溅射法制备薄膜的温度比真空蒸发低。

（）对/错15．边界层（附面层）厚度δ（x）定义为从速度为零的硅片表面到气流速度为时的区域厚度。

16．BPSG是通过在中掺杂和形成的。

1.1.保护器件避免划伤和沾污2.限制带电载流子场区隔离（表面钝化）3.栅氧或存储单元结构中的介质材料4.掺杂中的注入掩蔽5.金属导电层间的电介质6.减少表面悬挂键2.化学反应：Si+2H2O->SiO2+2H2水汽氧化与干氧氧化相比速度更快，因为水蒸气比氧气在二氧化硅中扩散更快、溶解度更高3.、1.干氧：Si＋O2 SiO2氧化速度慢，氧化层干燥、致密，均匀性、重复性好，与光刻胶的粘附性好2、水汽氧化：Si+H2O SiO2（固）+H2(气)氧化速度快，氧化层疏松，均匀性差，与光刻胶的粘附性差3、湿氧：氧气携带水汽，故既有Si与氧气反应，又有与水汽反应氧化速度、氧化质量介于以上两种方法之间4.掺杂物、晶体晶向、压力、温度、水蒸气5.界面陷阱电荷、可移动氧化物电荷6.工艺腔、硅片传输系统、气体分配系统、尾气系统、温控系统4.工艺腔是对硅片加热的场所，由垂直的石英罩钟、多区加热电阻丝和加热管套组成硅片传输系统在工艺腔中装卸硅片，自动机械在片架台、炉台、装片台、冷却台之间移动气体分配系统通过将正确的气体通到炉管中来维持炉中气氛控制系统控制炉子所有操作，如工艺时间和温度控制、工艺步骤的顺序、气体种类、气流速率、升降温速率、装卸硅片...1.(1)薄膜：指某一维尺寸远小于另外两维上的尺寸的固体物质。

. （2）.好的台阶覆盖能力 ..高的深宽比填隙能力(>3:1)厚度均匀(避免针孔、缺陷） ..高纯度和高密度 ..受控的化学剂量..结构完整和低应力（导致衬底变形,..好的粘附性避免分层、开裂致漏电）2.（1）晶核形成分离的小膜层形成于衬底表面，是薄膜进一步生长的基础。

（2）凝聚成束形成(Si)岛，且岛不断长大（3）连续成膜岛束汇合并形成固态的连续的薄膜淀积的薄膜可以是单晶（如外延层）、多晶（多晶硅栅）和无定形（隔离介质，金属膜）的3.答：..多层金属化：用来连接硅片上高密度器件的金属层和绝缘层 ..关键层：线条宽度被刻蚀为器件特征尺寸的金属层。

微电子工艺2022试卷--张建国-答案学院姓名学号任课老师考场教室__________选课号/座位号………密………封………线………以………内………答………题………无………效……电子科技大学2022-2022学年第二学期期末考试B卷课程名称：微电子工艺考试形式：开卷考试日期：20年月日考试时长：120分钟课程成绩构成：平时10%，期中%，实验%，期末90%本试卷试题由三部分构成，共4页。

题号得分得分一、简答题（共72分，共12题，每题6分）1、名词解释：集成电路、芯片的关键尺寸以及摩尔定律集成电路：多个电子元件，如电阻、电容、二极管和三极管等集成在基片上形成的具有确定芯片功能的电路。

关键尺寸：硅片上的最小特征尺寸摩尔定律：每隔12个月到18个月，芯片上集成的晶体管数目增加一倍，性能增加一倍2、MOS器件中使用什么晶面方向的硅片，双极型器件呢？请分别给出原因。

MOS：<100>Si/SiO2界面态密度低；双极：<111>生长快，成本低3、倒掺杂工艺中，为形成p阱和n阱一般分别注入什么离子？为什么一般形成P阱所需的离子注入能量远小于形成n阱所需的离子注入能量？PMOS管一般做在p阱还是n阱中？P阱：注B；N阱：注P。

B离子远比P离子要轻，所以同样注入深度，注P所需能量低PMOS管做在n阱中4、解释质量输运限制CVD工艺和反应速度限制CVD工艺的区别，哪种工艺依赖于温度，为什么LPCVD淀积的薄膜比APCVD淀积的薄膜更均匀？质量输运限制CVD：反应速率不能超过传输到硅片表面的反应气体的传输速率。

反应速度限制CVD：淀积速度受到硅片表面反应速度的限制，依赖于温度。

LPCVD工作于低压下，反应气体分子具有更大的平均自由程，反应器内的气流条件不重要，只要控制好温度就可以大面积均匀成膜。

一二三四五六七八九十合计第1页共6页学院姓名学号任课老师考场教室__________选课号/座位号………密………封………线………以………内………答………题………无………效……5、解释为什么目前CMOS工艺中常采用多晶硅栅工艺，而不采用铝栅工艺？多晶硅栅工艺优点：1、通过掺杂得到特定电阻2、和二氧化硅更优良的界面特性3、后续高温工艺兼容性4、更高的可靠性5、在陡峭的结构上的淀积均匀性6、能实现自对准工艺6、现在制约芯片运算速度的主要因素在于RC延迟，如何减少RC延迟？办法：1、采用电导率更高的互连金属，如Cu取代Al2、采用低K质介质取代SiO2作为层间介质7、列出引入铜金属化的五大优点，并说明铜金属化面临的三大问题，如何解决这些问题？优点：1、电阻率减少，RC延迟减少2、减少功耗3、更高的集成密度4、良好的抗电迁移特性5、更少的工艺步骤问题：1、铜的高扩散系数，有可能进入有源区产生漏电2、不能采用干法刻蚀3、低温下很快氧化办法：采用大马士革工艺、增加铜阻挡层金属8、解释什么是硅栅自对准工艺，怎么实现以及有何优势。

华中科技大学光学与电子信息学院考试试卷(A卷)2014～2015学年度第一学期课程名称：微电子工艺学考试年级：2012级考试时间：2015 年1 月28 日考试方式：开卷学生姓名学号专业班级一、判断下列说法的正误，正确的在后面括号中划“√”，错误的在后面括号中划“×”(本大题共10小题，每小题2分，共20分)1、随着器件特征尺寸不断缩小、电路性能不断完善、集成度不断提高，互连线所占面积已成为决定芯片面积的主要因素，互连线导致的延迟已可与器件门延迟相比较，单层金属互连逐渐被多层金属互连取代。

(√)2、采用区熔法进行硅单晶生长时，利用分凝现象将物料局部熔化形成狭窄的熔区，并令其沿锭长从一端缓慢地移动到另一端，重复多次使杂质被集中在尾部或头部，使中部材料被提纯。

区熔法一次提纯的效果比直拉法好，可以制备更高纯度的单晶。

(×)3、缺陷的存在对微电子器件利弊各半：在有源区不希望有二维和三维缺陷，而在非有源区的缺陷能够吸引杂质聚集，使邻近有源区内杂质减少，是有好处的。

(√)4、光刻胶的灵敏度是指完成曝光所需最小曝光剂量(mJ/cm2)，由曝光效率决定(通常负胶比正胶有更高曝光效率) 。

灵敏度大的光刻胶曝光时间较短，但曝光效果较差。

(×)5、无论对于PMOS还是NMOS器件，要得到良好受控的阈值电压，需要控制氧化层厚度、沟道掺杂浓度、金属半导体功函数以及氧化层电荷。

(√)6、半导体掺杂中掺入的杂质必须是电活性的，能提供所需的载流子，使许多微结构和器件得以实现。

掺杂的最高极限由杂质固溶度决定，最低极限由硅晶格生长的杂质决定。

(√)7、离子注入过程是一个平衡过程，带有一定能量的入射离子在靶材内同靶原子核及其核外电子碰撞，逐步损失能量，最后停下来。

(×)8、溅射仅是离子对物体表面轰击时可能发生的四种物理过程之一，其中每种物理过程发生的几率取决于入射离子的剂量。

(√)9、等离子体刻蚀的优点是刻蚀速率较高、刻蚀选择性较好和刻蚀损伤较低，缺点是存在各向异性倾向。

华中科技大学2011—2012学年第二学期 电子科学与技术专业《微电子工艺学》试卷A(开卷)一、判断下列说法的正误,正确的在后面括号中划“√”,错误的在后面括号中划“×”(本大题共10小题,每小题1分,共10分)1、单晶生长实际上就是液固两相的转化,实现条件就是在两相界面附近存在浓度梯度。

( × )2、如果光刻胶的CMTF 小于实际光刻图形的MTF,则光刻图形上的最小尺寸线条可能被分辨。

反之,不能被分辨。

(√ )3、热氧化过程中,硅内靠近Si-SiO 2 界面的杂质将在界面两边的硅与二氧化硅中形成再分布。

对于k <1、二氧化硅中的慢扩散杂质,再分布之后靠近界面处二氧化硅中的杂质浓度比硅中高,硅表面附近浓度下降。

( √ )4、研究表明,杂质在半导体晶体中的扩散虽然比较复杂,但可以归纳为几种典型的形式,如填隙式与替位式扩散,其中替位式扩散的速度较快。

( × )5、离子注入掺杂时,降低离子能量就是形成浅结的重要方法。

但在低能情况下,沟道效应很明显,可能使结深增加一倍,且离子束稳定性降低。

( √ )6、氮化硅(Si 3N 4)薄膜介电常数约 6~9,不能作为层间绝缘层,否则将造成较大寄生电容,降低电路速度。

但它对杂质扩散有极强掩蔽能力,可以作为器件最终钝化层与机械保护层以及硅选择性氧化的掩模。

( √ )7、自掺杂效应就是气相外延过程中的无意识掺杂效应,采取适当措施可以完全避免,例如降低由衬底蒸发的杂质量以及避免使蒸发出的杂质重新进入外延层。

( × )8、溅射仅就是离子对物体表面轰击时可能发生的四种物理过程之一,其中每种物理过程发生的几率取决于入射离子的剂量。

( × )9、等离子体刻蚀与溅射刻蚀并无明显界限,化学反应与物理作用都可能发生,具体刻蚀模式取决于系统压力、温度、气流、功率及相关可控参数。

( √ )10、MOS 器件之间就是自隔离的(self-isolated),可大大提高集成度。

微电子工艺作业参考答案(第1（第10次)）-微电子工艺操作参考答案第一次操作(全体参与)1，微电子在人类社会中的作用简述a:自20世纪40年代晶体管诞生以来，微电子技术发展极为迅速，现已进入大规模集成电路和系统集成时代，成为整个信息时代的标志和基础。

毫不夸张地说，如果没有微电子技术，今天就不会有信息社会。

纵观人类社会发展的文明史，生产方式的所有重大变化都是由新的科学发明引起的。

科学技术作为第一生产力，推动着社会的发展。

1774年，英国格拉斯哥大学的修理工瓦特发明了蒸汽机，这引发了第一次工业革命，产生了现代纺织和机械制造业，把人类带入了一个机器被用来扩展和发展人类体力劳动的时代。

1866年，德国科学家西门子发明了发电机，引发了以电气化工业为代表的第二次技术革命。

目前，我们正在经历一场新的技术革命。

虽然第三次技术革命包括新材料、新能源、生物工程、海洋工程、航天工程和电子信息技术等。

，以微电子学为核心的电子信息技术仍然是影响最大、渗透力最强和最具代表性的新技术革命。

信息是客观事物状态和运动特征的共同表现，是仅次于物质和能量的第三大资源，是人类物质文明和精神文明赖以发展的三大支柱之一。

当前，世界正处于一场跨越时空的新信息技术革命之中。

它将对社会经济、政治和文化产生比人类历史上任何其他技术革命更大的影响。

它将改变我们人类生产、生活、工作和治理国家的方式。

实现社会信息化的关键是各种计算机和通信设备，但其基础是半导体和微电子技术。

1946年，世界上第一台电子计算机ENIAC诞生于宾夕法尼亚大学摩尔学院，运行速度仅为每秒5000次，存储容量仅为1000位，平均稳定运行时间仅为7分钟。

当时，专家认为世界上只有四个ENIAC单元就足够了。

然而，仅仅半个多世纪后，现在世界上有数亿台计算机。

微电子学是这一巨大变化的技术基础。

现在，电子信息产业已经成为世界上最大的产业毫无疑问，21世纪将是信息化的世纪。

微电子产业在国民经济中的战略地位首先体现在现代食物链的关系上。

《微电子工艺》考试(开卷)1、简述三维集成技术的优、缺点，及其应用领域？(15 ')1)优：互联线更短、低功耗、速度高、所占平面面积小、引脚少2)缺：制造工艺复杂、成本高、不易散热3)应用：成像传感器、存储器、处理器2、简述BOSCI刻蚀工艺原理？(15 ')BOSCH刻蚀为时分复用刻蚀。

1)各自同性刻蚀， SF6 等离子体现各项同性刻蚀，刻蚀循环7-16s；2)保护：C4F8生成类似Teflen的氟碳化合物高分子膜(-CF2-) n保护循环5-15s；3)刻蚀温度：液氮冷却 40 C；4)电感耦合等离子： ICP 产生等离子体，平板电极加速离子；5)气体切换系统；6)刻蚀掩膜；7)侧壁；8)刻蚀速率。

3、简述光刻的主要工艺步骤，并配图说明？(15' )1)涂光刻胶2)对准与曝光3)显影4)刻蚀5)去除光刻胶4、简述常压CVD工艺在Si表面淀积SiO2膜时，与热氧化工艺的不同之处是？(15 ' )1)CVD法SiO2膜中的硅来自外加的反应气体，而热氧化法SiO2膜中的硅来自硅衬底本身，氧化过程中需消耗掉一部分衬底中的硅；2)CVD法德反应发生在 SiO2膜表面，膜厚与时间始终成线性关系。

而在热氧化法中，一旦SiO2膜形成后，反应剂必须穿过 SiO2膜，反应发生在 SiO2/Si界面上；3)CVD 法温度较低，但膜质量较差，通常需经增密处理，而热氧化法湿度高，SiO 结构致密，掩膜性能良好。

5、参考PMO晶体管的制造工艺流程，绘制NMOS!体管的制造工艺流程，并给予简要说明。

(30 ' )NMOS晶休管的工艺流程概介■:- StepO: _块卩型琏NMOS晶体管的工艺槪概介-"Stepl: (layering)生长一层厚二氧化硅(5000A),作为掺杂阻拦层，也叫场氧.NMOS晶体管的工艺勰概介△2& (patterning)涂•發.NMOS晶休管的工艺般概介。

CRYSTAL GROWTH AND EXPITAXY1．画出一50cm 长的单晶硅锭距离籽晶10cm 、20cm 、30cm 、40cm 、45cm 时砷的掺杂分布。

（单晶硅锭从融体中拉出时，初始的掺杂浓度为1017cm -3） 2．硅的晶格常数为?．假设为一硬球模型： (a)计算硅原子的半径。

(b)确定硅原子的浓度为多少(单位为cm -3)(c)利用阿伏伽德罗(Avogadro)常数求出硅的密度。

3．假设有一l0kg 的纯硅融体，当硼掺杂的单晶硅锭生长到一半时，希望得到 Ω·cm 的电阻率，则需要加总量是多少的硼去掺杂4．一直径200mm 、厚1mm 的硅晶片，含有的硼均匀分布在替代位置上，求： (a)硼的浓度为多少(b)硼原子间的平均距离。

5．用于柴可拉斯基法的籽晶，通常先拉成一小直径的狭窄颈以作为无位错生长的开始。

如果硅的临界屈服强度为2×106g/cm2，试计算此籽晶可以支撑的200mm 直径单晶硅锭的最大长度。

6．在利用柴可拉斯基法所生长的晶体中掺入硼原子，为何在尾端的硼原子浓度会比籽晶端的浓度高7．为何晶片中心的杂质浓度会比晶片周围的大8．对柴可拉斯基技术，在k 0=时，画出C s /C 0值的曲线。

9．利用悬浮区熔工艺来提纯一含有镓且浓度为5×1016cm -3的单晶硅锭。

一次悬浮区熔通过，熔融带长度为2cm ，则在离多远处镓的浓度会低于5×1015cm -3 10．从式L kx s e k C C /0)1(1/---=，假设k e =，求在x/L=1和2时，C s /C 0的值。

11．如果用如右图所示的硅材料制造p +-n 突变结二极管，试求用传统的方法掺杂和用中子辐照硅的击穿电压改变的百分比。

12．由图，若C m =20％，在T b 时，还剩下多少比例的液体13．用图解释为何砷化镓液体总会变成含镓比较多14．空隙n s 的平衡浓度为Nexp[-E s /(kT)]，N 为半导体原子的浓度，而E s 为形成能量。

微电⼦⼯艺原理试题微电⼦⼯艺原理⼀、单项选择1.The most common reticle reduction ratio used with step-and-scan exposure tools is（）a.1:1 and 4:1b. 1:1 and 5:1c.4:1 and 5:1d.4:12. Which of the following processes are performed in the diffusion area? Circle all that apply. （）a. wafer cleansb.high temperature processingc.metallizationd.polishinge.photoresist stripping3.What are the three production areas where photoresist-coated wafers can be found? （）a.diffusionb.photolithographyc.etchd.implante.thin filmsf.polish4. Which of the following is not a common production tool in the thin films area? （）a.plasma resist stripperb.CVD systemsC. PVD systemsd.rapid thermal anneal systeme.sputtering systemf.spin-on-glass dispense system5.What does the term CMP stand for? （）a.chemically modulated photostabilizerb.chemical mechanical propellantc.chemicaly manipulated plasmad. chemical mechanical planarization6.What is another name for CMP? （）a.etchb.implantc.polishd.diffusion7.The term WET stands for（）a.wafer etch technologyb. wet etch for titanium contanctsc. wafer elastomeric treatmentd. wafer electrical test8. The data obtained from wafer test/sort is used to（）a.determine which wafers need to go through WET.b.determine which wafers need to go through backgrind.c.determines the die yield for each wafer.d.calculate cycle time for wafer production.9.The wafer is tested twice in order to determine its product worthiness（）a.once after first metal etch and after the completion of the last wafer process step.b.once before the contanct etch and after the completion of the wafer process flow.c. once after the first ion implant and after the completion of the wafer process flow.d.once at wafer/test sort and after die separation.10.The purpose of the contanct formation process is to （）a.insulate all exposed silicon areas of the wafer.b.form metal contacts on all active areas of the silicon.c.create barriers for charge carriers between transistors.d.form metal contacts on all exposed areas of silicon dioxide.11.What are the reasons for the thermal anneal process after ion implantation? （）a.Annealing ensures that the silicon is ready to bond with the implanted tungsten.b. Annealing the wafer after implant prepares the silicon for the STI etch processc. Anneal drives dopants further into the silicon and recrystalizes the substrate.d. Anneal helps clean off residual oxide from the silicon substrate.12.What is shallow trench isolation (STI)? （）a.STI utilizes an older selective oxidation technique to isolate transistors.b. STI forms oxide structures atop the substrate to isolate neighboring transistorsc. STI forms windows in a nitride mask which allow some silicon to be oxidazed.d. STI uses oxide-filled trenches to isolate transistors from each other.⼆、翻译并解释1.active region —有源区有源区：硅⽚上做有源器件的区域。

创作编号：BG7531400019813488897SX 创作者： 别如克*CRYSTAL GROWTH AND EXPITAXY1．画出一50cm 长的单晶硅锭距离籽晶10cm 、20cm 、30cm 、40cm 、45cm 时砷的掺杂分布。

（单晶硅锭从融体中拉出时，初始的掺杂浓度为1017cm -3） 2．硅的晶格常数为5.43Å．假设为一硬球模型： (a)计算硅原子的半径。

(b)确定硅原子的浓度为多少(单位为cm -3)?(c)利用阿伏伽德罗(Avogadro)常数求出硅的密度。

3．假设有一l0kg 的纯硅融体，当硼掺杂的单晶硅锭生长到一半时，希望得到0.01 Ω·cm 的电阻率，则需要加总量是多少的硼去掺杂?4．一直径200mm 、厚1mm 的硅晶片，含有5.41mg 的硼均匀分布在替代位置上，求：(a)硼的浓度为多少?(b)硼原子间的平均距离。

5．用于柴可拉斯基法的籽晶，通常先拉成一小直径(5.5mm)的狭窄颈以作为无位错生长的开始。

如果硅的临界屈服强度为2×106g/cm2，试计算此籽晶可以支撑的200mm 直径单晶硅锭的最大长度。

6．在利用柴可拉斯基法所生长的晶体中掺入硼原子，为何在尾端的硼原子浓度会比籽晶端的浓度高?7．为何晶片中心的杂质浓度会比晶片周围的大?8．对柴可拉斯基技术，在k 0=0.05时，画出C s /C 0值的曲线。

9．利用悬浮区熔工艺来提纯一含有镓且浓度为5×1016cm -3的单晶硅锭。

一次悬浮区熔通过，熔融带长度为2cm ，则在离多远处镓的浓度会低于5×1015cm -3？ 10．从式L kx s e k C C /0)1(1/---=，假设k e =0.3，求在x/L=1和2时，C s /C 0的值。

11．如果用如右图所示的硅材料制造p +-n 突变结二极管，试求用传统的方法掺杂和用中子辐照硅的击穿电压改变的百分比。

一、名词解释1．水汽氧氧化：氧化（氧气）中携带一定量的水气，氧化特性介于干氧和湿氧之间。

2．恒定源扩散：在扩散过程中，硅片表面的杂质浓度N s始终保持不变。

例如，基区、发射区的预淀积，箱法扩散。

3．扩散系数：描述粒子扩散快慢的物理量，是微观扩散的宏观描述。

4．外延：一种在单晶或多晶衬底上生长一层单晶或多晶薄膜的技术。

5．分辨率：光刻时所能得到的光刻图形的最小尺寸，用来表征光刻的精度。

二、简述问答题2.微电子器件对接触和互连有什么要求？获得良好欧姆接触的方法有哪几种？答：对接触和互连有的基本要求有：1）能形成良好的欧姆接触；2）互连材料具有低的电阻率和良好的稳定性；3）可被精细刻蚀；4）易淀积成膜；5）粘附性好；6）强的抗电迁移能力；7)便于键合。

获得良好欧姆接触的方法有：1）高掺杂欧姆接触；2）低势垒欧姆接触；3）高复合欧姆接触。

4.简述电子束曝光的特点答：1）优点：分辨率比光学曝光高；无需光刻板；曝光自动化，加工精度高；在真空中进行；可直接观察曝光的质量。

2)缺点：设备复杂，成本高；产量低；存在邻近效应。

5.X光衍射晶体定向的基本原理是什么？答：1）入射角λ应满足：nλ=2dsinθ；2）晶面密勒指数（hkl）应满足：h2+k2+l2=4n-1(n为奇数)，以及h2+k2+l2=4n(n为偶数)。

一、名词解释1.Moore定律：集成电路的集成度每3年增长4倍；特征尺寸每3年减小平方根2倍。

2. 分辨率:表征光刻精度，即光刻时所能得到的光刻图形的最小尺寸。

3.结深：pn结的几何位置和扩散层表面的距离。

5.欧姆接触:当金属和半导体的接触电阻小到可忽略不计时，称为欧姆接触。

二、选择和填空题1．在温度相同的情况下，制备相同厚度的氧化层，分别用干氧，湿氧和水汽氧化，哪个需要的时间最长？（A）A.干氧B.湿氧C.水汽氧化2．二氧化硅膜能有效的对扩散杂质起掩蔽作用的基本条件有（B）①杂质在硅中的扩散系数大于在二氧化硅中的扩散系数②杂质在硅中的扩散系数小于在二氧化硅中的扩散系数③二氧化硅的厚度大于杂质在二氧化硅中的扩散深度④二氧化硅的厚度小于杂质在二氧化硅中的扩散深度A．②④ B. ①③C①④ D. ②③3．离子注入和热扩散相比，哪个横向效应小（A ）A. 离子注入B. 热扩散4．在LPCVD中由于hG>>kS,质量转移系数远大于表面反应速率常数，所以LPCVD系统中，淀积过程主要是质量转移控制错（对/错）5．预淀积是在较低温度下（和再分布相比），采用恒定（表面）源扩散方式，在硅片表面扩散一层数量一定按余误差（函数）形式分布的6．扩散只用于浅结的制备错(对/错)7．不论正胶或负胶，光刻过程中都包括如下步骤：①涂胶②前烘③曝光④显影⑤坚膜⑥刻蚀⑦去胶。

华中科技大学2011—2012学年第二学期 电子科学与技术专业《微电子工艺学》试卷A(开卷)一、判断下列说法的正误，正确的在后面括号中划“√”，错误的在后面括号中划“×”(本大题共10小题，每小题1分，共10分)1、单晶生长实际上是液固两相的转化，实现条件是在两相界面附近存在浓度梯度。

( × )2、如果光刻胶的CMTF 小于实际光刻图形的MTF ，则光刻图形上的最小尺寸线条可能被分辨。

反之，不能被分辨。

(√ )3、热氧化过程中，硅内靠近Si-SiO 2 界面的杂质将在界面两边的硅和二氧化硅中形成再分布。

对于k <1、二氧化硅中的慢扩散杂质，再分布之后靠近界面处二氧化硅中的杂质浓度比硅中高，硅表面附近浓度下降。

( √ )4、研究表明，杂质在半导体晶体中的扩散虽然比较复杂，但可以归纳为几种典型的形式，如填隙式和替位式扩散，其中替位式扩散的速度较快。

( × )5、离子注入掺杂时，降低离子能量是形成浅结的重要方法。

但在低能情况下，沟道效应很明显，可能使结深增加一倍，且离子束稳定性降低。

( √ )6、氮化硅(Si 3N 4)薄膜介电常数约 6~9，不能作为层间绝缘层，否则将造成较大寄生电容，降低电路速度。

但它对杂质扩散有极强掩蔽能力，可以作为器件最终钝化层和机械保护层以及硅选择性氧化的掩模。

( √ )7、自掺杂效应是气相外延过程中的无意识掺杂效应，采取适当措施可以完全避免，例如降低由衬底蒸发的杂质量以及避免使蒸发出的杂质重新进入外延层。

( × )8、溅射仅是离子对物体表面轰击时可能发生的四种物理过程之一，其中每种物理过程发生的几率取决于入射离子的剂量。

( × )9、等离子体刻蚀与溅射刻蚀并无明显界限，化学反应和物理作用都可能发生，具体刻蚀模式取决于系统压力、温度、气流、功率及相关可控参数。

( √ )10、MOS 器件之间是自隔离的(self-isolated)，可大大提高集成度。

CRYSTAL GROWTH AND EXPITAXY1．画出一50cm 长的单晶硅锭距离籽晶10cm 、20cm 、30cm 、40cm 、45cm 时砷的掺杂分布。

(单晶硅锭从融体中拉出时,初始的掺杂浓度为1017cm —3） 2．硅的晶格常数为5.43Å．假设为一硬球模型： （a ）计算硅原子的半径。

(b ）确定硅原子的浓度为多少（单位为cm —3）?(c ）利用阿伏伽德罗（Avogadro)常数求出硅的密度。

3．假设有一l0kg 的纯硅融体，当硼掺杂的单晶硅锭生长到一半时，希望得到0。

01 Ω·cm 的电阻率，则需要加总量是多少的硼去掺杂？4．一直径200mm 、厚1mm 的硅晶片，含有5。

41mg 的硼均匀分布在替代位置上,求： (a ）硼的浓度为多少？(b ）硼原子间的平均距离。

5．用于柴可拉斯基法的籽晶，通常先拉成一小直径（5。

5mm ）的狭窄颈以作为无位错生长的开始。

如果硅的临界屈服强度为2×106g/cm2，试计算此籽晶可以支撑的200mm 直径单晶硅锭的最大长度。

6．在利用柴可拉斯基法所生长的晶体中掺入硼原子，为何在尾端的硼原子浓度会比籽晶端的浓度高?7．为何晶片中心的杂质浓度会比晶片周围的大？8．对柴可拉斯基技术,在k 0=0。

05时，画出C s /C 0值的曲线。

9．利用悬浮区熔工艺来提纯一含有镓且浓度为5×1016cm —3的单晶硅锭。

一次悬浮区熔通过,熔融带长度为2cm,则在离多远处镓的浓度会低于5×1015cm —3？10．从式L kx s e k C C /0)1(1/---=，假设k e =0。

3，求在x/L=1和2时，C s /C 0的值。

11．如果用如右图所示的硅材料制造p +—n 突变结二极管，试求用传统的方法掺杂和用中子辐照硅的击穿电压改变的百分比。

12．由图10.10,若C m =20％，在T b 时,还剩下多少比例的液体?13．用图10。

文档来源为:从网络收集整理.word 版本可编辑.欢迎下载支持.华中科技大学2010—2011学年第二学期 电子科学与技术专业《微电子工艺学》试卷（A 卷）一、判断下列说法的正误，正确的在后面括号中划“√”，错误的在后面括号中划“×”（本大题共12小题，每小题2分，共24分）1、用来制造MOS 器件最常用的是（100）面的硅片，这是因为（100）面的表面状态更有利于控制MOS 器件开态和关态所要求的阈值电压。

（√）2、在热氧化过程的初始阶段，二氧化硅的生长速率由氧化剂通过二氧化硅层的扩散速率决定，处于线性氧化阶段。

（× ）3、在一个化学气相淀积工艺中，如果淀积速率是反应速率控制的，则为了显著增大淀积速率，应该增大反应气体流量。

（ × ）4、LPCVD 紧随PECVD 的发展而发展。

由660℃降为450℃，采用增强的等离子体，增加淀积能量，即低压和低温。

（×）5、蒸发最大的缺点是不能产生均匀的台阶覆盖，但是可以比较容易的调整淀积合金的组分。

（×）6、化学机械抛光(CMP)带来的一个显著的质量问题是表面微擦痕。

小而难以发现的微擦痕导致淀积的金属中存在隐藏区，可能引起同一层金属之间的断路。

（√）7、曝光波长的缩短可以使光刻分辨率线性提高，但同时会使焦深线性减小。

如果增大投影物镜的数值孔径，那么在提高光刻分辨率的同时，投影物镜的焦深也会急剧减小，因此在分辨率和焦深之间必须折衷。

（ √ ）8、外延生长过程中杂质的对流扩散效应，特别是高浓度一侧向异侧端的扩散，不仅使界面附近浓度分布偏离了理想情况下的突变分布而形成缓变，且只有在离界面稍远处才保持理想状态下的均匀分布，使外延层有效厚度变窄。

（ × ）9、在各向同性刻蚀时，薄膜的厚度应该大致大于或等于所要求分辨率的三分之一。

如果图形所要求的分辨率远小于薄膜厚度，则必须采用各向异性刻蚀。

（ × ）10、热扩散中的横向扩散通常是纵向结深的75%~85%。

微电子工艺原理习题一、填空题1．传统集成电路制造工艺的发展以的出现作为大致的分界线，现代集成电路制造工艺进入超大规模集成电路后又以工艺的作为划分标志。

9．按照功能和用途进行分类，集成电路可以分为数字集成电路和模拟集成电路两类。

2．能提供多余空穴的杂质称为受主杂质，P型半导体中的多子是空穴。

10．能提供多余电子的杂质称为施主杂质，N型半导体中的少子是空穴。

6．目前常用的两种掺杂技术是扩散和离子注入。

3．多晶硅转变成单晶硅的实质是原子按统一规则进行重新排列。

4．单晶硅拉制过程中引晶阶段的温度选择非常重要，温度过高时会造成籽晶会被融化，温度过低时会形成多晶。

12．单晶硅的性能测试涉及到物理性能的测试、电气参数的测试和缺陷检验等多个方面。

注：单晶：由分子、原子或离子按统一规则周期性排列构成的晶体。

多晶：由若干个取向不同的小单晶构成的晶体从多晶硅制备单晶的三个条件：单晶硅的制备方法：直拉法(Czochralski，CZ法)和悬浮区熔法(Float-Zone，FZ) 多晶硅的制备：三氯氢硅还原法直拉硅单晶的工艺步骤：引晶→缩颈（收颈）→放肩→收肩（转肩）→等径生长→收尾。

直拉法拉制较大直径的单晶，但氧碳含量高，悬浮区熔法拉制直径小，但纯度高。

5．SiO2网络中氧的存在有两种形式，其中桥联氧原子浓度越高，网络的强度越强；非桥联氧原子浓度越高，网络的强度越弱。

13．SiO2中掺入杂质的种类对SiO2网络强度的影响表现在：掺入Ⅲ族元素如硼时，网络强度增强；掺入Ⅴ族元素如磷时，网络强度减弱。

注：SiO2网络中的氧：桥联氧：Si-O-Si和非桥联氧：Si-O-7．完整的光刻工艺应包括光刻和刻蚀两部分，随着集成电路生产在微细加工中的进一步细分，后者又可独立成为一个工序。

8．伴随刻蚀工艺实现的图形转换发生在光刻胶层和晶圆层之间。

15．光刻胶又叫光致抗蚀剂，常用的光刻胶分为正胶和负胶两类。

注：光刻胶被曝光的部分由可溶性物质变成了非溶性物质，这种光刻胶类型被称为负胶，这种化学变化称为聚合(polymerization)。