《设计一个四位可逆二进制计数器》的实验报告

计数器实验报告引言：计数器是数字电路中的重要组件，用于计数、计时和测量等应用。

它可以在各种电子设备中起到决策、控制和计算等作用。

本次实验旨在探究计数器的工作原理并验证其功能。

一、实验目的：本次实验旨在研究计数器的工作原理，了解计数器的结构和使用方法，以及探究不同类型计数器的特点和应用。

二、实验器材和原理：1. 实验器材：- 7400系列逻辑门芯片（74LS00、74LS02等）- 74LS163 4位二进制同步计数器芯片- 连线板及连接线- 示波器- 电源2. 实验原理：计数器是由触发器和逻辑门组成的电路，根据输入脉冲的时序和频率来实现计数功能。

常见的计数器有同步计数器和异步计数器。

同步计数器：所有触发器在同一脉冲上同时工作，具有高速、同步性好等特点。

4位同步二进制计数器（74LS163）是本次实验主要研究的对象。

三、实验步骤和结果：1. 连接电路：将四个J-K触发器连接成同步二进制计数器电路。

采用74LS163芯片，选用外部时钟输入。

根据芯片引脚连接示意图连接芯片和示波器。

2. 设置电路状态：给予计数器电路适当的输入电平，根据实验的需求和目的，调整电路状态，例如设置计数范围、初始值等。

3. 测量输出波形：利用示波器观察和记录计数器的输出波形。

分析波形特点，如波形幅值、周期、高低电平时间等。

实验结果表明，计数器能够按照预期的次序进行计数，并在达到最大值后回到初始值重新计数。

输出波形清晰、稳定，符合设计要求。

四、实验讨论：1. 计数器的应用：计数器广泛应用于各种计数、计时和测量场合，例如时钟、频率计、定时器、计数器、计数调制解调器等。

计数器还可用于控制和决策等功能，比如在数字电子秤中用于计算重量。

2. 计数器的类型：除了同步计数器，异步计数器也是常见的计数器类型。

异步计数器与同步计数器相比，其工作原理和时序不同，有着不同的特点和优劣势。

3. 计数器的扩展：计数器可以通过级联扩展实现更大位数的计数。

广东海洋大学学生实验报告书（学生用表）实验名称课程名称 课程号 学院(系)专业 班级 学生姓名 学号 实验地点 实验日期实验4 计数器及其应用一、实验目的1、熟悉中规模集成计数器的逻辑功能及使用方法2、掌握用74LS161构成计数器的方法3、熟悉中规模集成计数器应用二、实验原理计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数．计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。

计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。

还有可预置数和可编程序功能计数器等。

本实验主要研究中规模十进制计数器74LS161的功能及应用。

1、中规模集成计数器74LS161 是四位二进制可预置同步计数器，由于它采用4 个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图1所示：管脚符号说明：电源正端Vcc ，接+5V ；异步置零（复位）端Rd ；时钟脉冲CP ；预置数控制端 A 、B 、C 、D ；数据输出端 QA 、QB 、QC 、QD ；进位输出端 RCO ：使能端EP ，ET ；预置端 LD ；图1 74LS161 管脚图GDOU-B-11-112该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。

各触发器翻转是靠时钟脉冲信号的正跳变上升沿来完成的。

时钟脉冲每正跳变一次，计数器内各触发器就同时翻转一次，74LS161的功能表如表1所示：表1 74LS161 逻辑功能表2、实现任意进制计数器由于74LS161的计数容量为16，即计16个脉冲，发生一次进位，所以可以用它构成16进制以内的各进制计数器，实现的方法有两种：置零法（复位法）和置数法（置位法）。

(1) 用复位法获得任意进制计数器假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。

武汉轻工大学数学与计算机学院《计算机组成原理》实验报告题目：4位二进制计数器实验专业：软件工程班级：130X班学号：XXX姓名：XX指导老师：郭峰林2015年11月3日【实验环境】1. Win 72. QuartusII9.1计算机组成原理教学实验系统一台。

【实验目的】1、熟悉VHDL 语言的编写。

2、验证计数器的计数功能。

【实验要求】本实验要求设计一个4位二进制计数器。

要求在时钟脉冲的作用下，完成计数功能，能在输出端看到0-9，A-F 的数据显示。

（其次要求下载到实验版实现显示）【实验原理】计数器是一种用来实现计数功能的时序部件，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。

计数器由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS 触发器、T 触发器、D 触发器及JK 触发器等。

计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。

计数器按计数进制不同，可分为二进制计数器、十进制计数器、其他进制计数器和可变进制计数器，若按计数单元中各触发器所接收计数脉冲和翻转顺序或计数功能来划分，则有异步计数器和同步计数器两大类，以及加法计数器、减法计数器、加/减计数器等，如按预置和清除方式来分，则有并行预置、直接预置、异步清除和同步清除等差别，按权码来分，则有“8421”码，“5421”码、余“3”码等计数器，按集成度来分，有单、双位计数器等等，其最基本的分类如下：计数器的种类⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎪⎩⎪⎨⎧⎪⎩⎪⎨⎧⎩⎨⎧进制计数器十进制计数器二进制计数器进制可逆计数器减法计数器加法计数器功能异步计数器同步计数器结构N 、、、321 下面对同步二进制加法计数器做一些介绍。

同步计数器中，所有触发器的CP 端是相连的，CP 的每一个触发沿都会使所有的触发器状态更新。

数字电路实验报告数字电路实验报告引言数字电路是现代电子技术中的重要组成部分，它在计算机、通信、嵌入式系统等领域发挥着重要作用。

本次实验旨在通过设计和实现几个基本的数字电路电路，加深对数字电路原理和设计的理解。

一、二进制加法器的设计与实现在数字电路中，二进制加法器是最基本的电路之一。

我们通过实验设计了一个4位二进制加法器，并对其进行了验证。

首先，我们使用逻辑门电路实现了半加器和全加器，并将它们进行了级联。

然后，我们使用逻辑门电路搭建了4位二进制加法器电路，并通过逻辑分析仪验证了其正确性。

二、时序电路的设计与实现时序电路是数字电路中非常重要的一类电路，它涉及到电路中信号的时序关系。

在本次实验中，我们设计了一个简单的时序电路——计数器电路。

我们使用JK触发器和逻辑门电路搭建了一个4位二进制计数器，并通过示波器观察了计数器的输出波形。

实验结果表明，计数器能够按照预期进行计数，并且输出波形稳定。

三、组合逻辑电路的设计与实现组合逻辑电路是由多个逻辑门电路组合而成的电路，它的输出仅仅取决于当前输入信号的状态，而与过去的输入信号状态无关。

在本次实验中，我们设计了一个4位二进制比较器电路。

我们使用逻辑门电路搭建了比较器，并通过逻辑分析仪验证了其正确性。

实验结果表明，比较器能够准确判断两个4位二进制数的大小关系。

四、存储器电路的设计与实现存储器是计算机系统中非常重要的组成部分，它用于存储和读取数据。

在本次实验中，我们设计了一个简单的存储器电路——SR锁存器。

我们使用逻辑门电路搭建了SR锁存器，并通过示波器观察了其输出波形。

实验结果表明，SR锁存器能够正确地存储和读取数据。

五、总结与展望通过本次实验，我们深入学习了数字电路的基本原理和设计方法。

我们了解了二进制加法器、时序电路、组合逻辑电路和存储器电路的设计与实现过程，并通过实验验证了它们的正确性。

通过这些实验，我们对数字电路的工作原理和应用有了更深入的了解。

在未来，我们将进一步学习和探索数字电路的高级应用，为实际工程项目提供更好的支持。

计算机组成原理实验一4位二进制计数器实验姓名：李云弟 学号:1205110115 网工1201【实验环境】1. Windows 2000 或 Windows XP2. QuartusII9.1 sp2、DE2-115计算机组成原理教学实验系统一台，排线若干。

【实验目的】1、熟悉VHDL 语言的编写。

2、验证计数器的计数功能。

【实验要求】本实验要求设计一个4位二进制计数器。

要求在时钟脉冲的作用下，完成计数功能，能在输出端看到0-9，A-F 的数据显示。

（其次要求下载到实验版实现显示）【实验原理】计数器是一种用来实现计数功能的时序部件，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。

计数器由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS 触发器、T 触发器、D 触发器及JK 触发器等。

计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。

计数器按计数进制不同，可分为二进制计数器、十进制计数器、其他进制计数器和可变进制计数器，若按计数单元中各触发器所接收计数脉冲和翻转顺序或计数功能来划分，则有异步计数器和同步计数器两大类，以及加法计数器、减法计数器、加/减计数器等，如按预置和清除方式来分，则有并行预置、直接预置、异步清除和同步清除等差别，按权码来分，则有“8421”码，“5421”码、余“3”码等计数器，按集成度来分，有单、双位计数器等等，其最基本的分类如下：计数器的种类⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎪⎩⎪⎨⎧⎪⎩⎪⎨⎧⎩⎨⎧进制计数器十进制计数器二进制计数器进制可逆计数器减法计数器加法计数器功能异步计数器同步计数器结构N 、、、321 下面对同步二进制加法计数器做一些介绍。

同步计数器中，所有触发器的CP 端是相连的，CP 的每一个触发沿都会使所有的触发器状态更新。

实验三四位二进制计数器计数、译码与显示一、实验目的1 学习并掌握用VHDL语言、语法规则2 掌握VHDL语言进行二进制计数器的设计3 掌握译码显示电路的设计4 掌握顶层文件的设计5 掌握综合性电路的设计、仿真、下载、调试方法。

二实验仪器设备1 PC机一台2 EDA教学实验系统，1套3 CPLD实验装置，1套三实验内容实验内容：(1) 设计7段译码显示电路程序；（参考实验一）(2) 设计四位二进制计数器，进行计数；(3) 进行顶层电路设计；(4) 对计数值，用7段显示器进行显示；(5) 进行电路功能仿真与下载。

四. 实验操作步骤1 开机，进入MAX+PLUSⅡ CPLD开发系统。

2 在主菜单中选NEW，从输入文件类型选择菜单中选文本编辑文件输入方式，进行文本编辑。

对7段译码显示电路、四位二进制计数器、顶层电路分别进行编辑、保存与仿真。

3 打开Assign主菜单，选择计划使用的CPLD芯片。

4 点击编译按钮，对顶层电路进行编译。

5 点击Floorplan Editor子菜单，为设计的电路分配芯片引脚。

6进行芯片下载与硬件测试。

建议输入信号引脚为：时钟信号：73脚或31脚(8K板) 42脚或44脚（10K板）使能信号、复位信号选，第一组DIP开关或第二组DIP开关或第三组DIP开关，相应引脚参考讲义；LED七段（a,b,c,d,e,f,g）输出分配也必须与实验装置的相关端匹配，具体引脚参考实验讲义。

（见表功，如可选引脚13、14、15、16、18、19、20（8K板）或16、17、18、19、21、22、23（10K板））。

设计参考框图如下：五. 实验程序1、四位二进制计数器译码程序library IEEE;use IEEE.std_logic_1164.all;entity sysegd isport (x: in std_logic_vector(3 downto 0);s : out std_logic_vector (6 downto 0));end entity;architecture bin27seg_arch of sysegd isbeginprocess(x)begincase x(3 downto 0) iswhen "0000" => s <= "1111110"; -- 0when "0001" => s <= "0110000"; -- 1when "0010" => s <= "1101101"; -- 2when "0011" => s <= "1111001"; -- 3when "0100" => s <= "0110011"; -- 4when "0101" => s <= "1011011"; -- 5when "0110" => s <= "1011111"; -- 6when "0111" => s <= "1110000"; -- 7when "1000" => s <= "1111111"; -- 8when "1001" => s <= "1111011"; -- 9when "1010" => s <= "1110111"; -- Awhen "1011" => s <= "0011111"; -- bwhen "1100" => s <= "1001110"; -- cwhen "1101" => s <= "0111101"; -- dwhen "1110" => s <= "1001111"; -- Ewhen "1111" => s <= "1000111"; -- Fwhen others => NULL;end case;end process;end architecture;2、四位二进制计数器计数程序library IEEE;use IEEE.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity segd7 isport (clk,en : in std_logic;x : buffer std_logic_vector (3 downto 0)); end entity;architecture one of segd7 isbeginprocess(clk)beginIF (CLK'EVENT AND clk='1') thenif en='1' thenIF (x="1111") THENx<="0000";ELSEx <= x+'1';END IF;end if;end if;end process;end architecture;3、四位二进制计数器顶层文件library ieee;use ieee.std_logic_1164.all;entity segdtop isport(clk,en :in std_logic;s : out std_logic_vector (6 downto 0)); end segdtop;architecture behave of segdtop issignal temp1:std_logic_vector(3 downto 0);component segd7port(clk,en : in std_logic;x : buffer std_logic_vector (3 downto 0)); end component;component sysegdport (x: in std_logic_vector(3 downto 0);s : out std_logic_vector (6 downto 0));end component;beginu0:segd7 port map(clk,en,temp1);u1:sysegd port map(temp1,s);end behave;六. 实验结果图1、四位二进制计数器译码程序图2、四位二进制计数器计数程序图3、四位二进制计数器顶层文件。

74ls192实验报告《74LS192实验报告》实验目的：本实验旨在通过使用74LS192集成电路，设计并实现一个四位二进制同步上升计数器。

通过实验，学生将掌握74LS192集成电路的工作原理和应用方法，以及计数器的设计和实现过程。

实验器材：1. 74LS192集成电路芯片2. 电路连接板3. 电源4. 示波器5. 逻辑分析仪6. 电阻、电容、开关等元器件实验原理：74LS192是一种四位二进制同步上升计数器，能够在上升沿触发时进行计数。

它具有四个并行输入线和两个控制输入线，可以通过这些输入来实现不同的计数模式和功能。

通过适当的连接和控制，可以实现不同的计数器功能，如二进制计数、BCD计数等。

实验步骤：1. 将74LS192芯片插入电路连接板中，并连接上电源和示波器。

2. 根据74LS192的引脚功能和连接方式，设计并连接相应的电路。

3. 调整控制输入线和并行输入线的状态，观察74LS192的计数器功能。

4. 使用逻辑分析仪对74LS192进行进一步的测试和分析。

5. 根据实验结果，编写实验报告并总结实验结果。

实验结果：通过实验，我们成功设计并实现了一个四位二进制同步上升计数器，并通过适当的连接和控制，实现了不同的计数模式和功能。

通过示波器和逻辑分析仪的测试和分析，我们对74LS192的工作原理和性能有了更深入的了解，并掌握了其应用方法和注意事项。

实验总结：本实验通过使用74LS192集成电路，设计并实现了一个四位二进制同步上升计数器，并对其进行了测试和分析。

通过实验，我们对74LS192的工作原理和应用方法有了更深入的了解，为今后的电子技术实验和应用打下了良好的基础。

结语：通过本次实验，我们对74LS192集成电路有了更深入的了解，掌握了其工作原理和应用方法，为今后的电子技术实验和应用提供了宝贵的经验和知识。

希望同学们能够认真学习和掌握相关知识，不断提高自己的实验能力和技术水平。

本科实验报告课程名称：EDA技术与FPGA应用设计实验项目：4位二进制加法计数器实验地点：跨越机房专业班级：学号：学生姓名：指导教师：2012年6 月20 日一、实验目的：1．学习时序电路的VHDL描述方法。

2．掌握时序进程中同步、异步控制信号的设计。

3．熟悉EDA的仿真分析和硬件测试技术。

二、实验原理：设计一个含计数使能、异步复位和并行预置功能的4位加法计数器，RST是异步复位信号，高电平有效；CLK是时钟信号；当使能信号ENA为“1”'时，加法计数，COUT为计数进位输出，OUTY为计数输出。

三、实验内容：1．编写4位二进制加法计数器的VHDL程序。

2．在ispDesignEXPERT System上对编码器进行仿真。

3．将输入引脚连接到拨码开关，时钟输入锁定到相应频率的时钟信号，输出连接到发光二极管，下载后在实验板上验证其功能，记录实验结果。

四、实验程序：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALLUSE IEEE.STD_LOGIC_UNSIGNED.ALLENTITY CNT4B ISPORT(CLK:IN STD_LOGIC；RST:IN STG_LOGIC;ENA:IN STD_LOGIC;OUTY:OUT STD_LODGIC_VECTOR(3 DOWNTO 0);COUT:OUT STD_LOGIC);END CNT4B;ARCHITECTURE BEHAV OF CNT4B ISSIGNAL CQI:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINP_REG: PROCESS(CLK,RST,ENA)BEGINIF RST=’1’THEN CQI<=”0000”;ELSIF CLK’EVENT AND CLK=’1’THENIF ENA= ’1’THEN CQI<=CQI+1;ENG IF;END IF;OUTY <= CQI;END PROCESS P_REG;COUT<= CQI(0) AND CQI(1) AND CQI(2) AND CQI(3); END BEHAV;五、仿真结果：1.时序图：2.功能图：六、心得体会：通过本实验，让我对VHDL编程有了一定的了解和认识，让我初步学习了VHDL的编写及调试过程，实验中有错误产生，但是经过细心的改正，解决了问题，希望下次实验能有更大的提高。

数电实验报告计数器《数电实验报告：计数器》实验目的：本实验旨在通过搭建和测试计数器电路，加深对数电原理的理解，掌握计数器的工作原理和应用。

实验器材：1. 74LS76触发器芯片2. 74LS00与非门芯片3. 74LS08与门芯片4. 电源5. 示波器6. 万用表7. 逻辑开关8. 连接线实验原理：计数器是一种能够对输入的脉冲信号进行计数并输出相应计数结果的电路。

在本实验中，我们将使用74LS76触发器芯片搭建一个4位二进制同步计数器。

该计数器能够对输入的脉冲信号进行计数，并通过LED灯显示计数结果。

实验步骤：1. 根据74LS76触发器芯片的引脚图和真值表，搭建4位二进制同步计数器电路。

2. 将74LS00与非门芯片连接到计数器电路中，用于产生时钟信号。

3. 将74LS08与门芯片连接到计数器电路中，用于控制LED灯的显示。

4. 接通电源，使用逻辑开关产生输入脉冲信号。

5. 使用示波器和万用表对计数器电路的各个部分进行测试和调试。

实验结果：经过调试和测试，我们成功搭建了一个4位二进制同步计数器电路。

当输入脉冲信号时，LED灯能够正确显示计数结果，符合预期。

实验分析：通过本次实验，我们深入理解了计数器的工作原理和应用。

计数器是数字电路中常用的基本模块，广泛应用于各种计数和计时场合。

掌握计数器的原理和搭建方法，对于进一步学习和应用数字电路具有重要意义。

结论：本次实验通过搭建和测试计数器电路，加深了我们对数电原理的理解，掌握了计数器的工作原理和应用。

同时，我们也学会了使用示波器和万用表对数字电路进行测试和调试，为今后的实验和工作打下了坚实的基础。