下载文档原格式
1).8421BCD码对应的十进制数是:（*知识点：BCD码）(A)2356 (B)934 (C)4712 (D)23552).n个变量可组成多少个最小项（*知识点：最小项）(A)n (B)2n (C)2n (D)2n-13)已知函数F的卡诺图如图1-1, 试求其最简与或表达式（*知识点：卡诺图化简）4)如果在时钟脉冲CP=1期间, 由于干扰的原因使触发器的数据输入信号经常有变化,此时不能选用什么结构的触发器（** 知识点：主从结构触发器的动作特点）(A)TTL 主从 (B)边沿 (C)维持阻塞 (D)同步RS5)已知函数,该函数的反函数是(*知识点：求反函数)6)为构成1024×4的RAM, 需要多少片256×1的RAM（** 知识点：RAM的扩展）(A)16 (B)4 (C)8 (D)127)欲得到一个频率高度稳定的矩形波, 应采用什么电路（*知识点：石英晶体多谐振荡器）(A) 计数器 (B)单稳态触发器(C)施密特触发器 (D)石英晶体多谐振荡器8)若将一个频率为10KH Z的矩形波变换成一个1KH Z的矩形波, 应采用什么电路（** 知识点：计数器的分频功能）(A)T'触发器(B)十进制计数器(C)环形计数器 (D)施密特触发器9)一个八位D/A转换器的最小输出电压增量为, 当输入代码为01001100时, 输出电压V O为多少伏（** 知识点：D/A转换器）(A) (B) (C) (D)10) 对于TTL门电路来说，下列各图哪个是正确的( *** 知识点：TTL门电路)二.分析题.1.逻辑电路及输入端CP、D的波形如图2-1, 设Q0=Q1=Q2=0(10分)（** 知识点：移位寄存器）(1)试画出在CP、D作用下,输出端Q0、Q1、Q2的波形;(2)说明电路的逻辑功能.2.由555定时器构成的单稳态电路如图2-2, 试回答下列问题(15分)（**** 知识点：555定时器）(1)该电路的暂稳态持续时间two=(2)根据two的值确定图2-2中, 哪个适合作为电路的输入触发信号, 并画出与其相应的V C和V O波形.555定时器功能表4脚6脚2脚3脚7脚0××0导通1>2/3V CC>1/3V CC0导通1<2/3V CC>1/3V CC不变不变1<2/3V CC<1/3V CC1截止1>2/3V CC<1/3V CC1截止三.设计题:1.已知函数, 试用以下几种组件实现电路(15分)（*** 知识点：用MSI进行组合逻辑电路的设计）(1)八选一数据选择器(2)四线-十六线译码器和多输入端与非门.2。
数字电子技术考试题及答案一、选择题（每题2分，共20分）1. 以下哪个不是数字电子技术中的基本逻辑门？A. 与门（AND）B. 或门（OR）C. 非门（NOT）D. 异或门（XOR）答案：C2. 在数字电路中，一个触发器的稳定状态是指：A. 触发器输出为高电平B. 触发器输出为低电平C. 触发器输出不随输入变化而变化D. 触发器输出随输入变化而变化答案：C3. 以下哪个不是数字电子技术中的计数器类型？A. 二进制计数器B. 十进制计数器C. 十六进制计数器D. 以上都是答案：D4. 在数字电路设计中，以下哪个不是常用的时序逻辑元件？A. 寄存器B. 计数器C. 译码器D. 触发器答案：C5. 以下哪个不是数字电路的分类？A. 组合逻辑电路B. 时序逻辑电路C. 模拟电路D. 混合电路答案：C6. 一个简单的数字电子系统通常包括哪些基本部分？A. 输入、处理、输出B. 电源、输入、输出C. 输入、存储、输出D. 电源、输入、处理、输出答案：D7. 以下哪个不是数字电子技术中常用的存储元件？A. 触发器B. 寄存器C. 锁存器D. 放大器答案：D8. 在数字电子技术中，一个信号的上升时间是指：A. 信号从0%到90%的最大值所需的时间B. 信号从10%到90%的最大值所需的时间C. 信号从0%到100%的最大值所需的时间D. 信号从10%到100%的最大值所需的时间答案：A9. 以下哪个是数字电子技术中的同步电路的特点？A. 所有触发器的时钟信号是独立的B. 所有触发器的时钟信号是同步的C. 电路中没有时钟信号D. 电路中只有一个触发器答案：B10. 在数字电子技术中，以下哪个不是布尔代数的基本运算？A. 与（AND）B. 或（OR）C. 非（NOT）D. 除（DIV）答案：D二、填空题（每空2分，共20分）11. 在数字电路中，逻辑“1”通常表示电压为______，逻辑“0”通常表示电压为______。
诚信招考,测验舞弊将带来严厉结果！华南理工大年夜学期末测验《数字电子技艺》试卷A本卷须知：1.考前请将密封线内填写清晰；2.一切谜底请单刀直入答在试卷上(或答题纸上)；3．测验办法:闭卷；。
一.单项选择题：〔在每题的备选谜底当选出一个准确的谜底，并将准确谜底的1A.10000000B.000100101000C.100000000D.1001010002.曾经清晰函数F的卡诺图如图1-1,试求其最简与或表白式(C)3.曾经清晰函数的反演式为，其原函数为〔B〕。
A．B．C．D．4．关于TTL数字集成电路来说，以下说法谁人是过失的：B〔A〕电源电压极性不得接反，其额外值为5V；〔B〕不使用的输入端接1；〔C〕输入端可串接电阻，但电阻值不该太大年夜；〔D〕OC门输入端能够并接。
5．欲将正弦旗号暗记转换成与之频率一样的脉冲旗号暗记，使用BA.T，触发器B.施密特触发器C.A/D转换器D.移位存放器6．以下A/D转换器直达换速率最快的是〔 A〕。
A.并联比拟型B.双积分型C.计数型D.逐次渐近型7.一个含有32768个存储单位的ROM，有8个数据输入端，其地点输入端有〔C〕个。
CA. 10B.11C.12D.88.如图1-2，在TTL门构成的电路中，与非门的输入电流为I iL≤–1mA‚I iH≤20μA。
G1输入低电平常输入电流的最大年夜值为I OL(max)=10mA，输入高电平常最大年夜输入电流为I OH(max)=–0.4mA。
门G1的扇出系数是〔〕。
A.1B.4C.5D.109.十数制数2006.375转换为二进制数是：10.TTL或非门过剩输入真个处置是:A.悬空B.接高电平C.接低电平D.接〞1〞二.填空题(每题2分，共20分)1.CMOS传输门的静态功耗特不小，当输入旗号暗记的频率添加时，其功耗将______________。
2.写出四种逻辑函数的表现办法：_______________________________________________________________;3.逻辑电路中,高电平用1表现,低电平用0表现,那么称为___逻辑;4.把JK触发器改成T触发器的办法是_____________。
可编辑修改精选全文完整版附录D 模拟试卷及参考答案D.1 模拟试卷一、填空（共10小题，每空2分，共40分）1、(8C.4)16 = （ ）10 =（ ）8=（ ）2421BCD 。
2、将160个字符用二进制编码，至少需要（ ）位二进制码。
3、已知F =A(B +C)+A +C ，则其对偶式为（ ）；其反函数为（ ）。
（直接用对偶规则和反演规则）。
4、已知TTL 与非门参数V CC =+5V ，U OH =3.6V ，U OL =0.4V ，U OFF =1.1V ，U ON =1.4V ，高电平输入时的抗干扰容限U NH 为（ ）。
5、连续异或1999个“1”的结果是（ ）。
6、如图D.1所示电路的输出函数F 为（ ）。
（化成最简“与或”式）F图D.1 题一（6）图7、图D.2为三态非门构成的电路，试根据输入条件填写表中的F 栏。
图D.2 题一（7）图表D.1题一（7）真值表D 1EN 1D 2EN 2F8、设计模值为61的自然二进制码计数器、十进制计数器和余3 BCD码计数器分别需要（）级、（）级和（）级触发器。
一个五位二进制加法计数器，由00000状态开始，问经过109个输入脉冲后，此计数器的状态为（）。
9、用（）片1024×4位的RAM可组成8K×8位的RAM，需要增加（）条地址线、（）条数据线。
10、在10位的倒T型电阻网络D/A转换器中，若U REF = ─10V，该D/A转换器能分辨的最小输出电压U LSB=（）mV。
二、选择题（共10小题，每小题2分，共20分）1、有符号位二进制数的补码为（10011），则对应的十进制数为（）。
A、-29B、+13C、-13D、-32、下列说法正确的是（）。
A、n个变量所构成的全部最小项之和恒等于0B、n个变量所构成的全部最大项之和恒等于0C、n个变量所构成的全部最小项之积恒等于1D、n个变量所构成的全部最大项之积恒等于03、下列说法正确的是（）。
数字电子技术试题五参考答案一、单项选择题（每题2分，共10分）1. B2. C3. A4. C5. B 二、填空题（每空1分，共10分）1.（A +可（C + D ）； AC + CD2. 10.10110111； 1010013.单稳态电路；施密特触发器；多谐振荡器4.双积分；并联比较5. 2三、化简题（每题5分，共10分）1. L = B + ABC + ^AC + AB= B + AC + A + C + A + B=1 ..... 5 分。
2. L = ABCD + ABCD + AB + ABC=ABCD + A 万C 万 + ABCD + ABCD + ABCD 卡诺图如右图所示……3分根据卡诺图化简结果为L = AB +ACD ……2分四、电路分析题（共30分）1. ................................ 真值表如右表 6分逻辑功能为 L = A®B ……4分2. 当厶E = 0时，图2.1（a ）所示译码器能正常工作。
所显示的字符即为A3A2A1A0所表示的十进制数，显示的 字符序列为0、1、6、9、4…当LE 由0跳变为1时，数字4被锁存，持续显示4。
……5个字符各2分3. 本题电路是由74HCT161用“反馈置数法”构成的计数器。
设电路的初态为并行置入的数据D3D2D1 D 0=0101,在第10个计数脉冲作用后，0302000变成1111,使进位信号TC=1,并行置数使能端由1变 成0,因此在第11个计数脉冲作用后，数据输入端D 3 D 2 D J D O =O1O1的状态被置入计数器，使 23222120=0101,为新的计数周期作好准备。
……5分电路的转态图如下图所示，它有11个状态，是一个十一进制计数器。
……5分五、电路设计题（每题10分，共20分）1. 8位相同数值比较要求对应的2个数相等。
首先设计两个1位二进制数相等的比较器，设两个1位二进制 数为A’、民，输出为心，则列出1位二进制数相等时的真值表，如表所示。
1).8421BCD码100100110100对应的十进制数是:（*知识点：BCD码）(A)2356 (B)934 (C)4712 (D)23552).n个变量可组成多少个最小项?（*知识点：最小项）(A)n (B)2n (C)2n (D)2n-13)已知函数F的卡诺图如图1-1, 试求其最简与或表达式（*知识点：卡诺图化简）4)如果在时钟脉冲CP=1期间, 由于干扰的原因使触发器的数据输入信号经常有变化,此时不能选用什么结构的触发器?（** 知识点：主从结构触发器的动作特点）(A)TTL 主从(B)边沿(C)维持阻塞(D)同步RS5)已知函数,该函数的反函数是(*知识点：求反函数)6)为构成1024×4的RAM, 需要多少片256×1的RAM?（** 知识点：RAM的扩展）(A)16 (B)4 (C)8 (D)127)欲得到一个频率高度稳定的矩形波, 应采用什么电路（*知识点：石英晶体多谐振荡器）(A) 计数器(B)单稳态触发器(C)施密特触发器(D)石英晶体多谐振荡器8)若将一个频率为10KH Z的矩形波变换成一个1KH Z的矩形波, 应采用什么电路?（** 知识点：计数器的分频功能）(A)T'触发器 (B)十进制计数器(C)环形计数器(D)施密特触发器9)一个八位D/A转换器的最小输出电压增量为0.02V, 当输入代码为01001100时, 输出电压V O为多少伏?（** 知识点：D/A转换器）(A)0.76V (B)3.04V (C)1.40V (D)1.52V10) 对于TTL门电路来说，下列各图哪个是正确的?( *** 知识点：TTL门电路)二.分析题.1.逻辑电路及输入端CP、D的波形如图2-1, 设Q0=Q1=Q2=0(10分)（** 知识点：移位寄存器）(1)试画出在CP、D作用下,输出端Q0、Q1、Q2的波形;(2)说明电路的逻辑功能.2.由555定时器构成的单稳态电路如图2-2, 试回答下列问题(15分)（**** 知识点：555定时器）(1)该电路的暂稳态持续时间two=?(2)根据two的值确定图2-2中, 哪个适合作为电路的输入触发信号, 并画出与其相应的V C和V O波形.三.设计题:1.已知函数, 试用以下几种组件实现电路(15分)（*** 知识点：用MSI进行组合逻辑电路的设计）(1)八选一数据选择器(2)四线-十六线译码器和多输入端与非门.2。
第一章数制和码制2.(单选题) 与二进制数等值的十进制数为（）。
A. 9.21B. 9.3125C. 9.05D. 9.5参考答案：B3.(单选题) 与二进制数等值的十六进制数为（）。
A. B0.C3B. C. 2C.C3D. 参考答案：D参考答案：B5.(单选题) 与二进制数等值的十进制数为（）。
A. 6.11B. 6.21C. 6.625D. 6.5参考答案：C6.(单选题) 与二进制数等值的八进制数为（）。
A. 6.44B. 6.41C. 3.44D. 3.41参考答案：A参考答案：B13.(单选题) 的原码、反码、补码分别是（）。
A．11011、00100、00101 B．11011、10100、10101C．01011、00100、00101 D．01011、10100、10101参考答案：B1.(单选题) 将函数式化成最小项之和的形式为（）。
参考答案：D2.(单选题) 函数的反函数为（）。
参考答案：B3.(单选题) 将函数式化成最小项之和的形式为（）。
参考答案：A4.(单选题) 函数的反函数为（）。
参考答案：B5.(单选题) 已知函数的卡诺图如图2-1所示, 则其最简与或表达式为（）。
参考答案：A6.(单选题) 某电路当输入端A或B任意一个为高电平时，输出Y为高电平，当A和B均为低电平时输出为低电平，则输出Y与输入A、B之间的逻辑关系为Y＝（）。
参考答案：B7.(单选题) 全体最小项之和为（）。
参考答案：C8.(单选题) 以下与逻辑表达式相等的式子是（）。
参考答案：D9.(单选题) 和与非-与非逻辑表达式相等的式子是（）。
参考答案：C11.(单选题) 某电路当输入端A或B任意一个为低电平时，输出Y为低电平，当A和B均为高电平时输出为高电平，则输出Y与输入A、B之间的逻辑关系为Y＝（）。
参考答案：A12.(单选题) 任何两个最小项的乘积为（）。
参考答案：A13.(单选题) 以下与逻辑表达式相等的式子是（）。
精品文档:名姓考试试题（卷A ）专业： 考试科目： 数字电子技术 适用班级：、单项选择题：（请在答题纸答题）（每小题2分，共20分）1、十进制数35转换为二进制数为（ A. 11001B.100011 :号证考准-二二二二：级班---------------:业专） 卷 （题 试 试考 末 期记 标何 任 作 准不 内 以 线封 密C. 10101D.1101102、十六进制数 A05CH 转换为二进制数为（ A.1011 0000 0101 1011 B.1010 0010 0101 1000 C.1010 0000 0101 1100 D.1000 0010 0110 10103、十进制数86转换为BCD 码应为(A.01010110B.10000110C.00111001D.011010004、已知Y=A+BC 则下列说法正确的是（A.当 A=0 B=1、C=0 时，Y=1B.C.当 A=1、B=0、C=0 时，Y=1D.5、A=0、 A=1、B=0、C=1 时，Y=1 B=0、C=0 时，Y=0 F 列逻辑代数基本运算关系式中不正确的是（ A.A+A=A B.A • A=A 6、二输入端的或非门，其输入端为A.ABB.C.A+0=0 )D.A+1=1A 、B ,输出端为Y,则其表达式Y=（C.ABD.A+B7、基本RS 触发器如图所示, A.S=R=0B.S=R=1欲使该触发器保持原态，则输入信号为（C.S=1 R=0D.S=0 R=1&要使JK触发器处于计数状态，则必须使（)D.J=1 ，K=0A.J=K=1B.J=K=0C.J=0，K=19、下列触发器中没有计数功能的是（）A.RS触发器B.T触发器C.JK触发器D.T /触发器10、组合电路中的冒险，偏“0”冒险Y =( )A. AAB. A AC.A+OD.A+1二、填空题：（请在答题纸答题）（每空2分，共30分）1、逻辑函数的表示方法有___________ 、_____________ 、____________________________________ 、___________ 、___________ 五种形式。
一、逻辑代数基础(逻辑函数化简、变换)（1小题）1、函数Y(A,B,C,D)m(0,2,7,13,15)d(1,3,4,5,6,8,10)，要求：（1）利用卡诺图将Y化为最简的“与或”表达式；（2）将该最简的“与或”表达式变换为与非-与非式；（3）将该最简的“与或”表达式变换为或非-或非式。
二、器件（门电路、触发器、存储器、ADC/DAC）（8小题）1、写出如图 2-1所示电路中门电路的类型，并写出输出端Y1、Y2、Y的表达式。
VCCTTLRLA Y1YBTTLC Y2D图2-1答：三态与非门，上为低电平有效，下为高电平有效；EN=0，Y1=(AB)'，Y2=高阻抗，Y=(AB)'；EN=1，Y1=高阻抗，Y2=(CD)'，Y=(CD)'。
2、写出如图2-2所示电路中门电路的类型，并分别写出下图中当控制信号EN=0和EN=1 时输出端Y1、Y2、Y的表达式或逻辑状态。
ENA Y1BCY2DY图2-2答：3、电路如图2-3所示，写出触发器输入端D的表达式、是CLK的上升沿或下降沿触发、触发时次态 Q*的表达式，并说明该电路对于输入信号A来讲相当于哪种逻辑功能的触发器。
A1D QCLKC1Q'图2-3答：D=A异或Q；上升沿触发；Q(n+1)=D=A 异或Q(n)；T触发器。
4、电路如图2-4所示，写出触发器输入端J、K的表达式、是CLK的上升沿或下降沿触发、触发时输出次态Q*的表达式，并说明该电路对于输入信号A来讲相当于哪种逻辑功能的触发器。
A1J QC11KQ'CLK图2-45、存储器2114的逻辑符号如图2-5所示，问：（1）是RAM还是ROM？（2）2114的地址线、数据线分别为几根？（3）2114的容量是多少？2114A9A0D3R/W D0CS图2-5答：（1）是RAM（2）2114的地址线则地址线有2根：A0 ～A1 （22=4）数据线有4位：D0～D3（3）2114的容量1K*4？6、四片RAM2114（1K 4）组成的RAM容量扩展电路如图2-6所示。
问：（1）该扩展电路的存储容量为多少？（2）该电路采用何种容量扩展方式？并简要说明原因。
Y3A112﹣4Y2A10译码器Y1Y0A9A0R/WA9A0R/WCS A9A0R/WCS A9A0R/WCS A9A0R/WCS2114（1）2114（2）2114（3）2114（4）D3D2D1D0D3D2D1D0D3D2D1D0D3D2D1D0 D3D2D1D0图2-6答：（1）（2）采用：字扩展方式7、将数字信号转换为模拟信号需要采用什么类型的转换器？若该转换器由电阻网络和集成运放以反相求和运算的形式构成（ 4位数字量），假设参考电压 VREF=-8V ，那么当 4位数字量输入d 3d 2d 1d 0分别为0101时输出模拟电压v o 等于多少？答:数字模拟转换（digital-to-analogconversion 、D/A 转换器）是计算机采集控制系统与模拟量控制对象之间紧密联系的桥梁。
D/A 转换器的作用是将离散的数字信号转换为连续变化的模拟信号；数字量是由一位一位的数码构成的，每个数位都代表一定的权。
比如，二进制数1001,代码最高位的权是 23=8,此位上的代码 1表示数值 1*20=1；其它数位均为1表示数值 1*23=8；0,因此二进制,数1001就等于十进制数9。
8、将模拟信号转换为数字信号需要采用什么类型的转换器？如果要把最大幅值为 5.1的V 模拟信号转换为数字信号，且要求模拟信号每变化20mV使得数字信号最低位（LSB）发生变化，则至少应选用多少位的转换器？并说明该转换器的分辨率是多少？答：级数=5.1V/0.02V=255255换算为二进制，约为2^8，所以是8位的A/D转换器。
三、组合逻辑电路的设计（3小题）1、设计一个全加器，设输入为A、B、C，输出为S（和）、CO（进位）。
（1）列出真值表；（2）写出输出S和C O的最小项之和表达式；（3）利用卡诺图分别将S和C O化为最简与或表达式；（4）分别将S和C O化为与非-与非表达式；（5）从整体考虑，画出最简的全部用与非门构成的逻辑图。
Array 2、已知电路有三个输入信号A、B、C，两个输出信号Y、Z，当A=0时输出信号Y=0、Z=B+C，当A=1时Y=1、Z=BC。
（1）要求按照图3-1所示顺序，列出真值表；（2）分别写出输出信号Y、Z的标准与或逻辑表达式；（3）用3线-8 线3位二进制译码器74HC138 以及最少的门电路画出电路图，要求输入信号A接至地址端A2，输入信号B接至地址端A1，输入信号C接至地址端A0。
74HC138 的逻辑符号和功能表分别如图3-2、3-3所示。
图3-1 图3-274HC138的功能表输入输出S1S2+S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y70××××11111111×1×××1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110图3-3答：3、试用8选1数据选择器74LS152设计一个函数发生电路，当选择输入端S1、S0为不同状态时F与A、B的关系如图3-3所示。
要求：（1）写出函数F(S1,S0,A,B)的表达式；（2）若规定S1接A2、S0接A1、A接A0，画出用74LS152实现该功能的电路图。
74LS152的功能表和逻辑图分别如图3-4、3-5所示。
74LS152的功能表输入输出S A2A1A0Y 1×××0000D0001D1 0⋯⋯⋯⋯110D6111D7A2A1A0D02D511D2SD3L Y4D47D5D6D7S图3-3 图3-4 图3-5四、时序逻辑电路分析与设计（3小题）1、逻辑电路如图4-1所示，各触发器的初始状态均为“0”。
试分析：（1）该计数器是同步计数器还是异步计数器？（2）写出各触发器的驱动方程和状态方程；（3）画出完整的状态转换图；（4）说明是几进制计数器，能否自启动？Q0 Q1 Q2D0D1 D2>C0>C1>C2Q0Q1Q2 CLK计数脉冲图4-12、由同步十六进制计数器74LS161和门电路组成的计数器电路如图4-2所示。
74LS161的功能表如图 4-3、图4-4所示。
问：（1）本电路采用反馈置数法还是反馈清零法？并写出相应的控制端表达式；（2）本电路构成多少进制的计数器？加法还是减法？（3）画出完整的状态转换图（含全部无效状态），并说明能否自启动。
1 EPD0D1D2D3 CLDET74LS161CLK CLK1计数Q0Q1Q2Q3R D脉冲图4-274LS161的功能表CLK R D LD EP ET功能×0×××异步置零10××同步预置数D0D1D2D3C×1101保持EPET74LS161 LD'保持110CLK××R'D（但C=0）Q0Q1Q2Q31111计数图4-3 图4-43、试用同步十六进制计数器74LS161和尽量少的门电路设计一个11进制计数器。
要求采用反馈置数法，置数初值为0000。
74LS161功能表如图4-5，逻辑符号如图4-6所示。
（1）画出电路图，要求所有输入引脚不能悬空。
（2）根据你的设计，如果CLK时钟周期为1ms，则Q3、Q2的周期分别为多少？（3）根据你的设计，如果Q3Q2Q1Q0的初值是1010，则次态是什么状态？如果初值是1011，则次态应该是什么状态？（4）能否直接利用Q3作为进位输出？如果可以其属于上升沿还是下降沿触发进位？74LS161 的功能表CLK R D LD EP ET功能×0×××异步置零10××同步预置数D0D1D2D 3 CEPLD'×1101保持ET74LS161保持×11×0CLKR'DQ0（但C=0）Q1Q2Q31111计数图4-5 图4-6五、脉冲波形产生与变换（由555定时器所构成）（ 1小题）1、由555定时器组成的电路分别如图5-1、5-2、5-3所示，555定时器的功能表如图5-4所示。
问：（1）哪个电路构成单稳态触发器？试定性画出单稳态触发器的输入v I、输出vO的电压波形图；并写出单稳态触发器的暂稳态持续时间t W的计算式；（2）哪个电路构成多谐振荡器？试定性画出多谐振荡器电压v I和v O的波形图，并写出多谐振荡器输出v O的周期T和频率f的计算式；（3）哪个电路构成施密特触发器？其正向阈值电压、负向阈值电压、回差电压分别为多少？若输入v I的波形如图5-5所示，试定性画出对应的v O的波形图。
R1R2 v I C+V CC8 4763555v O2v I1 50.01μF图5-1555定时器功能表输入输出+V CCR8 4763555v Ov I21 5C0.01μF图5-2+V CC8 4763555v O21 50.01μF图5-3RD 4脚01vI1（TH）vI2(TR＇)6脚2脚××2VCC1VCC332V CC1V CC332V CC1V CC332V CC1V CC33vO DISC3脚7脚0导通0导通保持保持1截止1截止v IOV T+V Tt 图5-4 图5-5。
