HDLC协议

HDLC协议处理器的FPGA实现

潘佳峰,张有根,李纯喜

(北京交通大学通信实验室　北京　100044)

摘　要:讲述了一种HDLC协议的硬件设计实现,并在FPGA上成功地实现了综合。全部设计方案采用VHDL语言描述。实

验结果证明这种设计有效可行,可以满足一些系统的要求。对HDLC功能设计采用的是“ToptoDown”(“从顶到底”)的

方法,根据要求的功能先设计出顶层的原理框图,由若干个功能模块组成。再把各个模块细化为子模块,各层的功能用硬件描

述语言来实现。设计采用分块处理的方法使各个模块的设计简单灵活、易于修改,适合中小批量通信产品的设计。

关键词:VHDL;HDLC;FPGA;“从顶到底”

中图分类号:TN91913 文献标识码:B 文章编号:1004373X(2005)1110602

HardwareImplementationofHDLCProcessorwithFPGA

PANJiafeng,ZHANGYougen,LIChunxi(CommunicationLab1,BeijingJiaotongUniversity,Beijing,100044,China)

Abstract:Inthispaper,areasonablelogicstructureforHDLCProcessorisdescribedandthedesignhasbeenimplementedin

FPGA1ThewholeschemeisdescribedintheVHSICHardwareDescriptionLanguage(VHDL)1Theresultsshowthedesignis

attractiveforuseinsomeapplications1HDLCProcessorisdesignedandadoptedby"ToptoDown"method1Thetopprincipleblock

diagramisdesignedbytherequiredfunction,whichismadeupofseveralfunctionmodules1Everylayeroffunctionsisrealizedwiththe

hdlc协议原理

高级数据链路控制HDLC是一种面向比特的链路层协议，其最大特点是不需要数据必须是规定字符集，对任何一种比特流，均可以实现透明的传输。只要数据流中不存在同标志字段F相同的数据就不至于引起帧边界的错误判断。万一出现同边界标志字段F相同的数据，即数据流中出现六个连1的情况，可以用零比特填充法解决。

标准HDLC协议族中的协议都是运行于同步串行线路之上，如：DDN。

HDLC的地址字段是8个比特，在平衡方式时总是写入应答站的地址。

控制字段8比特，用来实现HDLC协议的各种控制信息，并标识本帧的类型。

在标准HDLC协议格式中我们可以看到，它没有包含标识所承载的上层协议信息的字段，所以在链路层封装标准HDLC协议的单一链路上只能承载单一的网络层协议。

HDLC帧结构:

I－帧

1 2 3 4 5 6 7 8(位)

0 N(S)

P/F N(R)

S－帧

1 2 3 4 5 6 7 8(位) 10 类型 P/F N(R)

U－帧

1 2 3 4 5 6 7 8(位)

11 M 0 M

标志字段F01111110 地址字段A8位 控制字段C8位 信息字段I长度可变 帧校验字段NFS16位 标志字段F01111110

标志F：标志帧的开始和结尾，用以解决帧的同步。标志为01111110。在两个标志字段之间的比特串中，如果碰巧出现了和标志F一样的比特串，则HDLC采用零比特填空法使之不会出现连续6个"1"。

地址A(8b) 全"1"地址是广播地址，全"0"是无效地址。

控制字段C(8b) 与帧类型有关。

HDLC协议IP核的设计(全文)

《电子设计工程杂志》2014年第十一期

1HDLC的帧结构

首先回顾一下HDLC基本的帧结构形式。HDLC是面向比特的链路控制规程，其链路监控功能通过一定的比特组合所表示的命令和响应来实现，这些监控比特和信息比特一起以帧的形式传送。每帧的起始和结束以”7E”（01111110）做标志，两个”7E”之间为数据段（包括地址数据、控制数据、信息数据）和帧校验序列。帧校验采用CRC算法，对除了插入的”零”以外的所有数据进行校验。为了避免将数据中的”7E”误为标志，在发送端和接收端要相应地对数据流和帧校验序列进行”插零”及”删零”操作。

2原理框图

基于FPGA的HDLC协议的实现原理框图如图1所示。该框图包括3个部分：对外接口部分、HDLC发送部分、HDLC接收部分。以下对3个部分的实现分别进行论述。

2.1对外接口模块对外接口部分主要实现HDLC对外的数据交换。包括CPU接口、发送FIFO、发送接口、接收FIFO以及接收接口。本设计是以总线的形式实现HDLC与外部CPU的通信。当需要发送数据时，外部CPU通过总线将待发数据写入FIFO（FIFO的IP核在各开发软件中都是免费提供的，在程序中只需直接调用即可，故在此不再详细描述）。之中。发送数据准备就绪标志（TX_DAT_OK）；接收数据时，当对外接口模块接收到数据有效信号时，根据接收模块发来的写信号（WR_MEM）将数据写入接收FIFO中。接收完一帧数时向CPU发送中断信号(INT)，通知CPU读取数据。

2.2HDLC发送模块HDLC发送部分主要实现HDLC发送功能。当接收到数据准备就绪标志（TX_DAT_OK）后，向对外接口模块发送读使能（RD_MEM_EN）和读信号（RD_MEM），通过局部总线将待发数据存入发送缓冲区，在T_CLK的控制下将数据从HDLC_TXD管脚发出。数据发送模块采用状态机来完成发送各个阶段的切换。状态切换流程图如图2所示。State0状态是发送的起始状态也是空闲状态。当没有数据要发送时（TX_DAT_OK=0），程序以7E填充发送；当程序检测到有新数据时（TX_DAT_OK=1），程序检测7E是否发送结束如果没结束则继续发送7E，如果7E发送结束则状态在下一周期切换为State1。State1状态主要完成接收并发送数据功能，在第二个CLK周期先将读使能和读信号拉高，在第三个CLK周期再将其拉低，在第五个CLK周期开始读数。在并行的数据发送PROCESS中根据CLK周期和发送计数器，将接收到的数据通过移位进行发送同时对连续‘1’的个数和发送个数进行计数。当连续‘1’的个数为5时在下一个周期插入发送‘0’，将连续‘1’的计数器清零，发送个数不变。在发送数据的同时进行CRC校验的计算。帧校验序列字段使用CRC-16，对两个标志字段之间的整个帧的内容进行校验。CRC的生成多项式为X16+X12+X5+1，对在校错范围内的错码进行校验。标志位和按透明规则插入的所有‘0’不在校验的范围内。程序设计中的CRC校验算法的原理框图如图3所示。State3状态主要完成发送字尾，发送完成后直接转入state0。

HDLC协议工作原理

2008-03-24 15:52

HDLC协议的操作过程分3个阶段： 1、建立数据链路连接阶段。当网络层向链路层发出连接请求时，链路层的发送

端向接收端发出SNRM（置正常响应模式）无编号帧，若接收端准备就绪，则发

出UA（无编号帧确认）无编号帧，表示同意建立数据链路连接，此时，链路连

接就建立好了。

2、传递数据阶段。链路连接建立好后，发送端开始按照某种流量控制策略发送信息帧。如果采用滑动窗口流量控制，那么一次允许连续发送多帧而无需对方应

答。接收端收到信息帧后，通过帧校验序列来检验接收的数据是否正确。若正确

则发出确认监督帧，否则发出否认监督帧。为了提高效率，当接收端收到一正确

的信 息帧后，不急于发出确认监督帧，继续接收后面的信息帧。比如说，已连

续收到了N（S）=0，1，2三个信息帧，此时，恰好接收端也有一信息帧要发到发送 端，可"顺便"将确认信息放在该信息帧的N（R）中带走，即将N（R）置成

4，以此确认3号以及3号以前各帧均已收到，并期望接收4号帧，这种方式称

为背 回应答方式。当然，如果连续正确接收一定数目的信息帧后，接收端仍没

有信息帧要发送，那么只好单独发一确认监督帧，否则会因为"接收窗口"尺寸的

限制而产 生死锁。（有关"接收窗口"的概念请参见4.2.3）

数据链路层的功能

简单地说，数据链路层的主要功能是在物理层比特流服务的基础上为网络层实体提供点到点的、无差错的数据传输服务。数据链路层的基本数据单元是帧

（Frame）。它要完成如下功能：

·成帧

·差错检测和纠错

·流量控制 ·介质访问控制

HDLC具有如下特点：

协议不依赖于任何一种字符编码集；数据报文可透明舆传输，用于实现透明传输

的“0比特插入法”易于硬件实现；全双工通信，不必等待 确认便可连续发送数据，有较高的数据链路传输效率；所有帧均采用ＣＲＣ校验，对信息帧进行编

号，可纺止漏收或重份，传输可靠性高；传输控制功能与处理功能 分离，具有