当前位置：文档之家 › 计算机系统结构第三章(习题解答)

计算机系统结构第三章(习题解答)

  • 格式：doc
  • 大小：163.50 KB
  • 文档页数：7

1. 什么是存储系统？对于一个由两个存储器M1和M2构成的存储系统，假设M1的命中率为h，两个存储器的存储容量分别为s1和s2，存取时间分别为t1和t2，每千字节的成本分别为c1和c2。

⑴ 在什么条件下，整个存储系统的每千字节平均成本会接近于c2？

⑵ 该存储系统的等效存取时间ta是多少？

⑶ 假设两层存储器的速度比r=t2/t1，并令e=t1/ta为存储系统的访问效率。试以r和命中率h来表示访问效率e。

⑷ 如果r=100，为使访问效率e>0.95，要求命中率h是多少？

⑸ 对于⑷中的命中率实际上很难达到，假设实际的命中率只能达到0.96。现在采用一种缓冲技术来解决这个问题。当访问M1不命中时，把包括被访问数据在内的一个数据块都从M2取到M1中，并假设被取到M1中的每个数据平均可以被重复访问5次。请设计缓冲深度（即每次从M2取到M1中的数据块的大小）。

答：

⑴ 整个存储系统的每千字节平均成本为：

12s1s2c2s1s1c2s1s2s2c1s1cc

不难看出：当s1/s2非常小的时候，上式的值约等于c2。即：s2>>s1时，整个存储器系统的每千字节平均成本会接近于c2。

⑵ 存储系统的等效存取时间ta为：

2t)h1(1thta

⑶

r)h1(h1t)h1(thttte211a1

⑷ 将数值代入上式可以算得：h>99.95%

⑸

通过缓冲的方法，我们需要将命中率从0.96提高到0.9995。假设对存储器的访问次数为5，缓冲块的大小为m。那么，不命中率减小到原来的1/5m，列出等式有：

m596.0119995.0

解这个方程得：m=16，即要达到⑷中的访问效率，缓冲的深度应该至少是16（个数据单位）。

2. 要求完成一个两层存储系统的容量设计。第一层M1是Cache，其容量有三种选择：64KB、128KB和256KB，它们的命中率分别为0.7、0.9和0.98；第二层M2是主存储器，其容量为4MB。并设两个存储器的存取时间分别为t1和t2，每千字节的成本分别为c1和c2。如果c1=20c2和t2=10t1。

⑴ 在t1=20ns的条件下，分别计算三种存储系统的等效存取时间。

⑵ 如果c2=0.2美元/KB，分别计算三种存储系统每千字节的平均成本。

⑶ 对三种存储系统的设计作一个比较，并分别按平均成本和等效存取时间指出它们性能的排列次序。

⑷ 根据等效存取时间和平均成本的乘积，选择最优的设计。

答：

⑴

∵ )ns(h180200200)h1(h202t)h1(1thta

∴ 三种存储系统的等效存取时间分别为：

ns747.0180200h180200t1a

ns389.0180200h180200t2a

ns6.2398.0180200h180200t3a

⑵

三种存储系统每千字节的平均成本为：

KB/$26.0KB10244KB64KB10244KB/$2.0KB64KB/$42s1s2s2c1s1cc1a

KB/$32.0KB10244KB128KB10244KB/$2.0KB128KB/$42s1s2s2c1s1cc2a

KB/$42.0KB10244KB256KB10244KB/$2.0KB256KB/$42s1s2s2c1s1cc3a

⑶ 按照平均成本来说ca1

方案 ta（ns） ca（$/KB） 乘积 比较

1 74 0.26 19.24 最差

2 38 0.32

12.16 中等

3 23.6 0.42 9.912 最优

3. 一个程序由5个虚页组成，采用LRU替换算法，在程序执行过程中依次访问的页地址流如下：

P4，P5，P3，P2，P5，P1，P3，P2，P3，P5，P1，P3

⑴ 可能的最高页命中率是多少?

⑵ 至少要分配给该程序多少个主存页面才能获得最高的命中率?

⑶ 如果在程序执行过程中每访问一个页面，平均要对该页面内的存储单元访问1024次，求访问存储单元的命中率。

答：

⑴

在分配的主存页面数目足够大的情况下，除了第一次调入不命中，以后的访问均命中，可以达到最高的页面命中率，即：实际命中的次数为7次，所以可能达到的最高页面命中率为：

5833.0127H

⑵

由于在页面数大于等于5的情况下，肯定可以达到最高命中率，所以我们来看页面数小于5时能否达到该命中率：

若分配的主存页面数等于4时，调度过程如下：

访问流 P4 P5 P3 P2 P5 P1 P3 P2 P3 P5 P1 P3 统计

LRU

算法 4 4 4 4* 4* 1 1 1 1 1* 1 1

命中

7次 5 5 5 5 5 5 5* 5* 5 5 5

3 3 3 3* 3 3 3 3 3 3

2 2 2 2* 2 2 2 2* 2* 调入 调入 调入 调入 命中 调入 命中 命中 命中 命中 命中 命中

此时也可以达到最高命中率；

若分配的主存页面等于3时，调度过程如下：

访问流 P4 P5 P3 P2 P5 P1 P3 P2 P3 P5 P1 P3 统计

LRU

算法 4 4 4* 2 2 2* 3 3* 3 3 3* 3

命中

3次 5 5 5* 5 5 5* 2 2 2* 1 1

3 3 3* 1 1 1 1* 5 5 5

调入 调入 调入 调入 命中 调入 调入 调入 命中 调入 调入 命中

此时不能达到最高命中率。

所以至少应该分配4个主存页面。

⑶

我们假设程序每次只访问一个存储单元，这样，对每一个特定页面的访问过程可以描述如下：因为第一次总是不命中的，而平均起来，随后的1023次总是命中的，然后再次被调出主存，并再次重复先前的过程。所以访问存储单元的命中率为：

999.010241023H

4. 假设在一个采用组相联映象方式的Cache中，主存由B0～B7共8块组成，Cache有2组，每组2块，每块的大小为16个字节，采用LRU块替换算法。在一个程序执行过程中依次访问这个Cache的块地址流如下：

B6，B2，B4，B1，B4，B6，B3，B0，B4，B5，B7，B3

⑴ 写出主存地址的格式，并标出各字段的长度。

⑵ 写出Cache地址的格式，并标出各字段的长度。

⑶ 画出主存与Cache之间各个块的映象对应关系。

⑷ 如果Cache的各个块号为C0、C1、C2和C3，列出程序执行过程中Cache的块地址流情况。

⑸ 如果采用FIFO替换算法，计算Cache的块命中率。

⑹ 如果采用LRU替换算法，计算Cache的块命中率。

⑺ 如果改用全相联映象方式，再做⑸和⑹，可以得到什么结论？ ⑻ 如果在程序执行过程中，每从主存装入一块到Cache，则平均要对这个块访问16次。请计算在这种情况下的Cache命中率。

答：

⑴ 主存地址的格式为：

高 低

1bit区号 1bit组号 1bit组内块号 4bit块内地址

⑵ Cache地址的格式为：

高

低

1bit组号 1bit组内块号 4bit块内地址

⑶

主存的组到Cache的组之间是直接映象，对应组的块之间是全相联映象。即：主存块0、1、4、5只能装入Cache块0、1的任何块位置上，主存块2、3、6、7只能装入Cache块2、3的任何块位置上。

⑷

由于主存按Cache大小分区，因此去掉主存块地址中的区号就可以得出满足组相联映象关系的一种Cache块地址，所以该主存块地址流相应的一种Cache的块地址流为：

主

存 B6 B2 B4 B1 B4 B6 B3 B0 B4 B5 B7 B3

110 010 100 001 100 110 011 000 100 101 111 011 3 2 1 0

7 6 5 4 3 2 1 0 第0组

第1组

第0组

第1组 第0区

第1区 第0组

第1组 Cache 主存 Cache 10 10 00 01 00 10 11 00 00 01 11 11

C2 C2 C0 C1 C0 C2 C3 C0 C0 C1 C3 C3

⑸ 采用FIFO替换算法，Cache的块命中率为：3/12=0.25。

访问流 B6 B2 B4 B1 B4 B6 B3 B0 B4 B5 B7 B3 统计

C0 B4 B4* B4* B4* B4* B0 B0* B5 B5 B5

命中

3次 C1 B1 B1 B1 B1 B1* B4 B4* B4* B4*

C2 B6 B6* B6* B6* B6* B6* B3 B3 B3 B3 B3* B3*

C3 B2 B2 B2 B2 B2 B2* B2* B2* B2* B7 B7

动作 调入 调入 调入 调入 命中 命中 调入 调入 调入 调入 调入 命中

⑹ 采用LRU替换算法，Cache的块命中率为：4/12≈0.33。

访问流 B6 B2 B4 B1 B4 B6 B3 B0 B4 B5 B7 B3 统计

C0 B4 B4* B4 B4 B4 B4* B4 B4* B4* B4*

命中

4次 C1 B1 B1* B1* B1* B0 B0* B5 B5 B5

C2 B6 B6* B6* B6* B6* B6 B6* B6* B6* B6* B7 B7*

C3 B2 B2 B2 B2 B2* B3 B3 B3 B3 B3* B3

动作 调入 调入 调入 调入 命中 命中 调入 调入 命中 调入 调入 命中

⑺ 采用全相联映象、FIFO替换算法，Cache的块命中率为：4/12≈0.33。

访问流 B6 B2 B4 B1 B4 B6 B3 B0 B4 B5 B7 B3 统计

C0 B6 B6* B6* B6* B6* B6* B3 B3 B3 B3 B3* B3*

命中

4次 C1 B2 B2 B2 B2 B2 B2* B0 B0 B0 B0 B0

C2 B4 B4 B4 B4 B4 B4* B4* B5 B5 B5

C3 B1 B1 B1 B1 B1 B1 B1* B7

B7

动作 调入 调入 调入 调入 命中 命中 调入 调入 命中 调入 调入 命中

采用全相联映象、LRU替换算法，Cache的块命中率为：3/12=0.25。

访问流 B6 B2 B4 B1 B4 B6 B3 B0 B4 B5 B7 B3 统计

C0 B6 B6* B6* B6* B6* B6 B6 B6 B6* B5 B5 B5

命中

3次 C1 B2 B2 B2 B2 B2* B3 B3 B3 B3* B7 B7

C2 B4 B4 B4 B4 B4 B4* B4 B4 B4 B4*

合集下载

计算机网络课后习题答案(第三章)

计算机网络课后习题答案(第三章)

计算机网络课后习题答案（第三章）

(2009-12-14 18:16:22)

转载▼

标签：

课程-计算机

教育

第三章 数据链路层

3-01 数据链路(即逻辑链路)与链路(即物理链路)有何区别? “电路接通了”与”数据链路接通了”的区别何在?

答：数据链路与链路的区别在于数据链路出链路外，还必须有一些必要的规程来控制数据的传输，因此，数据链路比链路多了实现通信规程所需要的硬件和软件。

“电路接通了”表示链路两端的结点交换机已经开机，物理连接已经能够传送比特流了，但是，数据传输并不可靠，在物理连接基础上，再建立数据链路连接，才是“数据链路接通了”，此后，由于数据链路连接具有检测、确认和重传功能，才使不太可靠的物理链路变成可靠的数据链路，进行可靠的数据传输当数据链路断开连接时，物理电路连接不一定跟着断开连接。

3-02 数据链路层中的链路控制包括哪些功能?试讨论数据链路层做成可靠的链路层有哪些优点和缺点.

答：链路管理

帧定界

流量控制

差错控制

将数据和控制信息区分开

透明传输

寻址

可靠的链路层的优点和缺点取决于所应用的环境：对于干扰严重的信道，可靠的链路层可以将重传范围约束在局部链路，防止全网络的传输效率受损；对于优质信道，采用可靠的链路层会增大资源开销，影响传输效率。

3-03 网络适配器的作用是什么?网络适配器工作在哪一层?

答：适配器（即网卡）来实现数据链路层和物理层这两层的协议的硬件和软件

网络适配器工作在TCP/IP协议中的网络接口层（OSI中的数据链里层和物理层）

3-04 数据链路层的三个基本问题(帧定界、透明传输和差错检测)为什么都必须加以解决？

答：帧定界是分组交换的必然要求

(完整版)计算机系统结构(课后习题答案)

(完整版)计算机系统结构(课后习题答案)

计算机系统结构课后习题答案

第1 页共68 页

第一章 计算机系统结构的基本概念

1. 有一个计算机系统可按功能分成 4 级，每级的指令互不相同， 每一级的指令都比其下一级的指令 在效能上强 M 倍，即第 i 级的一条指令能完成第 i-1 级的 M 条指令的计算量。现若需第 i 级的 N 条指令解释第 i+1 级的一条指令，而有一段第 1 级的程序需要运行 Ks ，问在第 2 、3 和 4 级上一 段等效程序各需要运行多长时间？

答： 第 2 级上等效程序需运行： (N/M)*Ks 。第 3 级上等效程序需运行： (N/M)*(N/M)*Ks 。 第4 级上等效程序需运行： (N/M)*(N/M)*(N/M)*Ks 。

note: 由题意可知：第 i 级的一条指令能完成第 i-1 级的 M 条指令的计算量。而现在第 i 级有 N 条指令解释第 i+1 级的一条指令，那么，我们就可以用 N/M 来表示 N/M 表示第 i+1 级需 (N/M) 条指令来完成第 i

级的计算量。所以，当有一段第 1 级的程序需要运行 Ks 时，在第 2 级就 需要 (N/M)Ks ，以此类推

2. 硬件和软件在什么意义上是等效的？在什么意义上又是不等效的？试举例说明。

答： 软件和硬件在逻辑功能上是等效的，原理上，软件的功能可用硬件或固件完成，硬件的功能 也可用软件模拟完成。但是实现的性能价格比，实现的难易程序不同。

在 DOS 操作系统时代，汉字系统是一个重要问题，早期的汉字系统的字库和处理程序都固化 在汉卡(硬件)上，而随着 CPU硬盘、内存技术的不断发展，UCDOS把汉字系统的所有组成部份 做成一个软件。

3. 试以实例说明计算机系统结构、计算机组成与计算机实现之间的相互关系与影响。

答： 计算机系统结构、计算机组成、计算机实现互不相同，但又相互影响。

(1) 计算机的系统结构相同，但可采用不同的组成。如 IBM370 系列有 115、 125 、 135、

(自考02325李学干版)计算机系统结构课后习题

(自考02325李学干版)计算机系统结构课后习题

第二章 数据表示与指令系统

1. 数据构造和机器的数据表示之间是什么关系？确立和引入数据表示的基

来源则是什么？

答： 数据表示是能由硬件直接辨别和引用的数据种类。数据构造反应各样

数据元素或信息单元之间的构造关系。

数据构造要经过软件映象变换成机器所拥有的各样数据表示实现，所以数据表示是数据构造的构成元素。 不一样的数据表示可为数据构造的实现提

供不一样的支持，表此刻实现效率和方便性不一样。 数据表示和数据构造是软件、

硬件的交界面。

除基本数据表示不可以少外，高级数据表示的引入依照以下原则：

（ 1）看系统的效率有否提升，能否养活了实现时间和储存空间。

（ 2）看引入这类数据表示后，其通用性和利用率能否高。

2. 标记符数据表示与描绘符数据表示有何差异？描绘符数据表示与向量数据表示对向量数据构造所供给的支拥有什么不一样？

答： 标记符数据表示与描绘符数据表示的差异是标记符与每个数据相连，

合存于同一储存单元，描绘单个数据的种类特征 ; 描绘符是与数据分开寄存，用于描绘向量、数组等成块数据的特色。

描绘符数据表示为向量、数组的的实现供给了支持，有益于简化高级

语言程序编译中的代码生成， 能够比变址法更快地形成数据元素的地点。 但 负阶，最小

为 0)

最大阶

(2^p-1)

最小尾数值

(rm^(-1))

最大尾数值

(1-rm^(-m'))

可表示的最

小值

可表示的最

大值

阶的个数

(2^p)

可表示的尾

数的个数

可表示的规

格化数的个

数

note:

2^6-1 2^6-1 2^6-1

1/2 1/8 1/16

1-2^(-48) 1-8^(-16) ，即(1-2^(-48)) 1-16^(-12)，即(1-2^(-48))

1/2 1/8 1/16

2^63*(1-2^(-48)) 8^63*(1-8^(-16)) 16^63*(1-16^(-12))

计算机组成原理课后答案

计算机组成原理课后答案

计算机组成原理课后答案

习题解答

第一章 思考题与习题

1．什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？

计算机系统是指计算机硬件、软件和数据通信设备的物理或逻辑的综合体。

硬件即指计算机的实体部分。

软件是由计算机运行所需的程序及相关文档

硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要

4．如何理解计算机组成和计算机体系结构？

计算机体系结构是指那些能够被程序员所见到的计算机系统的属性， 即概念性的结构与 功能特性，通常是指用机器语言编程的程序员所看到的传统机器的属性，包括指令集、数据 类型、存储器寻址技术、I/O 机理等等

计算机组成是指如何实现计算机体系结构所体现的属性， 它包含了许多对程序员来说是 透明的硬件细节。

5．冯·诺依曼计算机的特点是什么？

(1) 计算机由运算器、存储器、控制器和输入设备、输出设备五大部件组成

(2) 指令和数据以同等的地位存放于存储器内，并可以按地址寻访

(3) 指令和数据均可以用二进制代码表示

(4) 指令由操作码和地址码组成

(5) 指令在存储器内按顺序存放。

(6) 机器以运算器为中心。

6．画出计算机硬件组成框图，说明各部件的作用及计算机硬件的主要技术指标。

硬件的主要技术指标： (1) 机器字长：指 CPU 一次能处理数据的位数，通常与 CPU 的寄存器位数有关

(2) 存储容量： 包括主存容量和辅存容量， 存放二进制代码的总数＝存储单元个数×存储字长

(3) 运算速度：主频、Gibson 法、MIPS 每秒执行百万条指令、CPI 执行一条指令所需 时钟周期数、FLOPS 每秒浮点运算次数

7．解释下列概念： 主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储 容量、机器字长、指令字长。

主机——是计算机硬件的主体部分，由CPU+MM（主存或内存）组成；

CPU——中央处理器，是计算机硬件的核心部件，由运算器+控制器组成；