计算机组成原理(下)

计算机组成原理实验（接线、实验步骤）实验⼀运算器[实验⽬的]1.掌握算术逻辑运算加、减、乘、与的⼯作原理；2.熟悉简单运算器的数据传送通路；3.验证实验台运算器的8位加、减、与、直通功能；4.验证实验台4位乘4位功能。

[接线]功能开关：DB=0 DZ=0 DP=1 IR/DBUS=DBUS接线：LRW：GND（接地）IAR-BUS# 、M1、M2、RS-BUS#：接+5V控制开关：K0：SW-BUS# K1：ALU-BUSK2：S0 K3：S1 K4：S2K5：LDDR1 K6：LDDR2[实验步骤]⼀、(81)H与(82)H运算1.K0=0：SW开关与数据总线接通K1=0：ALU输出与数据总线断开2.开电源，按CLR#复位3.置数（81）H：在SW7—SW0输⼊10000001→LDDR2=1，LDDR1=0→按QD：数据送DR2置数（82）H：在SW7—SW0输⼊10000010→LDDR2=0，LDDR1=1→按QD：数据送DR1 4.K0=1：SW开关与数据总线断开K1=1：ALU输出与数据总线接通5. S2S1S0=010：运算器做加法（观察结果在显⽰灯的显⽰与进位结果C的显⽰）6.改变S2S1S0的值，对同⼀组数做不同的运算，观察显⽰灯的结果。

⼆、乘法、减法、直通等运算1.K0K1=002.按CLR#复位3.分别给DR1和DR2置数4.K0K1=115. S2S1S0取不同的值，执⾏不同的运算[思考]M1、M2控制信号的作⽤是什么？运算器运算类型选择表选择操作S2 S1 S00 0 0 A&B0 0 1 A&A(直通)0 1 0 A+B0 1 1 A-B1 0 0 A(低位)ΧB(低位)完成以下表格ALU-BUS SW-BUS# 存储器内容S2S1S0 DBUS C输⼊时：计算时：DR1：01100011DR2：10110100（与）DR1：10110100DR2：01100011（直通）DR1：01100011DR2：01100011（加）DR1：01001100DR2：10110011（减）DR1：11111111DR2：11111111（乘）实验⼆双端⼝存储器[实验⽬的]1.了解双端⼝存储器的读写；2.了解双端⼝存储器的读写并⾏读写及产⽣冲突的情况。

半导体存储器原理实验一、实验目的：1、掌握静态存储器的工作特性及使用方法。

2、掌握半导体随机存储器如何存储和读取数据。

二、实验要求：按练习一和练习二的要求完成相应的操作，并填写表2.1各控制端的状态及记录表2.2的写入和读出操作过程。

三、实验方案及步骤：1、按实验连线图接线，检查正确与否，无误后接通电源。

2、根据存储器的读写原理，按表2.1的要求，将各控制端的状态填入相应的栏中以方便实验的进行。

3、根据实验指导书里面的例子练习，然后按要求做练习一、练习二的实验并记录相关实验结果。

4、比较实验结果和理论值是否一致，如果不一致，就分析原因，然后重做。

四、实验结果与数据处理：（1）表2.1各控制端的状态（2）练习操作数据1：（AA）16 =（10101010）2写入操作过程：1)写地址操作：①应设置输入数据的开关状态：将试验仪左下方“INPUT DEVICE”中的8位数据开关D7-D0设置为00000000即可。

②应设置有关控制端的开关状态：先在实验仪“SWITCH UNIT”中打开输入三态门控制端，即SW-B=0，打开地址寄存器存数控制信号，即LDAR=1,关闭片选信号（CE），写命令信号（WE）任意，即CE=1,WE=0或1。

③应与T3脉冲配合可将总线上的数据作为地址输入AR地址寄存器中：按一下微动开关START即可。

④应关闭AR地址寄存器的存数控制信号：LDAR=0。

2）写内容操作：①应设置输入数据的开关状态：将试验仪左下方“INPUT DEVICE”中的8位数据开关D7-D0设置为10101010。

②应设置有关控制端的开关状态：在实验仪“SWITCH UNIT”中打开输入三态门控制端，即SW-B=0，关闭地址寄存器存数控制信号，即LDAR=0，打开片选信号（CE）和写命令信号（WE），即CE=0,WE=1。

③应与T3脉冲配合可将总线上的数据写入存储器6116的00000000地址单元中：再按一下微动开关START即可。

第5章习题参考答案1．请在括号内填入适当答案。

在CPU中：(1)保存当前正在执行的指令的寄存器是（IR ）；(2)保存当前正在执行的指令地址的寄存器是（AR ）(3)算术逻辑运算结果通常放在（DR ）和（通用寄存器）。

2．参见图5.15的数据通路。

画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。

标出各微操作信号序列。

解：STO R1, (R2)的指令流程图及为操作信号序列如下：(PC)→AR(DR)→IR(M)→DR PC O , G, AR i R/W=R DR O , G, IR i(R2)→AR R 2O , G, AR i (R1)→DR R 1O , G, DR i (DR)→MR/W=WSTO R1, (R2)~3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。

解：LAD R3, (R0)的指令流程图及为操作信号序列如下：(PC)→AR (DR)→IR(M)→DR PC O , G, AR i R/W=R DR O , G, IR i(R3)→AR R 3O , G, AR i (M)→DR DR O , G, R 0i(DR)→R0R/W=RLAD (R3), R0~4．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。

解：5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。

解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。

所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。

6. 画出计算机硬件组成框图，说明各部件的作用及计算机系统的主要技术指标。

答：计算机硬件组成框图如下：控制器运算器CPU主机存储器输入设备接口输出设备接口外设各部件的作用如下：控制器：整机的指挥中心，它使计算机的各个部件自动协调工作。

运算器：对数据信息进行处理的部件，用来进行算术运算和逻辑运算。

存储器：存放程序和数据，是计算机实现“存储程序控制”的基础。

输入设备：将人们熟悉的信息形式转换成计算机可以接受并识别的信息形式的设备。

输出设备：将计算机处理的结果（二进制信息）转换成人类或其它设备可以接收和识别的信息形式的设备。

计算机系统的主要技术指标有：机器字长：指CPU一次能处理的数据的位数。

通常与CPU的寄存器的位数有关，字长越长，数的表示范围越大，精度也越高。

机器字长也会影响计算机的运算速度。

数据通路宽度：数据总线一次能并行传送的数据位数。

存储容量：指能存储信息的最大容量，通常以字节来衡量。

一般包含主存容量和辅存容量。

运算速度：通常用MIPS（每秒百万条指令）、MFLOPS（每秒百万次浮点运算）或CPI （执行一条指令所需的时钟周期数）来衡量。

CPU执行时间是指CPU对特定程序的执行时间。

主频：机器内部主时钟的运行频率，是衡量机器速度的重要参数。

吞吐量：指流入、处理和流出系统的信息速率。

它主要取决于主存的存取周期。

响应时间：计算机系统对特定事件的响应时间，如实时响应外部中断的时间等。

9. 画出主机框图，分别以存数指令“STA M”和加法指令“ADD M”（M均为主存地址）为例，在图中按序标出完成该指令（包括取指令阶段）的信息流程（如→①）。

假设主存容量为256M*32位，在指令字长、存储字长、机器字长相等的条件下，指出图中各寄存器的位数。

解：主机框图如P13图1.11所示。

（1）STA M指令：PC→MAR，MAR→MM，MM→MDR，MDR→IR，OP(IR)→CU，Ad(IR)→MAR，ACC→MDR，MAR→MM，WR（2）ADD M指令：PC→MAR，MAR→MM，MM→MDR，MDR→IR，OP(IR)→CU，Ad(IR)→MAR，RD，MM→MDR，MDR→X，ADD，ALU→ACC，ACC→MDR，WR假设主存容量256M*32位，在指令字长、存储字长、机器字长相等的条件下，ACC、X、IR、MDR寄存器均为32位，PC和MAR寄存器均为28位。

P156 4.1X＝0.1101 Y＝－0.0110（设机器数长度为8位）[X]补=0.1101000[－X]补=1.0011000[2X]补=溢出[－2X]补=溢出[X/2]补=0.0110100[-X/2]补=1.1001100[Y]补=1.1010000[－Y]补=0.0110000[2Y]补=1.0100000[－2Y]补=0.1100000[Y/2]补=1.1101000[-Y/2]补=0.0011000[-Y/4]补=0.0001100P156：2、（1）（2）P156：4－46－1原码恢复余数算法6－2原码加减交替算法P156：4.8阶码（5位补码）尾数（6位补码）（1）X=-1.625=-1.101B Y=5.25=101.01B X+YX－Y:1、对阶同上2、尾数相减：11.1100110+ 11.01011[E X-Y]补= 11.00100103、结果不需规格化4、舍入处理：[E X-Y]补＝1.00101[X-Y] = 0,0011 1,00101P108：9-1阶码（5位移码）尾数（6位补码）（1）X=5.25=101.01B Y=-1.625=-1.101B X*Y9-1 X/Y:9-2 X*Y9-2 X/Y《存储体系》P225：2、 （1） 片641641161664=⨯=⨯⨯K K（2） s msμ625.151282=（3） s ns μ64500128=⨯ P225：3、（1） 最大主存容量=bit 16218⨯（2） 共需片6416416416218=⨯=⨯⨯bitK bit芯片；若采用异步刷新，则刷新信号的周期为s msμ625.151282= （3） 每块8字节，则Cache 容量为行925128162==⨯BytebitK ，即c=9，Cache 采用2路组相联映射，则r=1。

主存容量为块161828162=⨯Bytebit，即m=16。

每块包含4个字，每字包含2个字节。

实验一寄存器实验一、实验目的1、了解CPTH模型机中寄存器的结构、工作原理及其控制方法.2、熟悉CPTH实验仪的基本构造及操作方法。

二、实验电路寄存器的作用是用于保存数据的，因为CPTH模型机是8位的,因此模型机中大部寄存器是8 位的，标志位寄存器（Cy, Z）是二位的.CPTH 用74HC574 (8—D触发器)来构成寄存器。

74HC574 的功能如表1—1所示：图1-1 74HC574的引脚图1. 在CLK的上升沿将输入端的数据打入到8 个触发器中2. 当OC = 1 时触发器的输出被关闭，当OC=0 时触发器的输出数据表1-1 74HC574功能表图1—2 74HC574工作波形图三、实验内容（一）proteus仿真平台1、proteus仿真平台简介Proteus软件是英国Lab Center Electronics公司出版的EDA工具软件。

它不仅具有其它EDA工具软件的仿真功能，还能仿真单片机及外围器件.它的主界面如图1-3所示：图1—3 proteus仿真平台主界面2、在proteus平台上运行电路:寄存器_1.DSN。

拨动开关,观察灯的亮灭，回答思考题1。

思考题1:先使OC=1,拨D0~D7=00110011,按下CK提供CLK上升沿;再拨D0~D7=01000100,OC=0，此时Q0～Q7为多少？3、CPTH模型机上，寄存器A的电路组成如图1-4所示。

在proteus平台上运行电路：寄存器_2.DSN，回答思考题2。

图1-4 寄存器A原理图思考题2：数据从D端传送到Q端，相应的控制端如何设置？3、CPTH模型机上，寄存器组R0～R3的电路组成如图1-5所示。

在proteus平台上运行电路：寄存器_3。

DSN，回答思考题3。

图1—5 寄存器组R0~R3 原理图74LS139是2—4线译码器，由A、B两个输入端选择控制4个输出端Y0～Y3，使能端E低电平有效，允许译码输出。

74HC32是或门，两个输入端同时为低电平，输出为低电平.具体的控制方式见表1-2。

计算机组成原理知到章节测试答案智慧树2023年最新青岛恒星科技学院第一章测试1.以下哪种语言是计算机可以直接识别和执行的（）。

参考答案:机器语言2.计算机系统的层次结构从内到外依次为（）。

参考答案:硬件系统、系统软件、应用软件3.在计算机层次结构中处于最底层级是（）。

参考答案:微程序设计级第二章测试1.所谓三总线结构的计算机是指（）。

参考答案:I/O总线、主存总线和DMA总线三组传输线2.总线复用方式可以（）。

参考答案:减少总线中信号线的数量3.在独立请求方式下，若有N个设备，则（）。

参考答案:有N个总线请求信号和N个总线响应信号4.地址总线传送的是地址信息。

（）参考答案:对5.计算机的各部件通过总线连接实现通信。

（）参考答案:对6.总线按传输信息的不同，可以分为（）。

参考答案:地址总线;控制总线;数据总线第三章测试1.Cache的地址映像中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作（）。

参考答案:全相联映像2.Cache-主存的地址映像中，有（）方式。

参考答案:直接映像;全相联映像;组相联映像3.外部存储器在断电的情况下，信息不会丢失。

（）参考答案:对4.Cache的作用是协调cpu和内存之间速度不匹配的问题。

（）参考答案:对5.内存分为SRAM和DRAM两种不同的类型。

（）参考答案:对6.内存与Cache之间以存储单元为单位进行数据的交换。

（）参考答案:错7.以下属于辅存特点的是（）。

参考答案:价格低;速度慢;容量大8.以下属于cache特点的是（）。

参考答案:价格贵;容量小;速度快9.按存取方式可以把存储器分为（）。

参考答案:只读存储器;顺序存取存储器;随机存取存储器10.按照存储器在计算机系统中的作用地位不同，存储器主要分为（）。

参考答案:主存储器;辅助存储器;高速缓冲存储器11.按照存储器在断电后信息是否还能持续保存，可以把存储器分为（）。

参考答案:非易失性存储器;易失性存储器12.半导体存储器根据信息存储的机理不同分为（）。

计算机组成原理》电大/国开第1~8章形考试题第一章形考1.1计算机系统是由()组成。

正确答案是：硬件、软件计算机系统的层次结构从下至上按顺序划分为()。

正确答案是：数字逻辑层、微体系结构层、指令系统层、操作系统层、汇编语言层、高级语言层1.2计算机硬件系统是由()组成正确答案是：运算器、控制器、存储器、输入输出设备、总线1.4计算机体系结构是指()。

正确答案是：从机器语言或者汇编语言的程序设计人员所见到的计算机系统的属性计算机组成是()。

正确答案是：计算机体系结构的逻辑实现第二章形考2.1(101001)2是(101001)2、(52)8、(00101001)BCD、和(233)16四个数中最小的数。

()正确的答案是“错”。

2.2计算机系统是由()组成。

正确答案是：硬件、软件计算机系统的层次结构从下至上按顺序划分为()。

正确答案是：数字逻辑层、微体系结构层、指令系统层、操作系统层、汇编语言层、高级语言层2.3长度相同但格式不同的2种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则它们可表示的数的范围和精度为()。

正确答案是：前者可表示的数的范围大但精度低2.5奇偶校验码通常可以发现单个位错，但是不能确定是哪一位错，还可以发现奇数个位错，但肯定不能发现偶数个位错。

() 正确的答案是“对”2.6两个补码数相加，只有在（）时有可能产生溢出。

（）正确答案是：符号位相同在定点二进制运算器中，减法运算一般通过（）来实现。

正确答案是：原码运算的二进制减法器下列说法中正确的是（）。

正确答案是：定点数和浮点数运算都有可能产生溢出在定点数运算中产生溢出的原因是（）。

正确答案是：运算的结果超出了机器的表示范围定点数补码加法具有两个特点：一是符号位与数值位分别进行运算；二是符号位向更高位上的进位要舍去。

（）正确的答案是“错”。

在定点二进制运算器中，加法运算一般通过原码运算的二进制加法器来实现。

（）正确的答案是“错”。

红色标记为找到了的参考答案，问答题比较全，绿色标记为个人做的，仅供参考！第一章计算机系统概述1. 目前的计算机中，代码形式是______。

A．指令以二进制形式存放，数据以十进制形式存放B．指令以十进制形式存放，数据以二进制形式存放C．指令和数据都以二进制形式存放D．指令和数据都以十进制形式存放2. 完整的计算机系统应包括______。

A. 运算器、存储器、控制器B. 外部设备和主机C. 主机和实用程序D. 配套的硬件设备和软件系统3. 目前我们所说的个人台式商用机属于______。

A.巨型机B.中型机C.小型机D.微型机4. Intel80486是32位微处理器，Pentium是______位微处理器。

Ａ．１６Ｂ．３２Ｃ．４８Ｄ．６４5. 下列______属于应用软件。

A. 操作系统B. 编译系统C. 连接程序D.文本处理6. 目前的计算机，从原理上讲______。

A.指令以二进制形式存放，数据以十进制形式存放B.指令以十进制形式存放，数据以二进制形式存放C.指令和数据都以二进制形式存放D.指令和数据都以十进制形式存放7. 计算机问世至今，新型机器不断推陈出新，不管怎样更新，依然保有“存储程序”的概念，最早提出这种概念的是______。

A.巴贝奇B.冯. 诺依曼C.帕斯卡D.贝尔8.通常划分计算机发展时代是以（）为标准A.所用的电子器件B.运算速度C.计算机结构D.所有语言9.到目前为止，计算机中所有的信息任以二进制方式表示的理由是（）A.节约原件B.运算速度快C.由物理器件的性能决定D.信息处理方便10.冯.诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（）A.指令操作码的译码结果B.指令和数据的寻址方式C.指令周期的不同阶段D.指令和数据所在的存储单元11.计算机系统层次结构通常分为微程序机器层、机器语言层、操作系统层、汇编语言机器层和高级语言机器层。

层次之间的依存关系为（）A.上下层都无关B.上一层实现对下一层的功能扩展，而下一层与上一层无关C.上一层实现对下一层的功能扩展，而下一层是实现上一层的基础D.上一层与下一层无关，而下一层是实现上一层的基础12.指令流通常是（）A.从主存流向控制器B.从控制器流向主存C.从控制器流向控制器D.从主存流向主存13.以下叙述中正确的是（）A.寄存器的设置对汇编语言程序是透明的B.实际应用程序的预测结果能够全面代表计算机的性能C.系列机的基本特征是指令系统向后兼容D.软件和硬件在逻辑功能上是等价的14.存储A.__程序____并按B.__地址____顺序执行,这是冯•诺依曼型计算机的工作原理。