CD4511引脚图及功能文档

创作时间：二零二一年六月三十日

创作时间：二零二一年六月三十日 CD4511引脚图及功能之南宫帮珍创作

创作时间：二零二一年六月三十日

CD4511是一个用于驱动共阴极 LED （数码管）显示器的 BCD 码—七段码译码器, 特点如下：

具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较年夜的拉电流.可直接驱动LED显示器.

用CD4511实现LED与接口方法如下图：

其功能介绍如下： BI：4脚是消隐输入控制端, 当BI=0 时, 不论其它输入端状态如何, 七段数码管均处于熄灭（消隐）状态, 不显示数字. LT：3脚是测试输入端, 当BI=1, LT=0 时, 译码输出全为1, 不论输入 DCBA 状态如何, 七段均发亮, 显示“8”.它主要用来检测数码管是否损坏. LE：锁定控制端, 当LE=0时, 允许译码输出.

LE=1时译码器是锁定坚持状态, 译码器输出被坚持在LE=0时的数值. A1、A2、A3、A4、为8421BCD码输入端. a、b、c、d、e、f、g：为译码输出端, 输出为高电平1有效.

CD4511的内部有上拉电阻, 在输入端与数码管笔段端接上限流电阻就可工作. 创作时间：二零二一年六月三十日

创作时间：二零二一年六月三十日 1. CD4511的引脚 CD4511具有锁存、译码、消隐功能, 通常以反相器作输出级, 通经常使用以驱动LED.其引脚图如3-2所示. 各引脚的名称：其中7、1、2、6分别暗示A、B、C、D；5、4、3分别暗示LE、BI、LT；13、12、11、10、9、15、14分别暗示 a、b、c、d、e、f、g.左边的引脚暗示输入, 右边暗示输出, 还有两个引脚8、16分别暗示的是VDD、VSS. 2. CD4511的工作原理

1. CD4511的工作真值表如表3-2

2. 锁存功能

译码器的锁存电路由传输门和反相器组成,传输门的导通或截止由控制端LE的电平状态. 当LE为“0”电平导通, TG2截止；当LE为“1”电平时, TG1截止, TG2导通, 此时有锁存作用.如图3-3（3）译码 CD4511译码用两级或非门担负, 为了简化线路, 先用二输入端与非门对输入数 据B、C进行组合, 得出、、、四项, 然后将输入的数据A、D一起用或

非门译码. （4）消隐 BI为消隐功能端, 该端施加某一电平后, 迫使B端输出为低电平, 字形消隐.消隐控制电路如图3-4所示. 消隐输出J的电平为 J= =（C+B）D+BI如不考虑消隐BI项, 便得J=（B+C）D据上式, 当输入BCD代码从1010---1111时, J端都为“1”电平, 从而使显示器中的字形消隐.

输 入 输 出

LE BI LI D C B A a b c d e f g 显示

X X 0 X X X X 1 1 1 1 1 1 1 8

X 0 1 X X X X 0 0 0 0 0 0 0 消隐

0 1 1 0 0 0 0 1 1 1 1 1 1 0 0

0 1 1 0 0 0 1 0 1 1 0 0 0 0 1

0 1 1 0 0 1 0 1 1 0 1 1 0 1 2

0 1 1 0 0 1 1 1 1 1 1 0 0 1 3

0 1 1 0 1 0 0 0 1 1 0 0 1 1 4

0 1 1 0 1 0 1 1 0 1 1 0 1 1 5

0 1 1 0 1 1 0 0 0 1 1 1 1 1 6

0 1 1 0 1 1 1 1 1 1 0 0 0 0 7

0 1 1 1 0 0 0 1 1 1 1 1 1 1 8

0 1 1 1 0 0 1 1 1 1 0 0 1 1 9

0 1 1 1 0 1 0 0 0 0 0 0 0 0 消隐

0 1 1 1 0 1 1 0 0 0 0 0 0 0 消隐

0 1 1 1 1 0 0 0 0 0 0 0 0 0 消隐

0 1 1 1 1 0 1 0 0 0 0 0 0 0 消隐

0 1 1 1 1 1 0 0 0 0 0 0 0 0 消隐 创作时间：二零二一年六月三十日

创作时间：二零二一年六月三十日 0 1 1 1 1 1 1 0 0 0 0 0 0 消隐

1 1 1 X X X X 锁 存 锁存

表3-2 CD 4511的真值表

CD4518/CC4518是二、十进制（8421编码）同步加计数器, 内含两个单位的加计数器, 其功能表如真值表所示.每单个单位有两个时钟输入端CLK和EN, 可用时钟脉冲的上升沿或下降沿触发.由表可知, 若用ENABLE信号下降沿触发, 触发信号由EN端输入,

CLK端置“0”；若用CL℃K信号上升沿触发, 触发信号由CL℃K端输入, ENABLE端置“1”.RESET端是清零端, RESET端置“1”时, 计数器各端输出端Q1～Q4均为“0”, 只有RESET端置“0”时, CD4518才开始计数. CD4518采纳并行进位方式, 只要输入一个时钟脉冲, 计数单位Q1翻转一次；当Q1为1, Q4为0时,

每输入一个时钟脉冲, 计数单位Q2翻转一次；当Q1=Q2=1时, 每输入一个时钟脉冲Q3翻转一次；当Q1=Q2=Q3=1或Q1=Q4=1时,

每输入一个时钟脉冲Q4翻转一次.这样从初始状态（“0”态）开始计数, 每输入10个时钟脉冲, 计数单位便自动恢复到“0”态.若将第一个加计数器的输出端Q4A作为第二个加计数器的输入端ENB的时钟脉冲信号, 即可组成两位8421编码计数器, 依次下去可以进行多位串行计数.

CD4520/CC4520为二进制加计数器, 由两个相同的内同步4级计数器构成.计数器级为D型触发器, 具有内部可交换CP和EN线,

用于在时钟上升沿或下降沿加计数.在单个单位运算中, EN输入坚持高电平, 且在CP上升沿进位.CR线为高电平时, 计数器清零.创作时间：二零二一年六月三十日

创作时间：二零二一年六月三十日 计数器在脉动模式可级联, 通过将Q3连接至下—计数器的EN输入端可实现级联, 同时后者的CP输入坚持低电平.

引脚功能：

引脚 符号 功能

1 9 CLOCK 时钟输入端

7 15 RESET 消除端

2 10 ENABLE 计数允许控制端

3 4 5 6 Q1A-Q4A 计数输出端

11 12 13 14 Q1B-Q4B 计数输出端

8 VSS 地

16 VDD 电源正

CD4518 CD4520 引脚图

CD4518逻辑图 创作时间：二零二一年六月三十日

创作时间：二零二一年六月三十日 CD4520逻辑图

真值表功能：

CL℃K ENABLE RESET ACTION

上升沿 1 0 加计数

0 下降沿 0 加计数

下降沿 X 0 不变

X 上升沿 0 不变

上升沿 0 0 不变

1 下降沿 0 不变

X X 1 Q0～Q4=0

CD4518 CD4520时序图

典范应用电路： 创作时间：二零二一年六月三十日

创作时间：二零二一年六月三十日 纹波串连4个计数器正极性边缘触发

同步串连二进制计数器负边缘触发

创作时间：二零二一年六月三十日

创作时间：二零二一年六月三十日 功能图

极限参数：

DC SupplyVoltageRange, (VDD) -0.5V to +20V

(Voltage Referenced to VSS Terminals)

Input Voltage Range, All Inputs输入电压范围, 所有投入

DC Input Current, Any One Input直流输入电流 ±10mA

Operating Temperature Range 工作温度范围 -55℃ to +125℃

Storage Temperature Range (TSTG)贮存温度范围 -65℃ to +150℃

创作时间：二零二一年六月三十日