第5章单片机中断系统本章主要内容5.1 中断概述5.2 中断系统结构及控制5.3 中断响应及处理过程5.4 中断应用举例§5.1 中断概述§5.1.1 微机的输入/输出方式单片机系统中，CPU和外部设备之间不断进行信息的传输。
通常CPU和外设之间的信息传送方式一般有以下几种方式：程序控制方式中断方式直接存储器存取（DMA）方式§5.1.1 微机的输入/输出方式1、程序控制方式信息传送过程是在程序控制下进行。
可以分为以下两种方式。
无条件传送方式：当外设已准备就绪，那就不必查询外设的状态而进行信息传输，称为无条件传送方式。
此种信息传送方式只适用于简单的外设。
如开关和数码段显示器等。
§5.1.1 微机的输入/输出方式1、程序控制方式条件查询传送方式：CPU通过执行程序不断读取并测试外部设备状态，如果输入设备处于准备好状态或输出设备为空闲状态时，则CPU 执行传送信息指令。
由于条件传送方式是CPU在不断查询外部设备的当前状态后才进行信息传送，所以也称为“查询式传送”。
§5.1.1 微机的输入/输出方式2、中断控制方式外部设备与CPU之间以中断信号作为数据交换的控制信号。
当外部设备需要与CPU进行数据交换时，由接口部件向CPU发出一个请求信号，CPU响应这一中断请求后，便可在中断服务程序中完成一个字节或一个字的信息交换。
中断控制方式一般用低速外部设备与CPU之间的信息交换。
中断控制方式每操作一次，CPU要打断原来执行的程去执行一段中断服务程序，对速度较高的外部设备将会产生信息丢失，因此不能采用。
所以也称为“查询式传送”。
3、DMA 控制方式（直接存储器存取）DMA 控制方式主要用于存储器和外设之间直接传送。
一般是数据块为单位传送数据的方式。
当某一外部设备需要输入/输出一批数据时，向DMA 控制器发出请求，DMA 控制器接收到这一请求后，向CPU 发出总线请求信号。
§5.1.1 微机的输入/输出方式§5.1.1 微机的输入/输出方式3、DMA控制方式（直接存储器存取）CPU响应DMA的请求，把总线使用权赋给DMA控制器，外设利用DMA通道直接将数据写入存储器或将数据从存储器中读出，传送过程不需要CPU参与。
当这批数据传送后，DMA控制器再向CPU发出“结束中断请求”，CPU响应这一中断请求,即可收回总线使用权。
采用DMA控制方式，CPU只需在数据传送结束时响应一次中断，减轻了CPU的负担，系统的速度会大大增加。
§5.1.2 中断的概念1、中断当CPU正在处理某段程序的时候，外部或者内部发生的某一事件请求CPU迅速去处理，于是CPU暂时中断当前的工作，去处理所发生的事件。
处理完该事件后，再返回到原来被中断的地方继续原来的工作，此过程称为中断。
2、中断源引起CPU中断的内部或外部事件就是中断源。
3、中断请求中断源向CPU发的处理请求即中断请求或中断申请。
§5.1.2 中断的概念主程序响应中断请求中断服务程序返回主程序继续执行主程序¾示例1§5.1.2 中断的概念4、中断响应CPU暂时中止正在处理的事情，转去处理突发事件的过程，称为中断响应。
5、其它概念实现中断功能的部件称为中断系统，又称中断机构。
CPU响应中断后,处理中断事件的程序称中断服务程序。
在CPU暂时中止执行的程序，转去执行中断服务程序时PC值即为断点地址。
CPU执行完中断服务程序后回到断点的过程称为中断返回。
§5.1.2 中断的概念6、中断的主要功能 使CPU与外设同步工作 实现实时处理 故障及时处理 7、中断方式的优点： 消除了CPU在查询方式中的等待现象，大大提高了CPU 的工作效率。
将从现场采集的数据通过中断方式及时传送给CPU，经 过处理后可立即作出反应，实现现场控制。
采用查询方 式很难做到及时采集，实时控制。
§5.2 中断系统的结构及控制主要内容： §5.2.1 MCS-51的中断结构 §5.2.2 MCS-51的中断源§5.2.1 MCS-51 中断结构TCON INT0 IT0=0 IT0=1 T0 IT1=0 INT1 IT1=1 T1 TX RX T2 T2EX TF1 TI RI TF2 EXF2 + + 1 IE1 TF0 ET0 PX1 EX1 PT1 ET1 PS ES PT2 ET2 EA 1 IE0 EX0 IE IP PX0 1 0 PT0 1 0 1 0 1 0 1 0 1 0 自 然 优 先 级 中断 矢量地址 硬件查询 自 然 优 先 级 中断 矢量地址 低 级 中 断 请 求 PC 高 级 中 断 请 求 PC各中断 总允许 源允许优先级图5-2 89C52单片机的中断系统结构§5.2.2 MCS-51的中断源MCS-51中断系统主要是对5个中断源进行管理， 增强型单片机（如89C52）是6个中断源，依次为： ① ② ③ ④ ⑤ ⑥ 外部中断0（P3.2）； 外部中断1（P3.3）； 定时器/计数器0； 定时器/计数器1； 定时器/计数器2； 串行口中断； CPU主要是通过以下几个特殊寄存器对中断源进 行管理。
§5.2.2 MCS-51的中断源1. 寄存器TCON中的中断标志8FH 8EH 8DH TCON TF1 （88H） 定时器/计 数器T1溢 出中断请 求标志位 TF0 8CH 8BH 8AH 89H IE1 IT1 IE0 88H IT0当启动T1计数后，T1从初值开始加 1计数，计数器最高位产生溢出时， 由硬件使TF1置1，并向CPU发出中 断请求。
当CPU响应中断时，硬件 将自动对TF1清0。
§5.2.2 MCS-51的中断源1. 寄存器TCON中的中断标志8FH 8EH 8DH TCON TF1 （88H） TF0 8CH 8BH 8AH 89H IE1 IT1 IE0 88H IT0定时器/计 数器T0溢 出中断请 求标志位当启动T0计数后，T0从初值 开始加1计数，计数器最高位 产生溢出时，由硬件使TF0置 1，并向CPU发出中断请求。
当CPU响应中断时，硬件将自 动对TF0清0。
§5.2.2 MCS-51的中断源1. 寄存器TCON中的中断标志8FH 8EH 8DH TCON TF1 （88H） TF0 8CH 8BH 8AH 89H IE1 IT1 IE0 88H IT0当检测到外部中断引脚1 上存在有效的中断请求 信号时,由硬件使IE1置 1。
当CPU响应中断请求 时,由硬件使IE1清0。
外部中断1 (P3.3)的中 断请求标 志位§5.2.2 MCS-51的中断源1. 寄存器TCON中的中断标志8FH 8EH 8DH TCON TF1 （88H） TF0 8CH 8BH 8AH 89H IE1 IT1 IE0 88H IT0当检测到外部中断引脚0 上存在有效的中断请求 信号时,由硬件使IE0置 1。
当CPU响应中断请求 时,由硬件使IE0清0。
外部中断0 (P3.2)的中 断请求标 志位§5.2.2 MCS-51的中断源1. 寄存器TCON中的中断标志8FH 8EH 8DH TCON TF1 （88H） TF0 8CH 8BH 8AH 89H IE1 IT1 IE0 88H IT0IT1=0时，外部中断1为电平触发方 式。
CPU在每一个机器周期S5P2 期间采样外部中断请求引脚的输入 电平。
若外部中断1请求为低电平， 则使IE1置1；若为高电平，则使IE1 清0。
外部中断1 的中断触 发方式控 制位§5.2.2 MCS-51的中断源1. 寄存器TCON中的中断标志8FH 8EH 8DH TCON TF1 （88H） TF0 8CH 8BH 8AH 89H IE1 IT1 IE0 88H IT0注意：在电平触发方式中，CPU响应中断时不会清除IE1标志，所 以在中断返回前必须撤销INT1引 脚上的低电平，否则将再次中断 造成出错。
外部中断1 的中断触 发方式控 制位§5.2.2 MCS-51的中断源1. 寄存器TCON中的中断标志8FH 8EH 8DH TCON TF1 （88H） TF0 8CH 8BH 8AH 89H IE1 IT1 IE0 88H IT0IT1=1时，外部中断1为边沿触发方式。
CPU在每一个机器周期S5P2期间采 样外部中断请求引脚的输入电平。
如果在 相继的两个机器周期采样过程中，一个机 器周期采样到外部中断1请求引脚为高电 平，接着的下一个机器周期采样到为低电 平（下降沿） ，则使IE1置1。
直到CPU 响应该中断时，才由硬件使IE1清0。
外部中断1 的中断触 发方式控 制位§5.2.2 MCS-51的中断源1. 寄存器TCON中的中断标志8FH 8EH 8DH TCON TF1 （88H） TF0 8CH 8BH 8AH 89H IE1 IT1 IE0 88H IT0注意：为保证CPU在两个机器周期内检测到“负跳变”，输入高、低 电平的持续时间起码要保持12个 时钟周期。
外部中断1 的中断触 发方式控 制位§5.2.2 MCS-51的中断源1. 寄存器TCON中的中断标志8FH 8EH 8DH TCON TF1 （88H） TF0 8CH 8BH 8AH 89H IE1 IT1 IE0 88H IT0外部中断0 的中断触 发方式控 制位§5.2.2 MCS-51的中断源2. 寄存器SCON中的中断标志SCON （98H） 99H TI 98H RI§5.2.2 MCS-51的中断源2. 寄存器SCON中的中断标志SCON （98H） 99H TI 98H RICPU将一个数据写入发送 缓冲器SBUF时，就启动发送。
每发送完一帧串行数据后，硬 件置位TI。
但CPU响应中断 时，并不清除TI，必须在中断 服务程序中由软件对TI清0。
串行口 发送中 断请求 标志位§5.2.2 MCS-51的中断源2. 寄存器SCON中的中断标志SCON （98H） 99H TI 98H RI在串行口允许接收时，每 接收完一个串行帧，硬件置位 RI。
同样，CPU响应中断时不 会清除RI，必须在中断服务程 序中由软件对RI清0。
串行口 接收中 断请求 标志位§5.2.2 MCS-51的中断源3. 中断允许寄存器IE功能：控制各个中断源的允许和屏蔽，能够位寻址，单片 机复位时其值为00H。
AFH AEH ADH ACH ABH AAH A9H A8H IE EA （A8H） ET2 ES ET1 EX1 ET0 EX0§5.2.2 MCS-51的中断源3. 中断允许寄存器IEAFH AEH ADH ACH ABH AAH A9H A8H IE EA （A8H） 中断 允许 总控 制位 ET2 ES ET1 EX1 ET0 EX0EA =0，屏蔽所有的中断请求； EA =1，开放CPU中断。
