基于FPGA的北斗QPSK调制实现与解调验证

基于FPGA的QPSK OFDM调制解调器设计与实现OFDM（正交频分多路复用）是一种高效的调制解调技术，常用于无线通信系统中。

本文将介绍基于FPGA的QPSK（四相移键控）OFDM调制解调器的设计与实现。

一、引言OFDM技术在无线通信领域有着广泛的应用，其通过将高速数据流分成多个低速子载波进行传输，有效提高了系统的传输效率和频谱利用率。

而QPSK调制方式在OFDM系统中常被使用，能够传输两个比特的信息。

二、系统设计1. 系统框架基于FPGA的QPSK OFDM调制解调器主要包括信号生成、调制、多载波复用、通道传输、接收、解调等模块。

其中，信号生成模块负责产生待发送的信息信号；调制模块将信息信号进行QPSK调制；多载波复用模块将调制后的信号进行串行-并行转换；通道传输模块将并行数据通过多个子载波进行传输；接收模块接收并处理接收到的信号；解调模块将接收到的信号进行QPSK解调，得到原始信息信号。

2. 信号生成在信号生成模块中，我们可以使用伪随机序列发生器生成随机的数字信号作为待发送的信息源。

这里我们选择使用16位的二进制数字信号。

3. QPSK调制QPSK调制模块将二进制信号映射到复平面上的四个相位，即正弦信号与余弦信号共同构成的星座图。

通过将两个比特的输入分别映射到正弦信号与余弦信号的相位上，得到QPSK调制信号。

4. 多载波复用多载波复用模块将QPSK调制信号进行串行-并行转换，将多个并行的调制信号通过并行数据总线发送到通道传输模块。

5. 通道传输通道传输模块将并行的调制信号通过多个子载波进行传输。

在传输过程中，可能会出现信道衰落、噪声等问题，需要引入信道估计和均衡技术进行处理。

6. 接收与解调接收模块接收到经过信道传输后的信号，并进行信道估计和均衡处理，将接收到的信号进行QPSK解调，得到原始的二进制信息。

三、系统实现本文使用基于FPGA的开发板进行系统的实现。

通过使用硬件描述语言进行电路的设计，将各个模块进行逻辑连接，实现QPSK OFDM 调制解调器的功能。

一、概述QPSK调制解调技术是一种数字通信中常用的调制解调方式。

QPSK是Quadrature Phase Shift Keying的缩写，即正交相移键控。

它通过改变正交载波的相位来传输数字信号，具有传输速率高、频谱利用率高的优点，被广泛应用于无线通信、卫星通信、数字电视等领域。

本文将介绍QPSK调制解调的原理和实现方法，以帮助读者更深入地理解这一技术。

二、QPSK调制原理QPSK调制是通过改变正交载波的相位来传输数字信号。

在QPSK调制中，有两路正交的载波信号，分别记为I通道和Q通道。

对于要传输的数字信号，首先将其分为两个独立的部分，分别用来调制I通道和Q通道的载波。

通过改变正弦载波的相位来表示不同的数字信号，从而实现信号的传输。

QPSK调制可以用以下公式表示：S(t) = Icos(2πfct) - Qsin(2πfct)其中，S(t)代表输出的调制信号，I和Q分别是I通道和Q通道的调制信号，fc代表载波频率。

通过改变I和Q的数值，可以实现不同数字信号的传输。

三、QPSK解调原理QPSK解调是指将接收到的QPSK信号转换为原始的数字信号。

在QPSK解调中，接收到的信号经过信号处理后，被分别送入两个相位解调器，得到两个独立的解调信号。

通过合并两个解调信号，即可得到原始的数字信号。

QPSK解调可以用以下公式表示：I = ∫S(t)cos(2πfct)dtQ = -∫S(t)sin(2πfct)dt通过对接收到的信号进行数学处理，得到I和Q的数值，进而实现信号的解调。

四、QPSK调制解调的实现方法1. QPSK调制实现QPSK调制可以通过数字信号处理器（DSP）来实现。

将要传输的数字信号转换为两个独立的调制信号，即I和Q。

将这两个调制信号送入正交调制器，经过信号处理后得到QPSK信号。

通过数模转换器将数字信号转换为模拟信号输出。

2. QPSK解调实现QPSK解调可以通过相位解调器来实现。

接收到的QPSK信号先经过一系列处理，如信号衰减、滤波等，然后被送入两个相位解调器，分别得到I和Q的解调信号。

基于FPGA的QPSK解调技术的设计与实现的开题报告一、选题背景及意义随着现代通信技术的发展，频谱资源越来越紧张，为提高频谱利用效率，射频通信系统中使用数字调制技术是一种可有效降低带宽能量占用和提高信道容量的方式。

其中一种常用的数字调制技术是QPSK调制，它可以将两路单极性NRZ数据分别调制在正弦波和余弦波载波上，实现带宽利用率的提高。

在接收端，解调器需要对QPSK调制信号进行还原，提取出原始的信息数据。

因此，本课题选取了基于FPGA的QPSK解调技术的设计与实现作为研究方向，旨在探索一种高效实现数字信号解调的方法，为提高现代通信技术的发展水平做出贡献。

二、研究内容1. 系统总体设计本课题设计的QPSK解调系统包括射频前端的载频同步、时序同步、均衡、解调等模块，还包括数字信号处理相关的滤波器、采样率变换等模块。

通过这些模块的协同作用，将接收到的QPSK调制信号解调还原成原始的数字信号数据流。

2. 载频同步模块该模块负责完成载频的同步，用于去除接收端的时移影响和相位偏差。

常用的载频同步算法有Costas算法、DDS算法、ZT算法等。

3. 时序同步模块该模块用于解决接收数据中时序抖动的问题，采用软判决算法实现。

4. 均衡模块该模块用于抑制信道传输时产生的干扰，提高系统的抗干扰性能。

常用的均衡算法有线性均衡算法、决策反馈均衡算法等。

5. 解调模块该模块用于将QPSK调制信号还原成原始数字信号。

该模块通常包括滤波器、采样率变换器等子模块。

三、研究计划第一年：我们将完成系统的总体设计，并完成载频同步模块和时序同步模块的算法研究和验证。

同时进行硬件平台的搭建和仿真测试。

第二年：我们计划完成均衡模块和解调模块的算法研究和验证，并将这些模块集成到硬件平台上。

在验证完成后，完善系统的功能和性能，并进行实际场景测试。

第三年：在系统的测试和实际应用中不断完善和优化，提高系统的性能和稳定性，并探索将该技术应用到更广泛领域的可能性，为现代通信技术的发展做出更大的贡献。

基于FPGA的QPSK高速数字调制系统的研究与实现摘要：介绍了一种基于FPGA的QPSK的高速数字调制系统的实现方案。

先从调制系统的基本框图入手，简要介绍其实现原理及流程；然后着重介绍FPGA功能模块的软件编程、优化及整个系统的性能。

关键词：FPGA QPSK 直接序列扩频高速调制1 系统实现原理及流程本调制系统的设计目的是实现高速数字图像传输。

系统的硬件部分主要包括FPGA、A/D转换器、D/A转换器、正交调制器、输出电路等。

根据数字图像传输的特点，采用扩频调制技术。

这是因为扩频方式的抗干扰、抗衰落及抗阻塞能力强，而且扩频信号的功率谱密度很低，有利于隐蔽。

同时，为了提高数据传输的可靠性和有效性，降低信号失真度，减少码间干扰，在调制系统中还加入编码、交比例中项及匹配滤波。

这些处理都在FPGA中实现，使整个调制系统具有可编程的特点，易于根据实际要求进行功能上的扩展和缩减。

系统的原理框图如图1所示。

电路的具体工作过程为：图像信号经过A/D转换器AD9214完成模/数转换，输出信号送入FPGA。

由FPGA对信号进行编码、交织、串/并变换、扩频调制及匹配滤波。

FPGA输出两路数字信号，经过双D/A转换器AD9763实现数/模转换，输出两路模拟信号。

这两路信号经过正交调制器AD8346正交调制输出，实现QPSK调制。

因为正交调制器输出的信号功率较小，所以将其经过模拟放大器放大和带通滤波，之后再送到输出。

在整个调制系统中，FPGA模块的软件设计是最为重要的，也是进行系统优化的主要部分，它的优劣会直接影响整个系统的性能。

下面对这部分进行详细的介绍。

2 软件部分实现原理FPGA模块的软件设计部分包括以下几个方面：编码、交织、串并变换、扩频、匹配滤波以及复位和时钟。

2．1 编码和交织数字通信中经常使用信道编码加交织模块来提高数据传输的可靠性和有效性。

为了达到一定的增益要求，选择卷积码中纯编码增益为3.01的（1,1,6）码（在大信噪比下），并对其进行增信删余。

基于FPGA的QPSK调制解调的系统仿真摘要:本文针对传统的四相移键控(QPSK)的调制解调方式提出一种基于高速硬件描述语言(VHDL)的数字式QPSK调制解调模型。

这种新模型便于在目标芯片FPGA／CPLD上实现QPSK调制解调功能。

文中介绍了QPSK调制解调的原理,并基于FPGA实现了QPSK 调制解调电路。

并给出了可编程逻辑器件FPGA的最新一代集成设计环境QuartusⅡ进行系统仿真的仿真结果。

关键词:QPSK FPGA 调制解调仿真无线通信在现代社会中起着举足轻重的作用。

作为数字通信技术中重要组成部分的调制解调技术一直是通信领域的热点课题。

在众多调制方式中,四相相移键控(QPSK)信号由于抗干扰能力强而得到了广泛的应用,具有较高的频谱利用率和较好的误码性能,并且实现复杂度小,解调理论成熟。

现场可编程门阵列(FPGA)具有功能强大,开发过程投资小、周期短,可反复编程修改,保密性能好,开发工具智能化等特点,用FPGA实现调制解调电路,不仅降低了产品成本,减小了设备体积,满足了系统的需要,而且比专用芯片具有更大的灵活性和可控性。

本课题主要研究了基于FPGA的QPSK调制解调的系统仿真,并给出了QuartusII环境下的仿真结果[1]。

1 QPSK调制的原理四相绝对移相键控QPSK是MPSK的一种特殊情况,它利用载波的四种不同相位来表征数字信息。

由于每一种载波相位代表两个比特信息,故每个四进制码元又被称为双比特码元。

我们把组成双比特码元的前一信息比特用a表示,后一比特信息用b表示。

双比特码元中两个信息比特ab通常是按格雷码(即反射码)排列的,当ab为00时,载波相位为0°,当ab为01时,载波相位为90°,当ab为11时,载波相位为180°,当ab为10时,载波相位为270°。

2 QPSK信号的产生与解调2.1 QPSK信号的产生QPSK信号的产生分为调相法和相位选择法。

基于FPGA的QPSK系统设计QPSK一、实验目的1、利用FPGA实现QPSK调制解调电路设计与实现，加深对QPSK的理性认识，通过实践提高动手能力以及理论联系实际的能力 2、通过对电路模块的组合使用构成通信系统，加深对通信系统的认识和理解，进一步体会《通信原理》课程中的理论知识 3、通过本次试验进一步掌握对Quartus II软件以及VHDL编程语言的使用4、通过本次课程设计的实践提高我们的实践操作能力、提高分析问题和解决问题的能力二、设计任务及要求利用FPGA实现QPSK调制解调电路设计与实现，用FPGA进行数据处理。

实验中给定FPGA模块，D/A转换、A/D转换以及乘法器模块三、实验原理1、FPGA简介目前以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC 设计验证的技术主流。

这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。

在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完1QPSK整的记忆块。

系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。

一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。

FPGA一般来说比ASIC（专用集成芯片）的速度要慢，无法完成复杂的设计，而且消耗更多的电能。

但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。

厂商也可能会提供便宜的但是编辑能力差的FPGA。

因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。

另外一种方法是用CPLD（复杂可编程逻辑器件备）。

图1QPSK 调制的原理架构低比特位a高比特位b载波相位θ00011111概述在无线通信与卫星通信中,针对数字信号处理,QPSK 是一种调制方法[1],它的频谱利用率高、抗干扰性强,是一种非常重要的调制解调方式。

近几年来,随着集成电路技术工艺革新,尤其是数字芯片越来越小型化与高速化,数字信号处理技术在通信系统中发挥的作用越发重要,越来越引起人们的重视。

介绍了QPSK 调制原理,运用硬件描述语言实现QPSK 调制,验证了数字调制系统的实现可行性。

2基本原理一个多进制数字相位调制(MPSK)信号码元[2]可以用以下公式(1)表示:(1)M =2k ,其中k 为正整数。

(2)其中A 为振幅,w 为角速度,两者都为常数,t 为调制时间。

θk 为间隔均匀的调试相位,它的值映射了基带码元的取值情况;公式(2)表示相位情况个数,当M =4时,调制方式即为QPSK 调制,它规定了4种载波相位:45°、135°、225°和315°。

QPSK 调制的输入数据是二进制数字序列,考虑到要和四进制的载波相位对应起来,要进行二进制转四进制,即把输入的二进制数据两两比特分组,共有4种组合情况:00、01、10、11,每一组称为双比特码元,它们表示四进制4个符号中的一个符号。

QPSK 调制每次可传输一个双比特码元[3],映射到4种相位的载波。

表1表示了双比特码元和载波相位θ之间映射关系,由表1可见,双比特码元采用格雷码的编码,好处在于相邻相位的双比特码元只有一位不同,假若发生相位误差至相邻相位上的情况,那么这样编码只会造成仅一个比特的误差。

目前,相位调制法与相位选择法[4]为QPSK 调制的主要实现方法,选取了相位选择法,编码调试在FPGA 环境下完成。

原理架构如图1所示,有源晶振50MHz 作为系统时钟,信号源模块使用伪随机序列PRBS,然后把序列输入串并转换模块,输出双比特流数据。

4种相位的载波从四相载波发生器产生。

基于FPGA的QPSK调制解调电路设计与实现
杨大柱
【期刊名称】《微计算机信息》
【年(卷),期】2007(023)008
【摘要】数字调制解调技术在数字通信中占有非常重要的地位,数字通信技术与FPGA的结合是现代通信系统发展的一个必然趋势.文中介绍了QPSK调制解调的原理,并基于FPGA实现了QPSK调制解调电路.MAX+PLUSⅡ环境下的仿真结果表明了该设计的正确性.
【总页数】3页(P219-221)
【作者】杨大柱
【作者单位】233011,蚌埠中国人民解放军汽车管理学院
【正文语种】中文
【中图分类】TN919
【相关文献】
1.基于FPGA的全数字低中频QPSK调制解调器实现 [J], 彭飞;赵继勇
2.基于FPGA的QPSK调制解调电路设计与实现 [J], 杨大柱
3.基于FPGA的QPSK调制解调的系统仿真 [J], 曹姣;周萧
4.基于FPGA的全数字QPSK调制解调器的设计 [J], 李理
5.基于FPGA的QPSK调制解调器 [J], 牛学芬; 管莹; 李佳音
因版权原因，仅展示原文概要，查看原文内容请购买。

基于FPGA 的QPSK 解调器的设计与实现Design and Realization of QPSK DemodulationBased on FPGA Technique赵海潮（Zhao ，Haichao ） 周荣花（Zhou ，Ronghua ） 沈业兵（Shen ，Yebing ） 北京理工大学 （北京 100081）摘要：根据软件无线电的思想，用可编程器件FPGA 实现了QPSK 解调，采用带通采样技术对中频为70MHz 的调制信号采样，通过对采样后的频谱进行分析，用相干解调方案实现了全数字解调。

整个设计基于XILINX 公司的ISE 开发平台，并用Virtex-II 系列FPGA 实现。

用FPGA 实现调制解调器具有体积小、功耗低、集成度高、可软件升级、扰干扰能力强的特点，符合未来通信技术发展的方向。

关键词：QPSK ；FPGA ；软件无线电；带通采样中图分类号：TN91 文献标识码：AAbstract ： This paper describes the design of QPSK demodulator based on the Xilinx's FPGA device. It is in accord with software radio, bandpass sampling and coherent demodulation techniques are used in the demodulation, and also make analysis with the spectrum.key words ： QPSK ；FPGA ；software radio ；bandpass sampling1、引言四相相移键控信号简称“QPSK ”。

它分为绝对相移和相对相移两种。

由于绝对移相方式存在相位模糊问题，所以在实际中主要采用相对移相方式QDPSK 。

它具有一系列独特的优点，目前已经广泛应用于无线通信中，成为现代通信中一种十分重要的调制解调方式。

1 引言交错正交相移键控(OQPSK)是继QPSK之后发展起来的一种恒包络数字调制技术，是QPSK的一种改进形式，也称为偏移四相相移键控（offset－QPSK），有时又称为参差四相相移键控（SQPSK）或者双二相相移键控（Double－QPSK）等。

它和QPSK有同样的相位关系，也是把输入码流分成两路，然后进行正交调制。

与普通的QPSK比较，交错正交相移键控的同相与正交两支路的数据流在时间上相互错开了半个码元周期，而不像QPSK那样I、Q两个数据流在时间上是一致的(即码元的沿是对齐的)。

OQPSK信号中，I(同相)、Q(正交)两个数据流，每次只有其中一个可能发生极性转换。

所以每当一个新的输入比特进入调制器的I 或Q信道时，输出的OQPSK信号中只有0°、±90°三个相位跳变值，而根本不可能出现180°相位跳变。

所以频带受限OQPSK的信号包络起伏比频带受限QPSK 的信号小，经限幅放大后频带展宽得少，故OQPSK性能优于QPSK。

本设计中OQPSK解调器接收端接收的信号是10.7MHz已调信号，按照软件无线电的设计思想，先进行计算机的模拟仿真，充分利用FPGA的特点，成功实现了对的10.7MHz的OQPSK信号差分解调。

解调器的技术指标为：解调器输出码：256 kb/s 、TTL电平；解调器输出时钟：256 KHz 、占空比50％。

2解调器的设计与FPGA实现2.1总体方案设计解调器前端的载波恢复部分采用分离元件实现，这里不做详细介绍，大家可以参考经典锁相环电路进行设计。

本文将详细介绍解调器后端的数字部分（位同步和差分解调）的FPGA实现。

解调器的数字部分原理框图如图1所示。

位时钟信号可以由I路信号提取也可以由Q路信号来提取，本设计中由I 路信号来提取。

并串变换之后就完成了信号的解调。

后边的HDB3编码是为了便于传输和其他处理，比如解调后的信号送计算机处理等等。

一实验概述本实验包括：分频器设计、计数器设计、串行移位输出器设计、伪码发生器设计、QPSK I/Q调制器设计、QPSK I/Q解调器设计，基于选项法中频调制器设计并将其综合起来组成一个系统。

二实验仪器计算机ALTER公司的Quartus8.0 EDA试验箱。

三EDA及实验工具简介EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。

EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。

从应用领域来看，EDA技术已经渗透到各行各业，如上文所说，包括在机械、电子、通信、航空航航天、化工、矿产、生物、医学、军事等各个领域，都有EDA应用。

quartus II 是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。

quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。

具有运行速度快，界面统一，功能集中，易学易用等特点。

Altera quartus II 作为一种可编程逻辑的设计环境, 由于其强大的设计能力和直观易用的接口，越来越受到数字系统设计者的欢迎。

四 实验步骤及实验模块参数（一）设计一个分频器，要求29 分频。

（二）设计计数器，计数值16。

（三）设计串行移位输出器，移位级数14。

(四）设计伪码发生器，伪码产生的数据数率要8Kb/s ，特征方程1359+++x x x 。

（五）设计QPSK I/Q 调制器，调制载波288KHZ ，基带速率576KHZ ，系统时钟4068KHZ 。

QPSK调制解调器的设计及FPGA实现一、本文概述随着无线通信技术的飞速发展，调制解调器作为信息传输的关键部分，其性能对整个通信系统的稳定性和可靠性有着至关重要的影响。

四相相移键控（Quadrature Phase Shift Keying，QPSK）作为一种高效且稳定的调制方式，在无线通信中得到了广泛应用。

本文旨在深入研究QPSK调制解调器的设计，并探讨其在现场可编程门阵列（Field Programmable Gate Array，FPGA）上的实现方法。

本文首先将对QPSK调制解调的基本原理进行详细阐述，包括其信号处理方式、调制解调流程以及关键性能指标。

在此基础上，我们将探讨QPSK调制解调器的设计方法，包括调制器与解调器的结构选择、参数优化等。

同时，我们还将分析影响QPSK调制解调器性能的关键因素，如噪声、失真等，并提出相应的优化策略。

为了实现QPSK调制解调器的硬件化，本文将重点研究其在FPGA 上的实现方法。

我们将首先分析FPGA在数字信号处理方面的优势，然后详细介绍如何在FPGA上设计并实现QPSK调制解调器，包括硬件架构的选择、关键模块的设计与实现、以及资源优化等方面的内容。

我们还将讨论如何在实际应用中测试和优化FPGA实现的QPSK调制解调器，以确保其性能达到最佳状态。

本文旨在深入研究QPSK调制解调器的设计及其在FPGA上的实现方法，为无线通信系统的优化和升级提供理论支持和技术指导。

通过本文的研究，我们期望能够为相关领域的工程师和研究人员提供有益的参考和启示，推动QPSK调制解调技术的发展和应用。

二、QPSK调制原理QPSK，即四相相移键控（Quadrature Phase Shift Keying），是一种数字调制方式，它在每一符号周期内通过改变载波信号的相位来传递信息。

QPSK调制利用四个不同的相位状态来表示两个不同的比特组合，从而实现了更高的数据传输效率。

在QPSK调制中，每个符号通常代表两个比特的信息。

基于fpga的qpsk调制解调原理及实现方法QPSK（Quadrature Phase Shift Keying）是一种常见的调制解调技术，在许多无线通信系统中广泛应用。

本文将介绍基于FPGA的QPSK调制解调的原理，并给出实现方法。

一、QPSK调制原理QPSK调制是一种相位调制技术，通过调整信号的相位来实现多个比特的传输。

在QPSK调制中，将数字比特流分为两组，每组两位比特，分别称为I和Q。

QPSK调制原理如下：1. 将两位比特I和Q转换为相应的相位值：- 00：相位0°- 01：相位90°- 10：相位180°- 11：相位270°2. 将相位调制的信号进行合并，得到QPSK调制信号。

具体操作是将两路调制信号分别乘以正弦函数和余弦函数，然后相加。

二、QPSK解调原理QPSK解调是将接收到的QPSK调制信号还原为原始的数字比特流。

解调的过程可以分为两步：信号的采样和相位恢复。

1. 信号的采样：使用FPGA时钟信号对收到的QPSK调制信号进行采样，采样频率应与信号的带宽相匹配。

2. 相位恢复：通过采样得到的信号，利用相位锁定环（PLL，Phase-Locked Loop）等技术，恢复原始信号的相位。

三、基于FPGA的QPSK调制解调实现方法基于FPGA的QPSK调制解调可以通过硬件描述语言（如Verilog 或VHDL）实现。

下面给出一种基本的实现方法。

1. QPSK调制实现：a. 采用FPGA的GPIO（通用输入输出）接口输入数字比特流。

b. 将输入的比特流转换为相应的相位值，可以使用查找表（Look-Up Table）实现。

c. 将相位值转换为正弦和余弦函数的乘积，并相加得到调制信号。

d. 输出调制后的信号。

2. QPSK解调实现：a. 使用FPGA的ADC（模数转换器）接口采样接收到的QPSK 调制信号。

b. 对采样信号进行滤波，去除噪声和多径干扰。

基于FPGA的北斗QPSK调制实现与解调验证高亮;宋茂忠【摘要】为研制北斗卫星导航模拟信号源,设计实现了北斗QPSK信号调制器.文中在分析了北斗卫星导航系统B1频段信号的正交相移键控调制信号的基础上,基于软件无线电的思想,在FPGA硬件平台上实现了QPSK信号调制器,通过功率谱测试,QPSK解调和简单串口信息传输,验证了调制解调硬件单元的正确性.【期刊名称】《电子科技》【年(卷),期】2014(027)003【总页数】4页(P95-98)【关键词】北斗;QPSK;调制解调;FPGA;Stratix Ⅱ【作者】高亮;宋茂忠【作者单位】南京航空航天大学电子信息工程学院,江苏南京210016;南京航空航天大学电子信息工程学院,江苏南京210016【正文语种】中文【中图分类】TN761.8北斗卫星导航系统(BeiDou Navigation Satellite System)是我国正在实施的自主研发、完全独立运行的全球卫星导航系统，有着广泛的应用前景。

北斗卫星导航系统信号采用正交相移键控(QPSK)调制，提高了数据传输速率，降低了信号间的相互干扰，改善了定位性能，成为目前全球卫星定位系统现代化发展的方向之一［1］。

因此对北斗卫星导航接收机的需求日益增加，为了测试验收高性能卫星导航接收机的静态性能及动态性能，需要模拟产生北斗导航系统在各种环境下的真实卫星信号。

目前，针对北斗导航系统模拟信号源的研究较少，可参考GPS和GLONASS模拟信号源的研究，分析各个导航系统之间的差别，找到合适的研究方案。

文献［2］分析了GLONASS信号的结构特点，研究了复杂环境下GLONASS导航信号的产生，文献［3］针对GPS信号模拟源的算法进行研究，并通过FPGA实现模拟源的产生，文献［4］分析了北斗卫星导航B1频段信号的结构，并用Simulink平台实现了信号模拟。

北斗导航系统已于2011年12月进入试运行阶段，并于2012年12月公布了空间信号接口控制文件［5］(Interface Control Document，ICD)。

基于FPGA的QPSK调制解调电路设计与实现摘要：数字调制解调技术在数字通信中占有非常重要的地位，数字通信技术与FPGA的结合是现代通信系统发展的一个必然趋势。

文中介绍了QPSK调制解调的原理，并基于FPGA实现了QPSK调制解调电路。

MAX+PLUSII环境下的仿真结果表明了该设计的正确性。

关键词：QPSK；FPGA；调制；解调数字调制信号又称为键控信号，调制过程可用键控的方法由基带信号对载频信号的振幅、频率及相位进行调制，最基本的方法有3种：正交幅度调制(QAM)、频移键控(FSK)、相移键控(PSK)．根据所处理的基带信号的进制不同分为二进制和多进制调制(M 进制)．多进制数字调制与二进制相比，其频谱利用率更高．其中QPSK(即4PSK)是MPSK(多进制相移键控)中应用最广泛的一种调制方式。

本文研究了基于FPGA的QPSK调制解调电路的实现方法，并给出了MAX+PLUSII 环境下的仿真结果。

1 QPSK简介QPSK信号有00、01、10、11四种状态。

所以，对输入的二进制序列，首先必须分组，每两位码元一组。

然后根据组合情况，用载波的四种相位表征它们。

QPSK信号实际上是两路正交双边带信号，可由图1所示方法产生。

QPSK信号是两个正交的2PSK信号的合成，所以可仿照2PSK信号的相平解调法，用两个正交的相干载波分别检测A和B两个分量，然后还原成串行二进制数字信号，即可完成QPSK信号的解调，解调过程如图2所示。

图1 QPSK信号调制原理图图2 QPSK信号解调原理图2 QPSK调制电路的FPGA实现及仿真2.1 基于FPGA的QPSK调制电路方框图基带信号通过串/并转换器得到2位并行信号，,四选一开关根据该数据，选择载波对应的相位进行输出，即得到调制信号，调制框图如图3所示。

图3 QPSK调制电路方框图2.2 调制电路VHDL程序及仿真结果entity modulation isport(clk :in std_logic; --系统时钟start :in std_logic; --开始调制信号x :in std_logic; --基带信号y :out std_logic); --调制信号end modulation;architecture behav of modulation issignal q:integer range 0 to 7; --计数器signal xx:std_logic_vector(1 downto 0); --中间寄存器signal yy:std_logic_vector(1 downto 0); --2位并行码寄存器signal f:std_logic_vector(3 downto 0); --载波fbeginprocess(clk) --通过对clk分频，得到4种相位；并完成基带信号的串并转换beginif clk'event and clk='1' thenif start='0' then q<=0;elsif q=0 then q<=1;f(3)<='1'; f(1)<='0'; xx(1)<=x;yy<=xx;elsif q=2 then q<=3;f(2)<='0'; f(0)<='1';elsif q=4 then q<=5;f(3)<='0'; f(1)<='1'; xx(0)<=x;elsif q=6 then q<=7;f(2)<='1'; f(0)<='0';else q<=q+1;end if;end if;end process;y<=f(0) when yy="11" elsef(1) when yy="10" elsef(2) when yy="01" elsef(3); --根据yy寄存器数据，输出对应的载波end behav;MAX+PLUSII环境下的仿真结果如图4所示。