数字电子技术基础课程设计报告
学院电气信息学院
专业
姓名
学号
设计题目四位二进制无符号数乘法器
目录
1 设计任务描述....................................... - 1 -
1.1 设计描述...................................... - 1 -
1.2 设计概述...................................... - 1 -
2 通用器件实现....................................... - 1 -
2.1 方案一与门和全加器组合逻辑电路............... - 1 -
2.1.1 设计思路................................. - 1 -
2.1.2 仿真测试................................. - 2 -
2.1.3 优缺点分析............................... - 3 -
2.2 方案二多种通用集成芯片组合逻辑电路 ........... - 3 -
2.2.1 设计思路................................. - 3 -
2.2.2 仿真测试................................. - 5 -
2.2.3 优缺点分析............................... - 7 -
3 使用硬件描述语言——Verilog实现.................... - 7 -
3.1 设计目的...................................... - 7 -
3.2 设计要求...................................... - 7 -
3.3 硬件语言描述.................................. - 7 -
3.4 BASY2板结果附图............................... - 9 -
4 结论与心得体会.................................... - 11 -
4.1结论 ......................................... - 11 -
4.2心得体会 ..................................... - 12 -
1 设计任务描述
1.1 设计描述
设计一个乘法器，实现两个四位二进制数的乘法。两个二进制数分别是被乘数3210A A A A 和乘数3210B B B B 。被乘数和乘数这两个二进制数分别由高低电平给出。乘法运算的结果即乘积由电平指示灯显示的二进制数。做到保持乘积、输出乘积，即认为目的实现，结束运算。
1.2 设计概述
4位二进制乘法器在实际中具有广泛应用。它是一些计算器的基本组成部分，其原理适用于很多计算器和大型计算机，它涉及到时序逻辑电路如何设计、分析和工作等方面。通过此电路更深刻的了解时序逻辑部件的工作原理，从而掌握如何根据需要设计满足要求的各种电路图，解决生活中的实际问题，将所学知识应用于实践中。
2 通用器件实现
2.1 方案一 与门和全加器组合逻辑电路
2.1.1 设计思路
手动实现两个四位二进制乘法的计算，应为以下过程：
123456781
23412341111000111011
1010
0001
0111
101C C C C C C C C A A A A B B B B 设乘数为1234A A A A (下标数字大则为高位),被乘数为1234B B B B ，使乘数从低位到高位依次与被乘数相乘，得到四个四位二进制加数，再依次对四个加数错位相加，得到八位的二进制的乘法运算结果。
依次算法，两个四进制乘数由8个单刀双掷开关接地（低电平0）和接5V （高电平1）进行输入，乘数A 从低位到高位依次与被乘数B 相乘过程可用二输入与门实现，共得到四个加数16个与运算结果，乘数最低位1A 与被乘数作与运算的四位结果的最低位即是乘法运算结果的最低位1C ；依次用三个四位全加器对四个加数进行全加运算，运算时输入两个四位二进制数，输入进位信号接地为0，低级的全加器的运算结果进位信号作为与下一个加数进行全加运算的被加数的最高位，四位全加运算结果的最低位作为输出结果，并从低到高位的依次输出432C C C 、、，最后一个全加器运算过后得到进位信号是八位二进制计算结果的最高位8C ，剩余的高三位输出分别为567C C C 、、，将8位输出结果直接在通过电阻到地保护的发光二极管表示。
通过Multisim软件实现该乘法器设计电路的搭接如下图：
2.1.2 仿真测试
当输入乘数1101和被乘数1011时，显示结果为10001111如下：
因为Multisim软件通常工作在理想状态下，启动调试运行无误且运行结果正确。
2.1.3 优缺点分析
优点：乘数输入通过开关接高电平或者直接接地实现，计算结果通过查看8个LED管的亮暗（亮为高电平1）实现，连线将计算结果依次输出。无外来其他输入信号干扰，算法简单，使用芯片较少，逻辑电路图易懂。
缺点：搭接电路过程中双输入与门使用了TTL的74LS08芯片和全加器74LS83。由于TTL 门电路的BJT工作在饱和状态，会使开关速度受到很大限制；使用多个TTL与门接入电路，在一定程度上增加了集成芯片内部的连线复杂程度。
2.2 方案二多种通用集成芯片组合逻辑电路
2.2.1 设计思路
电路原理框图如图1所示。乘法器可以利用加法器和寄存器实现。
图1 乘法器原理框图
实验电路输入的被乘数取值范围为(0000)2~(1111)2，乘数的取值范围为(0000)2~(1111)2。通过计算可得，乘积的取值范围为(00000000)2~(11100001)2。通过初步的数值位数分析可知，储存被乘数需要1片4位二进制寄存器，储存乘数需要1片4位二进制寄存器，储存乘积需要2片4位二进制寄存器。
由图中二进乘法竖式计算可以看出：二进制乘法可以转化为移位累加操作。对于4位二进制乘法，以8位乘积寄存器的高4位储存累加结果。运算时先将乘积寄存器置零，然后从低位向高位依次检查乘数寄存器中每一位的值。当值为“1”时，先用乘积寄存器的高4位累加被乘数，并将和保存在乘积寄存器的高4位中，然后以加和的进位结果作为右移输入对乘积寄存器进行右移操作。当值为“0”时，以“0”作为右移输入直接对乘积寄存器进行右移操作。
观察图可以看出，乘法运算初始化时存入寄存器低4位中的“0”因计算过程中先后
图1 4位二进制乘法运算竖式分析
到来的4次右移操作而被移出寄存器。如果用乘法
运算的乘数代替这4个“0”，每次右移操作恰好将
检查过的乘数位移出寄存器，而对尚未处理的数据
没有影响，并且不会影响乘法运算的结果。因此，
考虑到电路的成本，可以将乘数储存在乘积寄存器
的低位端从而节省1片寄存器的花费。
在4位二进制乘法运算中，因为乘数有4位二
进制位，所以整个运算过程需要检查乘数位值4次，
即需要进行4次基本移位操作。因此，在电路中需
要用计数器来记录移位操作的次数以指示运算的
结束。
1.控制逻辑电路（如右）。
二进制乘法运算是一个只与乘数位数有关的
累加移位过程，对于4位二进制乘法运算循环需要
进行4次累加移位操作。S2、S3状态的循环过程
就是二进制乘法运算的过程，其中S2状态电路进
行累加操作，S3状态电路进行右移操作。
当寄存器Q 的最低位输出Q0为1时，电路进
入S2状态，将加法器器D 中输出的数值置入寄存
器A 中，寄存器Q 的输出状态保持不变。此时寄存
器A 的控制端S0=S1=1，寄存器B 的控制端S0=S1=0；
当寄存器Q 的最低位输出Q0为0时将跳过S2状态
直接进入S3状态。S3状态时，寄存器A 和寄存器
Q 进行右移操作，两芯片的控制端输入均为S0=1、
S1=0。
S0
由于计数器P用来记录电路中执行移位操作的次数，因此当计数器P的输出端Q2为1时，即可断定乘法运算过程已经结束。此时应该停止时钟使电路状态保持不变，即回到S0状态。否则电路状态再次进入对寄存器Q的最低位输出Q0的判断。
将电路状态S2、S3时寄存器A和寄存器Q各端口的状态合在一起观察，设D表示寄存器A的Q0，T为寄存器Q的Q0。规定加‘*’的状态表示该端口前一个时钟周期的状态。
寄存器A：S0=1，S1=S1*⊙T，SR=CI·T；
寄存器Q；S0=(S0*·T)'，S1=1，SR=D；
为实现该关系，电路中用U8A、U8B和U10A分别储存寄存器Q的控制端S0、寄存器A 的控制端S1和加法器D的进位输出端CO在上一个时钟周期的状态。另外，通过对表3的观察发现，在电路状态S1的初始化过程中，需要对D触发器U8A置一，对D触发器U8B置零。
计数器P用来记录电路中执行移位操作的次数，且电路采用同步时钟控制，因此只有当电路执行移位操作是计数器P的使能端才有效。通过对表3的观察发现：在电路状态S1、S2中，只有当电路进行移位操作时寄存器Q的控制端S0才为1。所以，计数器P的使能端ENP、ENT与寄存器Q的控制端S0同状态。
最后，对D触发器U10B来说，当按下开关J1时，U10B的置数端接收到低电平被置一，其输出Q接寄存器B和寄存器Q的控制端S0、S1使之为一，寄存器B、Q处于置数状态，Q′接寄存器A、计数器P、D触发器U8B和U10A的CLR端使它们置零，并且Q′接D触发器U8A 的PR端使其置一，即使电路处于S1状态。
当第一个上升沿到来时，D触发器U10B的输出进行翻转，电路进入S2、S3状态的循环过程，并在计数器P的输出Q2位1时停止时钟，使电路回到S0状态。
2.数据的处理
数据的处理包括累加和右移两部分。
在加法电路中，寄存器B中的被乘数与寄存器A中的部分积相加，并将结果保存在寄存器A中，同时将进位加法器的进位输出锁存在D触发器中，以提供右移操作使用。即将寄存器B和寄存器A的数据输出端接加法器D的数据输入端，将加法器D的数据输出端接寄存器A的数据输入端，加法器D的进位输入端接低电平，加法器D的进位输出端接D触发器U10A 的输入端。
在移位电路中，需要对寄存器A和寄存器Q进行联合右移，所以将寄存器A的最低位输出Q0接到寄存器Q的右移输入端SR。寄存器的其他控制端按控制电路的设计对应连接。
2.2.2 仿真测试
连好电路后，打开仿真电源，电路进入等待状态。先设置电路的输入，即按需要输入的被乘数和乘数的二进制码调节拨码开关输出的电平信号（注：拨码开关置左为高电平，置右为低电平，在一组四个拨码开关中，上为高位，下为低位）。
按下开关电路启动。途中probe显示即为输出结果，输出高电平亮，低电平不亮。
图为1111×1111=11100001的仿真。
被乘数A 乘数B 乘积P 0001 0001 00000001 0010 0010 00000100 0100 0010 00001000 1010 1100 01111000 1100 1100 10010000 1011 1101 10001111 1111 1111 11100001
2.2.3 优缺点分析
优点：电路具有连续计算能力，对比方案一优势在于计算过程可以通过按键开始，而不是改变输入时直接输出改变，并且能够存贮乘积。输入输出及中间计算的移位过程能够通过probe显示出来，非常直观。对高位，多次乘法运算来说，计算速度快，运行时间短。
缺点：使用的芯片较多搭。逻辑电路图相对复杂，搭接过程比较复杂，连线多，易出现错误。
3 使用硬件描述语言——Verilog实现
3.1 设计目的
本次设计的目的是在初步掌握Verilog硬件语言的基础上，通过ISE软件进行有关程序的编译、仿真实验，最后通过下载程序到硬件设备BASY2板进行验证。
通过学习的Verilog语言结合电子电路的设计知识理论联系实际，掌握所学的数字电子技术基础课程知识，学习Verilog基本单元电路的综合设计应用。
通过对四位二进制乘法器的设计，巩固和综合运用所学课程，加深对数字电路和Verilog基本单元的理解，理论联系实际，提高设计能力，提高分析、解决计算机技术实际问题的独立工作能力。
通过课程设计深入理解Verilog语言的精髓，
达到课程设计的目标，乘法器的设计可以使对计算机怎样工作有了更深了解。
3.2 设计要求
1）构造一个4位二进制乘法器；
2)通过ISE软件，使用Verilog语言编写程序，并在BASY2板上实现：
①使用拨码开关拨动实现输入四位乘数和被乘数；
②用8个LED灯显示最后的运行结果。
3.3 硬件语言描述
1）建立工程Multiplier_4bit和文件
2)程序段：
Verilog Module 程序：
引脚约束程序Implementation Constraints File:
成功生成二进制文件：
3.4 BASY2板结果附图
?
0001=
0001
00000001
1010=
?
01111000
1100
?
1100=
10010000
1100
?
1101=
1011
10001111
1111=
?
1111
11100001
4 结论与心得体会
4.1结论
组合逻辑电路的设计，涉及到许多功能不同功能集成芯片的运用，因此，设计出的逻辑电路也是千变万化的。虽然搭接的方式和所用到的芯片不同，但是殊途同归，它们实现的逻辑功能是一致的。也有不可忽视的地方，不同方案各有千秋、各有优异，一旦涉及实际逻辑
电路的搭接，不同芯片的综合性能都要考虑在内。
4.2心得体会
通过本次课程设计，我们小组成员都熟悉并进一步掌握了数字电子技术基础这门课程的有关知识，并通过此次课程设计深入理解掌握几种集成芯片的功能，了解Verilog语言的精髓。通过简单的乘法器的设计，我们了解到了平日生活中随处可见的电子产品，无不凝聚着工程师、科研人员的汗水和努力，它们是反复实践，多次创新得来的成果。在设计的过程中，尽管遇到了很多困难，但是经过了与组员讨论，与其他小组的同学进行交流，许多困难迎刃而解。
简单CPU的设计 设计步骤： 1)确定CPU功能 2)拟定指令系统（采用MIPS） 3)分析指令系统，为数据通路选择合适的组件，并给出组件 所需的控制信号，连接组件建立数据通路 4)详细分析指令在多周期通路中的执行过程，给出指令执行 的流程图 5)依据指令执行的流程图，分析控制信号的取值，生成相应 的状态转换图 一、确定CPU功能 M[2]←M[0]+M[1] 二、拟定指令系统 J类型
4位12位 指令格式中的op（opcode）是指令操作码。rs（register source）是源操作数的寄存 器号。rd（register destination）是目的寄存器号。rt（register target）即可作为源寄 存器号，又可作为目的寄存器号，有具体的指令决定。func（function）可被认为 是扩展的操作码，Target表示一下个地址开始 注：操作码4位，寄存器字段rs，rt，rd各三位，Fun功能字段3位，Imm立即值字段6位；一共8个寄存器，R0只读不可写，恒为0。 R类型的指令 ADD Rd,Rs,Rt SUB Rd,Rs,Rt AND Rd,Rs,Rt OR Rd,Rs,Rt XOR Rd,Rs,Rt I类型的指令 LW Rt, Rs,imm6 SW Rt, Rs,imm6
存放在ROM中的汇编指令,完成M[2]←M[0]+ M[1] LW R1,0（R0）;R1←M[R[0]+0],由于R(0)内容为0，即R1←M[0] LW R2,1（R0）;R1←M[R[0]+1],由于R(0)内容为0，即R1←M[1] ADD R3,R1,R2 ; R3←R1+R2 SW R3,2(R0) ; M[R[0]+2]←R3 下面地址对应着rom模块里面
测控技术与仪器专业 业务培养目标： 本专业培养具备精密仪器设计制造以及测量与控制方面基础知识与应用能力，能在国民经济各部门从事测量与控制领域内有关技术、仪器与系统的设计制造、科技开发、应用研究、运行管理等方面的高级工程技术人才。 修业年限：四年 授予学位：工学学士 业务培养要求： 本专业学生主要学习精密仪器的光学、机械与电子学基础理论，测量与控制理论和有关测控仪器的设计方法，受到现代测控技术和仪器应用的训练，具有本专业测控技术及仪器系统的应用及设计开发能力。 专业方向介绍 测控技术及仪器专业是仪器科学与技术和控制科学与技术交叉融合而形成的综合性学科。 设2个专业方向。 方向一：检测技术与自动化装置方向； 方向二：测试计量技术及仪器方向。 方向一以集电子技术、先进控制理论、计算机控制技术、自动检测技术、光电技术以及网络技术于一体为特色，以生产过程的机电装备运行状态及其信息为研究对象。本方向旨在培养基础理论扎实、实践能力强、知识面广，外语综合能力和计算机应用能力较强，人文社会科学综合素质较高，具有开拓创性意识，能够从事工业过程控制理论与装备、计算机辅助测试系统、信息处理与状态识别等领域的研究开发、设计制造和运行管理的复合型高级工程技术人才。 方向二以光—机—电—仪器—计算机技术一体化为特色，以传感器技术、信息获取与处理技术、自动化精密机械以及智能仪器仪表为主要研究对象。本方向旨在培养基础理论扎实、实践能力强、知识面广，外语综合能力和计算机应用能力较强，人文社会科学综合素质较高，具有开拓创性意识，能够从事测控仪器、信息技术以及测试计量技术等方面的研究开发、设计制造和运行管理方面的复合型高级工程技术人才。 业务能力 方向一的毕业生应具有较扎实的自然科学基础，较好的人文和社会科学基础及较强的英语与计算机应用能力以及较强的创新意识；系统地掌握检测技术与自动化装置专业方向的基本理论与技术，主要包括电工电子技术、自动检测技术、工程光学、测控仪器电路、工业过程控制、微机控制技术等基本理论基础；掌握光、机、电、计算机控制相结合的现代测控技术和实验研究技能；具备综合运用专业知识解决生产实际问题的初步能力。 方向二的毕业生应具有较扎实的自然科学基础，较好的人文和社会科学基础以及较强的英语和计算机应用能力、较强的创新意识；系统地掌握本专业所需的基本理论和基础知识，主要包括电子技术、工程光学、精密机械学、传感器技术、控制工程等基础知识；掌握光、机、电、计算机相结合的现代测控技术和实验技能，综合运用专业知识解决生产实际问题的初步能力。
C语言有符号数与无符号数之间的转换 无符号数：不存在正负之分，所有位都用来表示数的本身。 有符号数：最高位用来表示数的正负，最高位为1则表示负数，最高位为0则表示正数。 1．无符号数--->有符号数 看无符号数的最高位是否为1，如果不为1（为0），则有符号数就直接等于无符号数；如果无符号数的最高位为1，则将无符号数取补码，得到的数就是有符号数。 以unsigned char 和char为例子： 1.1将无符号数2转为有符号数 2的原码是：0000 0010，可知最高位不为1，因此转为有符号数之后也是2。 程序： 1 #include
EDA课程设计16位（8x8）硬件乘法器设计学校：华侨大学 学院：信息与工程学院 班级：10集成 姓名：项传煜 学号：1015251031 老师：凌朝东
目录 摘要 一．设计要求 二．正文 2.1. 系统设计 2.1.1 系统设计方案 (3) 2.1.2 系统设计原理 (4) 2.2. 各子模块设计 2.2.1 十进制加计数器设计 (5) 2.2.2 BCD码转二进制码BCD_B的设计 (5) 2.2.3 8位移位寄存器reg_8的设计 (6) 2.2.4 8位加法器adder_8的设计 (7) 2.2.5 1位乘法器multi_1的设计 (7) 2.2.6 16位移位寄存器reg_16的设计 (8) 2.2.7 16位二进制转BCD码B_BCD的设计 (9) 2.3. 软件设计 2.3.1 设计平台和开发工具 (10) 2.3.2 程序流程方框图 (10) 2.3.3 实现功能 (11) 2.3.4 8位乘法器的顶层设计 (11) 2.4. 系统测试 2.4.1 乘法器使用 (13) 2.4.2 仪器设备 (13) 2.4.3 测试数据 (14) 2.5. 结论 (14) 三．测试结果仿真图 (14) 四．参考文献 (15) 五．附录：设计说明书及使用说明书 (15)
摘要 本设计通过对一个8×8的二进制乘法器的设计，学习利用VHDL语言来描述简单的算法，掌握利用移位相加方法实现乘法运算的基本原理。在此次设计中该乘法器是由十进制计数器，BCD码（输入）转二进制码，8位寄存器，8位加法器，16位寄存器，8x1乘法器，二进制码转BCD码（输出显示）7个模块构成的以时序方式设计的8位乘法器，采用逐项移位相加的方法来实现相乘。设计中乘数，被乘数的十位和个位分别采用cnt10（十进制加法器）来输入，经拼接符“&”拼接成8位BCD码，再由BCD_B（BCD码转二进制码）转化成二进制码后计算，计算结果由B_BCD(二进制转BCD码)转化成BCD码输入到数码管中显示。此次设计的创新点在于cnt10，BCD_B，B_BCD的设计，使得电路的输入简单，显示方式为十进制，符合人们的习惯。使用中只要输入乘数，被乘数，按下键3（脉冲）就可以直接得出结果，显示结果稳定。可以满足两位十进制乘法的计算。 一．设计要求 设计一个十六位（8*8）硬件乘法器（难度系数1.0） 要求：2位十进制乘法；能同时显示乘数，被乘数和积的信息（LED数码管）。 二．正文 2.1. 系统设计 2.1.1 系统设计方案 方案一：直接生成乘法器，再配合输入，输出电路，构成2位十进制乘法器，该方案简单，原理清晰明了，但占用资源比较多，且不易于了解内部结构，及其乘法原理。 方案二：移位相加方法实现乘法运算再配合输入，输出电路，构成2位十进制乘法器，该方案原理简单，占用资源少，易于初学者掌握移位相加方法实现乘法运算的原理，但电路模块较多。方案选择：由于现在属初学阶段，掌握原理较为重要，故经小组讨论，一致同意采用方案二。
声明网上看到的文章，原文找不到了，原文被转载的不成样子，重复很多，整理花了很长时间，在翻看了维基百科后发现，原文中对于负数原码和补码存在一些问题，修改了一部分，原作者看到后可以联系我。 1、你自已决定是否需要有正负。 就像我们必须决定某个量使用整数还是实数，使用多大的范围数一样，我们必须自已决定某个量是否需要正负。如果这个量不会有负值，那么我们可以定它为带正负的类型。 在计算机中，可以区分正负的类型，称为有符类型（signed），无正负的类型（只有正值），称为无符类型。（unsigned）数值类型分为整型或实型，其中整型又分为无符类型或有符类型，而实型则只有符类型。字符类型也分为有符和无符类型。比如有两个量，年龄和库存，我们可以定前者为无符的字符类型，后者定为有符的整数类型。 2、使用二制数中的最高位表示正负。 首先得知道最高位是哪一位？1个字节的类型，如字符类型，最高位是第7位，2个字节的数，最高位是第15位，4个字节的数，最高位是第31位。不同长度的数值类型，其最高位也就不同，但总是最左边的那位（如下示意）。字符类型固定是1个字节，所以最高位总是第7位。 (红色为最高位) 单字节数：11111111 双字节数： 11111111 11111111 四字节数：11111111 11111111 11111111 11111111 当我们指定一个数量是无符号类型时，那么其最高位的1或0，和其它位一样，用来表示该数的大小。 当我们指定一个数量是无符号类型时，此时，最高数称为“符号位”。为1时，表示该数
为负值，为0时表示为正值。 3、无符号数和有符号数的范围区别。 无符号数中，所有的位都用于直接表示该值的大小。有符号数中最高位用于表示正负，所以，当为正值时，该数的最大值就会变小。我们举一个字节的数值对比： 无符号数：11111111 值：255 1* 27 + 1* 26 + 1* 25 + 1* 24 + 1* 23 + 1* 22 + 1* 21 + 1* 20 有符号数：01111111 值：127 1* 26 + 1* 25 + 1* 24 + 1* 23 + 1* 22 + 1* 21 + 1* 20 同样是一个字节，无符号数的最大值是255，而有符号数的最大值是127。原因是有符号数中的最高位被挪去表示符号了。并且，我们知道，最高位的权值也是最高的（对于1字节数来说是2的7次方=128），所以仅仅少于一位，最大值一下子减半。 不过，有符号数的长处是它可以表示负数。因此，虽然它的在最大值缩水了，却在负值的方向出现了伸展。我们仍一个字节的数值对比： 无符号数：0 ----------------- 255 有符号数：-128 --------- 0 ---------- 127 同样是一个字节，无符号的最小值是0 ，而有符号数的最小值是-128。所以二者能表达的不同的数值的个数都一样是256个。只不过前者表达的是0到255这256个数，后者表达的是-128到+127这256个数。 一个有符号的数据类型的最小值是如何计算出来的呢？ 有符号的数据类型的最大值的计算方法完全和无符号一样，只不过它少了一个最高位（见第3点）。但在负值范围内，数值的计算方法不能直接使用1* 26 + 1* 25 的公式进行转换。在计算机中，负数除为最高位为1以外，还采用补码形式进行表达。所以在计算其值前，
第1章习题与参考答案 【题1-1】将下列十进制数转换为二进制数、八进制数、十六进制数。（1）25；（2）43；（3）56；（4）78 解：（1）25=（11001）2=（31）8=（19）16 （2）43=（101011）2=（53）8=（2B）16 （3）56=（111000）2=（70）8=（38）16 （4）（1001110）2、（116）8、（4E）16 【题1-7】写出下列二进制数的反码与补码（最高位为符号位）。 （1）01101100；（2）；（3）；（4） 解：（1）01101100是正数，所以其反码、补码与原码相同，为01101100（2）反码为，补码为 （3）反码为，补码为 （4）反码为，补码为 【题1-9】将下列十进制数转换成BCD码。 （1）25；（2）34；（3）78；（4）152 解：（1）25=（0010 0101）BCD （2）34=（0011 0100）BCD （3）78=（0111 1000）BCD （4）152=（0001 0101 0010）BCD
第2章习题与参考答案 【题2-13】 对如下逻辑函数式实行摩根定理变换。 （1）1Y A B =+；（2）2Y AB =；（3）3Y AB C D =+（）；（4）4Y A BC CD BC =+++（） 解：（1）B A B A Y =+=1 （2）B A B A Y +==2 （3）D C B A D C B A D C B A Y ++=++=+=）（）（3 （4） BC B A BC C B A BC D C B A C B A BC D C C B A BC CD C B A Y +=+=++=++=+++=）（（）（4 【题2-16】 试用代数法将如下逻辑函数式化简成最简与或式。 （1）1()Y A BC A B C A B CD =++++；（2）2Y ABCD ABCD ABCD =++； （3）3(())Y ABC AB C BC AC =++ 解：（1）1()Y A BC A B C A B CD =++++=B A （2）2Y ABCD ABCD ABCD =++=CD AB + （3）3(())Y ABC AB C BC AC =++=ABC 【题2-20】 试用卡诺图化简如下具有任意项的逻辑函数式。 解： （1）(,,,)(3,5,8,9,10,12)(0,1,2,13)F A B C D m d = +∑∑； AB CD 00 0111 10 00011110. . X X X 11 1 1 1 . 1 X . . D C C A D B B A Y +++=1
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; Entity Divider is port( clk: in std_logic; --reset: in std_logic; start: in std_logic; word1: in std_logic_vector(15 downto 0);--被除数 word2: in std_logic_vector(7 downto 0);--除数 data_out: out std_logic_vector(15 downto 0)--商 ); end Divider; Architecture Divider_arc of Divider is type states is(S_Idle,S_Adivr,S_Adivn,S_div); signal state,next_state:states; signal dividend:std_logic_vector(16 downto 0); signal comparison:std_logic_vector(8 downto 0); signal divisor:std_logic_vector(7 downto 0); signal load_words,shift_divisor,shift_dividend,subtract:std_logic; signal num_shift_divisor,num_shift_dividend:integer range 0 to 16; signal quotient:std_logic_vector(15 downto 0); begin process(state,dividend,divisor) begin case state is when S_Adivr => if divisor(7)='0' then comparison<='1'&(not(divisor(6 downto 0)&'0')) +"000000001"+dividend(16 downto 8); else comparison<='1'&(not divisor) +"000000001"+dividend(16 downto 8); end if; when others => comparison<='1'&(not divisor) +"000000001"+dividend(16 downto 8); end case; end process; process(clk,start) begin
技术创新 DSP 开发与应用 您的论文得到两院院士关注 基于SPI Flash 的Sharc 系列DSP 程序加载 The Procedures-load of Sharc Series of DSP Based on SPI Flash (四川大学) 雷春梅周群刘谋云应俊 LEI Chun-mei ZHOU Qun LIU Mou-yun YING Jun 摘要:DSP 是针对数字信号处理需要而设计的一种具有特殊结构的微处理器。它需要通过程序加载来进行信号处理,本文通过具体实例介绍了sharc 系列的DSP 通过其SPI 口的程序加载,同时也介绍了相关系统的硬件设计和软件的调试。该技术可靠性高,使用灵活方便,具有很强的实用性。关键词:程序加载;SPI 接口;数字信号处理;调试中图分类号:TP319文献标识码:B Abstract:DSP is designed to meet the need of Digital Signal Processing as a specific structuralized microprocessor,in which the signal processes through the procedures-load.In this paper,we introduce the course of loading the procedures via SPI port of DSP,which belongs to the sharc line,and also the relevant system ’s design of hardware and the debugging of software is introduced.With flexible and convenient,this method is of high reliability and highly practical.Key words:Procedures-load;SPI port;Digital Signal Processing;degug 文章编号:1008-0570(2010)04-2-0115-02 1引言 DSP 芯片主要用于数字信号处理。当前占据市场大部分份额的DSP 生产厂商是美国的德州仪器与模拟器件两家公司。在国内,尤以德州仪器生产的芯片使用更加广泛。 使用DSP 进行信号处理,就涉及到程序加载问题,不同厂家 生产的不同系列DSP 的程序加载方式也大同小异。 现在应用得比较广泛的是从flash 中加载程序。因为flash 是一种可在线编程的存储器,而且具有掉电后数据不丢失、功耗低、容量大、读取快、价格低、操作简单等优点。Flash 存储器芯片又分为并口 flash 和串口flash 。 对于并口flash,操作更为简单,数据并行传输,但占用较多的外围接口资源,因此这种程序加载方式比较适合芯片接口资源比较丰富的系统设计;而串口flash,虽然对其进行编程等操作相对复杂一些,但在接口资源比较紧张时却具有其他编程方式无可比拟的优势。 对flash 芯片的烧写,一般有两种方法:编程器烧写和在线编程。编程器烧写,即是通过硬件编程器,将工程文件经过编译链接后得到的输出文件写入flash 芯片中,这种程序烧写方式实现起来比较简单,但需要额外的硬件编程器,因而一定程度上提高了开发成本。另一方面,表贴式封装的flash 芯片不可能使用编程器烧写,只能采用在线编程。本文将通过一个AD 公司生产的sharc 系列DSP 通过其SPI 口的程序加载的具体实例来详细介绍。后面将通过硬件设计和软件架构来介绍其硬件和软件结构并总结了一些调试经验。 2硬件设计 2.1flash 芯片M25P20-VMN6简介 m25p20是美国ST 公司生产的一款flash 存储器芯片。该芯片具有与工业标准SPI 接口兼容的外部引脚。该芯片具有 2Mbit 的存储空间,即256Kbytes 。存储空间被分成四段,每段56Kbytes,并且每段存储空间由256页组成,每页大小为 256Bytes 。 对该芯片进行编程,一次性连续写入最多256Bytes 。该芯片具有一个状态寄存器,通过对其编程,可以实现芯片存储空间的保护,以及芯片写使能等操作。另外,状态寄存器中也具有 BUSY 标志位,通过该标志位,可以查询芯片当前状态。 除了读写状态寄存器以外,该存储器芯片还具有读、写、整片擦除、段擦除等命令。其器件编程的指令时序见参考文献[2]。 2.2flash 芯片与DSP 芯片的硬件连接 使用的flash M25P20芯片具有与工业标准SPI 接口兼容的外部引脚,我们使用的Sharc 系列DSP 芯片也具有同样的SPI 接口,因此,只需要将两个芯片SPI 接口的引脚对应连接即可。这就大大的节省了DSP 芯片的外部接口资源。由于Sharc 系列DSP 芯片的外设接口资源相当的丰富,而外部引脚数却极其的有限,因此,该系列DSP 芯片的引脚复用情况相当严重。 图1 Sharc 系列DSP 的外设接口分为两个部分:DAI 与DPI 。每个部分都含有各种类型的外设接口,比如,DAI 中有PCG(精确时钟产生器),DPI 中包括Timer(定时器)、UART(串口)等。 我们使用的SPI 接口就包含在DPI 中。DPI,即数字外设接口,其占有的14个外部引脚可以使用SRU 宏分配给它包括的任意一个外设接口。Sharc 系列DSP 包含两个SPI 接口,分别是DPI 中的SPI 和DAI 中的SPI B 。在我们的硬件设计中,使用DPI 中的SPI 。SPI 通信具有主从两种工作模式,在实例中,DSP 的SPI 接口工作于主模式,flash 芯片工作于从模式。对于sharc 系列DSP,根据 雷春梅:硕士研究生
数据在计算机内部的表示与存储 作者：刘英皓 2013/4/17 今天在做单片机实验的时候，突然对一个问题产生了浓厚的兴趣：数据在计算机内部是怎么表示的？晚上查阅了大量的资料，终于把其中的玄机弄明白了。 资料来源甚广，在此就不一一声明了，感谢！！ 数据是什么？它是用来表示信息的。是信息的载体。比如数值、文字、语言、图形、影像等都是不同形式的数据。而在计算机中，无论是数值型数据还是非数值型数据，它们都被表示成了0和1。 既然都变成了0和1，那计算机怎么区别这些不同的信息呢？别担心，它们各在有各自的编码规则。非数值型数据的编码主要有ASCII 码和汉字编码。这里不深究。 数值型数据：它主要有两种形式，有符号数和无符号数 1、有符号数和无符号数 它们的定义估计你都听腻了，我就不重复了，我只强调两点： a.计算机不区分有符号数和无符号数。 b.只有有符号数才有原码、反码和补码。 2、原码、反码和补码 还是两点：
a.正数的原码、反码和补码都一样。 b.负数的反码为原码除符号位的按位取反，补码为反码加1. 注意两点： b1.反码1111 1111的补码是0000 0000. b2.补码1000 0000没有对应的原码和反码，它表示-128，这是规定 3、计算机存储单元中的数据 这个要分两种情况： a.无符号数：直接以对应的二进制表示。 b.有符号数：补码形式表示，无论是计算还是存取。 比如在内存单元中有一个数据为FEH，那么它到底是表示什么？254还是-2？没关系，你说是什么就是什么。因为计算机是不会区分这个数是有符号数还是无符号数的。在你写程序的时候，指定这个量是有符号的，FEH就是一个补码，可以计算得它的真值就是-2，如果指定它是无符号的，那么它就是254。不同的形式在程序中便会有不同的体现。要注意的是在计算中不要超出了数值的范围，以免发生错误。 如有疑问请联系：yinghao1991@https://www.doczj.com/doc/fd13824459.html,
哈尔滨工业大学（威海） 信息科学与工程学院 EDA课程设计报告 有符号5位整数乘法器设计与制作 指导老师：胡屏 学生班级：0802102 学生姓名：傅愉 学生学号：080210210 2009年11月10日
目录 1.课程设计的性质、目的和任务 (1) 2.题目要求 (1) 3.总体设计 (1) 3.1算法设计 (1) 3.2整体框图及原理 (2) 4.电路设计 (4) 4.1 乘法器总体电路原理图： (4) 4.2分时输入模块电路图： ........................................................... - 5 - 4.3乘法运算电路图： (6) 4.4阀门控制模块电路： ............................................................... - 9 - 4.5计数单元电路图： ................................................................. - 12 - 4.6数码管显示单元电路： ......................................................... - 14 - 4.7报警电路示意： ......................................... 错误！未定义书签。 5.调试过程中出现的问题以及解决办法 .......................................... - 19 - 6.心得体会........................................................................................... - 20 - 7.建议：............................................................................................... - 21 - 1.课程设计的性质、目的和任务 创新精神和实践能力二者之中，实践能力是基础和根本。这是由
1、你自已决定是否需要有正负。 就像我们必须决定某个量使用整数还是实数，使用多大的范围数一样，我们必须自已决定某个量是否需要正负。如果这个量不会有负值，那么我们可以定它为带正负的类型。 在计算机中，可以区分正负的类型，称为有符类型，无正负的类型（只有正值），称为无符类型。 数值类型分为整型或实型，其中整型又分为无符类型或有符类型，而实型则只有符类型。 字符类型也分为有符和无符类型。 比如有两个量，年龄和库存，我们可以定前者为无符的字符类型，后者定为有符的整数类型。 2、使用二制数中的最高位表示正负。 首先得知道最高位是哪一位？1个字节的类型，如字符类型，最高位是第7位，2个字节的数，最高位是第15位，4个字节的数，最高位是第31位。不同长度的数值类型，其最高位也就不同，但总是最左边的那位（如下示意）。字符类型固定是1个字节，所以最高位总是第7位。 (红色为最高位) 单字节数：1111 1111 双字节数：1111 1111 1111 1111 四字节数：1111 1111 1111 1111 1111 1111 1111 1111 当我们指定一个数量是无符号类型时，那么其最高位的1或0，和其它位一样，用来表示该数的大小。 当我们指定一个数量是无符号类型时，此时，最高数称为“符号位”。为1时，表示该数为负值，为0时表示为正值。 3、无符号数和有符号数的范围区别。 无符号数中，所有的位都用于直接表示该值的大小。有符号数中最高位用于表示
正负，所以，当为正值时，该数的最大值就会变小。我们举一个字节的数值对比： 无符号数： 1111 1111 值：255 1* 27 + 1* 26 + 1* 25 + 1* 24 + 1* 23 + 1* 22 + 1* 21 + 1* 20 有符号数： 0111 1111 值：127 1* 26 + 1* 25 + 1* 24 + 1* 23 + 1* 22 + 1* 21 + 1* 20 同样是一个字节，无符号数的最大值是255，而有符号数的最大值是127。原因是有符号数中的最高位被挪去表示符号了。并且，我们知道，最高位的权值也是最高的（对于1字节数来说是2的7次方=128），所以仅仅少于一位，最大值一下子减半。 不过，有符号数的长处是它可以表示负数。因此，虽然它的在最大值缩水了，却在负值的方向出现了伸展。我们仍一个字节的数值对比： 无符号数： 0 ----------------- 255 有符号数： -128 --------- 0 ---------- 127 同样是一个字节，无符号的最小值是 0 ，而有符号数的最小值是-128。所以二者能表达的不同的数值的个数都一样是256个。只不过前者表达的是0到255 这256个数，后者表达的是-128到+127这256个数。 一个有符号的数据类型的最小值是如何计算出来的呢？ 有符号的数据类型的最大值的计算方法完全和无符号一样，只不过它少了一个最高位（见第3点）。但在负值范围内，数值的计算方法不能直接使用1* 26+ 1* 25的公式进行转换。在计算机中，负数除为最高位为1以外，还采用补码形式进行表达。所以在计算其值前，需要对补码进行还原。这些内容我们将在第六章中的二进制知识中统一学习。 这里，先直观地看一眼补码的形式： 以我们原有的数学经验，在10进制中：1 表示正1，而加上负号：-1 表示和1相对的负值。 那么，我们会很容易认为在2进制中（1个字节）： 0000 0001 表示正1，则高位为1后：1000 0001应该表示-1。 然而，事实上计算机中的规定有些相反，请看下表：
电气工程及其自动化考 研总况 IMB standardization office【IMB 5AB- IMBK 08- IMB 2C】
电气工程及其自动化考研总况 一、全国电气工程及其自动化专业学校排名 1.清华大学 2.西安交通大学 3.华中科技大学 4.浙江大学 5.重庆大学 6.天津大学 7.哈尔滨工业大学 8.上海交通大学 9.华北电力大学10.东南大学11.西南交通大学12.沈阳工业大学13.中国矿业大学14.华南理工大学15.南京航空航天大学16.北京交通大学17.武汉大学18.哈尔滨理工大学19.四川大学20.河海大学21.哈尔滨工程大学22.郑州大学23.广西大学24.陕西科技大学 二，电气工程与自动化专业 （1）业务培养目标： 业务培养目标：本专业培养在工业与电气工程有关的运动控制、工业过程控制、电气工程、电力电子技术、检测与自动化仪表、电子与计算机技术等领域从事工程设计、系统分析、系统运行、研制开发、经济管理等方面的高级工程技术人才。 业务培养要求：本专业学生主要学习电工技术、电子技术、自动控制理论、信息处理、计算机技术与应用等较宽广领域的工程技术基础和一定的专业知识。学生受到电工电子、信息控制及计算机技术方面的基本训练，具有工业过程控制与分析，解决强弱电并举的宽口径专业的技术问题的能力。
（2）主干课程： 主干学科：电气工程、控制科学与工程、计算机科学与技术 主要课程：电路原理、电子技术基础、计算机原理及应用、计算机软件基础、控制理论、电机与拖动、电力电子技术、信号分析与处理、电力拖动控制系统、工业过程控制与自动化仪表等。高年级可根据社会需要设置柔性的专业方向模块课及选修课。 主要实践性教学环节：包括电路与电子基础实验、电子工艺实习、金工实习、专业综合实验、计算机上机实践、课程设计、生产实习、毕业设计。 主要实验：运动控制实验、自动控制实验、计算机控制实验、检测仪表实验、电力电子实验等 （3）修业年限： 四年 （4）授予学位： 工学学士 （5）相近专业： 微电子学自动化电子信息工程通信工程计算机科学与技术电子科学与技术生物医学工程电气工程与自动化信息工程信息科学技术软件工程
16位乘法器芯片设计 1.方法 乘法器的设计方法有两种：组合逻辑设计方法和时序逻辑设计方法。 采用组合逻辑设计方法，电路事先将所有的乘积项全部算出来，然后做加法运算。 采用时序逻辑设计方法，电路将部分已经得到的乘积结果右移，然后与乘积项相加并保存和值，反复迭代上述步骤直到计算出最终积。 2.组合逻辑的实现 可以以16*3位的乘法器为例做出如下设想： A为16位二进制乘数，B为3位二进制乘数,C为A与B相乘的积。则： C的结果实际上只能为如下值中的一个： 0,A,2A,3A,4A,5A,6A,7A 因为B为3位二进制，则B只能是000,001,010,011,100,101,110,111中的一个。 初步设想符合现实，由于要实现ASIC芯片的生产，所以对各端口定义如下： reset：芯片复位、清零信号。值为0，芯片复位。 start：芯片使能信号。值为1，芯片读入乘数和被乘数，并将乘积复位清零。 ain：被乘数，16bit。 bin：乘数，3bit。 yout：乘积输出，19bit。 done：芯片输出标志信号，值为1，乘法运算完成，yout端口的数据稳定，得到最终的乘积；值为0，乘法运算未完成，yout端口数据不稳定。 编写的Verilog程序如下： Module mult16(reset,start,ain,bin,done,yout); Parameter N=16; Input reset; Input start; Input [N-1:0] ain; Input [2:0]bin; Output [N+3:0] yout; Output done; Integer aa,ab,ac,temp; Integer su; Reg done; Always @(ain) Begin If(start&&!reset) Begin aa=ain; ab=ain+ain; ac=ab+ab;
Verilog带符号数运算 摘要：介绍了Verilog带符号数的不同运算。因为Reg和Wire数据默认情况下是无符号的，而在数据处理的情况下，Verilog既要对带符号数据进行各种运算，也要对无符号数和带符号数进行运算，所以简单使用Verilog提供的运算符是不够的。因此研究不同类型数据运算的通用方法是必要的。 关键词：Verilog；带符号数；补码；算术运算 中图分类号：TN911?34 文献标识码：A 文章编号：1004?373X（2015）03?0160?03 Operation of numbers with symbols by Verilog HUI Wei?jun，SHEN Zhao?jun （Yancheng Institute of Technology，Yancheng 224051，China） Abstract：Different operations of data with symbols by Verilog are introduced. Reg and Wire data in the case of default is unsigned，but in the case of data processing，a variety of operations of data with symbols are performed by Verilog，and the unsigned and signed with numbers need to be processed. However，it is not enough to use the operation symbols provided by Verilog. It is necessary to research the general
数据分析及数值计算 四川大学制造科学与工程学院本科课程《数据分析及数值计算》教学大纲 课程编号：Course Code: 302306020 302306020 课程类型：Course Type: 必修课Compulsory 课程名称： Course Name: 数据分析及数值计算 Data Analysis and Numerical Calculation 授课对象： Audience: 本科三年级学生Junior 学时/学分： Credit Hours / Credits 32/2 32/2 授课语言：Language of Instruction 中文 Chinese Mandarin 先修课程：Prerequisite: 高等数学、线性代数、计算机基础Advanced Mathematics, Linear Algebra, Computer Basics 开课院系： Course offered by: 机械工程系 Department of Mechanical Eng. 适用专业：Intended for: 机械设计制造及其自动化专业Mechanical Design, Manufacturing and Automation 授课教师：Instructor: 大纲执笔人：Edited by: 陈领、于淼Chen Ling, Yu Miao 大纲审核人：Inspected by: 专业负责人Course Leader 一、课程简介 本课程是针对机械设计制造及其自动化专业学生，通过学习数据分析及数值计算的理论与方法，使学生能具备数据分析、数值计算以及利用MATLAB 程序进行仿真计算的能力。讲授过程中将数学方法与实例相结合，使学生在面对机械工程实际问题时，能顺利地理解及提炼数据背后的信息，从而进行相关的判断和决策，以便采取合适的策略与行动。 本课程全面地介绍了现代数据分析方法、数值计算理论与MATLAB 的基本概念及功能，包括数据分析基本概念、MATLAB 基础概述、数据描述性分析、数据可视化、回归分析、智能优化算法、数值计算基础、数值微分和数值积分、代数方程组的解法以及常微分方程的数值解等内容。 二、学习目标 1、对MATLAB 软件的发展历程、优势特点、系统组成等有较为系统全面的认识，了解MATLAB 的基础知识以及常用工具的实现； 2、在实际工程问题中，面对复杂的工程类问题，能够提炼出数学问题，选择合适的工具对相应的问题进行求解； 3、能够熟悉MATLAB 这一工程软件，并可以将其运用于科学计算、控制系统设计与分析、
控制模块： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity cont_modu is port( Clk : in std_logic ; Start : in std_logic; //数据输入开始信号 en_sig : out std_logic; //控制运算信号，为‘1’运算数据 out_sig : out std_logic // 运算完成信号 ); end entity; architecture rlt_cont_modu of cont_modu is signal cnt :integer range 0 to 15 :=0;//定义从0到15 type state is(S_idle,S_work,S_1d,S_2d);//运算状态信号，状态机 signal st_ty : state :=S_idle; begin process(Clk) begin if rising_edge(Clk) then case st_ty is选择语句；S_idle为空闲状态，当输入数据后Start信号为1就开始工作 when S_idle => if Start ='1' then如果为1就跳转到S_work状态，并且使能信号置1 st_ty <= S_work; en_sig <='1'; else不然继续在S_idle状态 st_ty <= S_idle; en_sig <='0'; end if; out_sig <='0'; when S_work => if cnt =15 then在S_work状态下，cnt信号一直加1，加满16个数就跳转到S_1d，然后使能信号en_sig 就为0。 st_ty <= S_1d; cnt <= 0; en_sig <='0'; else如果没到16个数继续加1 st_ty <= S_work;