【总复习卷】
第4章集成触发器
触发器是数字电路中的一个基本逻辑单元，它与逻辑门电路一起组成各种各样的数字电路。触发器具有记忆功能并且其状态在触发脉冲作用下迅速翻转。
【知识结构图】
【本章重点】
1. 触发器的基本性质。
2. RS触发器、JK触发器、D型触发器的逻辑功能，各类触发器逻辑符号。
3. 集成触发器外特性及其应用。
【本章难点】
1. 各类触发器逻辑功能分析。
2. 主从型触发器工作波形画法。
3. 集成触发器简单应用。
4. 触发器的空翻。
【本章考点】
1. 各类触发器逻辑符号及相应逻辑功能。
2. 触发器的工作波形。
3. 集成触发器类型识别及简单应用。
4. 触发器的空翻。
综合训练（第4章）
一、填空题
1．触发器具有________种稳定状态。在输入信号消失后，能保持输出状态不变，也就是说它具有________功能。在适当触发信号作用下，从一个稳态变为另一个稳态,，因此
触发器可作为_______进制信息存贮单元。
2. 边沿型触发器可以避免现象的产生。
3. 通常规定触发器______端的状态作为触发器的状态。
4. 触发器按照逻辑功能分为：、、、等。
5. 主从触发器在时钟高电平时主触发器接收信，而__ __触发器状态不变。在时钟
脉冲下降沿时__主__触发器被封锁而__ ___触发器打开接收触发器信号。
6. 与非门构成的基本RS触发器的约束条件是R+S不能为。
7. 基本触发器电路中,S D端、R D端可以根据需要预先将触发器或，
而不受的同步控制。
8. 在时钟脉冲控制下，JK触发器J端和K端输入不同组合的信号时，能够具
有、、、的功能。
二、判断题(对的打”√”,错的打”Х”)
1. 触发器属于组合逻辑电路系列，即没有记忆功能。( )
2. 同步RS触发器连成计数电路时，会产生空翻现象。 ( )
3. 主从RS触发器会出现状态不定的现象。 ( )
4. 主从型触发器接成计数电路时，不会产生空翻现象。( )
5. 当JK触发器的，它就转化为T触发器。( )
6. JK触发器的特性方程是。( )
7. 当J=K=0时，JK触发器就具有计数的功能。( )
8. 由触发器工作性质可看出触发器是一个双稳态电路。 ( )
9. 触发器的抗干扰能力,与触发脉冲宽度无关。 ( )
10. 同步RS触发器状态的改变是与时钟脉冲信号同步的。( )
11. 与非门构成的基本RS触发器，当S=1,R=0时,其输出端状态是1。( )
12. 同步RS触发器的约束条件是SR=0。( )
三、单项选择题
1. 触发器是时序逻辑电路的基本单元，它能够存储一位二进制数码，当输入信号消失后，
状态保持不变，即：( )。
A.具有记忆功能
B.不具有记忆功能
2. 触发器连接成计数器时，不产生空翻的触发器是( )。
A. 主从JK触发器
B. 同步RS触发器
C. 边沿型JK触发器
D. 主从D触发器
3. 如下图触发器电路中，特性方程为Q n+1=Q n的电路是( )（多选题）
4、触发器和CP脉冲以及D端波形如图所示，设触发器初态为0，则Q端的波形是（）。
5、图5所示的触发器电路,设触发器初态均为0,在第3个CP脉冲作用后,Q0Q1的状态为（）。
A. Q0Q1=11
B. Q0Q1=10
C. Q0Q1=00
D. Q0Q1=01
6、图6所示触发器电路,设触发器初态均为0，在第3个CP脉冲作用后，Q0Q1的状态为（）。
A. Q0Q1=11
B. Q0Q1=10
C. Q0Q1=00
D. Q0Q1=01
7、图6触发器电路中，若触发器初态为Q0=1，Q1=0，则在第3个CP脉冲作用后，Q0Q1
的状态为（）。
A. Q0Q1=11
B. Q0Q1=10
C. Q0Q1=00
D. Q0Q1=01
8、图8触发器电路中，触发器初态Q1Q2=00，则第2个CP脉冲作用后，Q1Q2状态为（）。
A. Q1Q2=11
B. Q1Q2=00
C. Q1Q2=10
D. Q1Q2=01
9、图9为CC4027型集成触发器的外引线排列图，从中可看出，该集成触发器含有（）。
A.3个JK触发器
B. 2个D触发器
C.2个JK触发器 C. 4个D触发器
10、在上图9所示集成触发器，各触发器CP脉冲触发电压是（）。
A. 低电平触发有效
B. 高电平触发有效
C. 高或低电平触发均有效
D. 无法判断
11、在上图9所示集成触发器的类型和电路电源电压是（）。
A. TTL电路，+5
B. CMOS电路，+3～+18V
C. TTL电路，+3～18V
D. CMOS电路，1.5V
12、在上图9集成触发器中，各触发器置位端输入是（）。
A. 低电平有效
B. 高电平有效
C. 无法判断
D. 高、低均有效
13、在上图9集成触发器，若将5 , 6 , 10 , 11 , 16脚外接电源+V DD；1脚与13脚连接；各
触发器置0后，将4 , 7 , 8 , 9 , 12脚接地。若从3脚输入频率为160KH Z的脉冲信号，则15脚输出信号的频率为（）。
A. 320 KH Z
B. 80 KH Z
C. 40KH Z
D. 20 KH Z
R=0，14、图14电路为CT74LS74型集成触发器某些逻辑功能的测试电路，当逻辑开关使1D
S=1时，在正常情况下，则无论3脚和2脚状态如何变化，显示器显示的逻辑电平1D
为( )。
A. 0
B. 1
C. 0和1依次出现
15、图15电路为CTT74LS112集成触发器某些逻辑功能的测试电路。在每次测试前，触发
器先置0，当逻辑开关使得2，3脚逻辑电平均为1时，当按“0 ～ 1”按钮产生一个0→1脉冲时，正常情况下，“0 ～ 1”显示器显示的逻辑电平为( )。
A. 0
B. 1
C. 0与1依次出现
四、分析及画图（波形）
1、什么是同步式触发器的空翻现象？造成空翻的原因什么? （P102）
答：正常情况下，应来一个脉冲，触发器只翻转一次，若翻转多次，则为空翻现象，原因是CP=1的时间过长（﹥3t pd）。
2、JK型触发器有哪几种逻辑功能？并请根据其真值表推出其特性方程。（P101）
3、下图所示各电路，初态为0，画出在时钟作用下Q端输出波形。
4、设主从T触发器初态Q=0，在下图所示波形作用下，画出Q的波形。
5、下图所示电路为一个双相时钟发生器。试画出在输入时钟脉冲CP作用下的双相输出时
钟U01和U02波形
6、下图所示电路中，若CP脉冲频率为24MHz，则Q2端输出信号频率为多少？画出Q1、
Q2端波形？设触发器初态均为0。
【总复习卷】 第4章集成触发器 触发器是数字电路中的一个基本逻辑单元，它与逻辑门电路一起组成各种各样的数字电路。触发器具有记忆功能并且其状态在触发脉冲作用下迅速翻转。 【知识结构图】 【本章重点】 1. 触发器的基本性质。 2. RS触发器、JK触发器、D型触发器的逻辑功能，各类触发器逻辑符号。 3. 集成触发器外特性及其应用。 【本章难点】 1. 各类触发器逻辑功能分析。 2. 主从型触发器工作波形画法。 3. 集成触发器简单应用。 4. 触发器的空翻。 【本章考点】 1. 各类触发器逻辑符号及相应逻辑功能。 2. 触发器的工作波形。 3. 集成触发器类型识别及简单应用。 4. 触发器的空翻。
综合训练（第4章） 一、填空题 1．触发器具有________种稳定状态。在输入信号消失后，能保持输出状态不变，也就是说它具有________功能。在适当触发信号作用下，从一个稳态变为另一个稳态,，因此 触发器可作为_______进制信息存贮单元。 2. 边沿型触发器可以避免现象的产生。 3. 通常规定触发器______端的状态作为触发器的状态。 4. 触发器按照逻辑功能分为：、、、等。 5. 主从触发器在时钟高电平时主触发器接收信，而__ __触发器状态不变。在时钟 脉冲下降沿时__主__触发器被封锁而__ ___触发器打开接收触发器信号。 6. 与非门构成的基本RS触发器的约束条件是R+S不能为。 7. 基本触发器电路中,S D端、R D端可以根据需要预先将触发器或， 而不受的同步控制。 8. 在时钟脉冲控制下，JK触发器J端和K端输入不同组合的信号时，能够具 有、、、的功能。 二、判断题(对的打”√”,错的打”Х”) 1. 触发器属于组合逻辑电路系列，即没有记忆功能。( ) 2. 同步RS触发器连成计数电路时，会产生空翻现象。 ( ) 3. 主从RS触发器会出现状态不定的现象。 ( ) 4. 主从型触发器接成计数电路时，不会产生空翻现象。( ) 5. 当JK触发器的，它就转化为T触发器。( ) 6. JK触发器的特性方程是。( ) 7. 当J=K=0时，JK触发器就具有计数的功能。( ) 8. 由触发器工作性质可看出触发器是一个双稳态电路。 ( ) 9. 触发器的抗干扰能力,与触发脉冲宽度无关。 ( ) 10. 同步RS触发器状态的改变是与时钟脉冲信号同步的。( ) 11. 与非门构成的基本RS触发器，当S=1,R=0时,其输出端状态是1。( ) 12. 同步RS触发器的约束条件是SR=0。( )
第 4 章触发器 在数字系统中，除了广泛使用数字逻辑门部件输出信号。还常常需要记忆和 保存这些数字二进制数码信息，这就要用到另一个数字逻辑部件：触发器。数字电路中，将能够存储一位二进制信息的逻辑电路称为触发器（flip flop ）。它是构成时序逻辑电路的基本单元。 4.1触发器的电路结构及工作原理 4.1.1基本RS触发器 基本 RS触发器是构成各种功能触发器的最基本的单元，故称基本触发器。 1.电路结构和工作原理 （ 1）电路结构 基本 RS 触发器是由两个与非门 G1、G2交叉耦合构成的。其逻辑图和逻辑 符号如图 4.1 所示。它与组合电路的根本区别在于，电路中有反馈线。 （ 2）工作原理 基本 RS触发器特点如下。 ① 触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。 ② 电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态 不变。 ③在外加触发信号有效时，电路可以触发翻转，实现置0 或置 1。 ④在稳定状态下两个输出端的状态必须是互补关系，即有约束条件。 还可以用或非门的输入、输出端交叉耦合连接构成置0、置 1 触发器。其逻辑图和逻辑符号如图 4.2 所示。
综上所述，基本RS触发器具有复位（ Q=0）、置位（ Q=1）、保持原状态 3 种功能， R 为复位输入端， S 为置位输入端，可以是低电平有效，也可以是高电平 有效，取决于触发器的结构。 4.1.2同步RS触发器 在实际应用中，常需要用一个像时钟一样准确的控制信号来控制同一电路中 各个触发器的翻转时刻，这就要求再增加一个控制端。通常把控制端引入的信号称为时钟脉冲信号，简称为时钟信号，用CP（Clock Pulse ）表示。 1.同步 RS触发器的电路结构和工作原 理（ 1）电路结构 （ 2）逻辑功能分析 同步 RS触发器的状态转换分别由R、S 和 CP控制，其中， R、S 控制状态转换的方向，即转换为何种次态；CP控制状态转换的时刻，即何时发生转换。 2.触发器逻辑功能描述方法
思考题： 题4.1.1 按触发方式触发器可分为、和三类。 答：电平触发、主从触发、边沿触发。 题4.1.2 由与非门构成的RS锁存器输入信号不允许同时为。 答：0 题4.1.3 触发器有个稳定状态，它可记录位二进制码，存储8位二进制信息需要个触发器。 答：2、1、8。 题4.1.4 如果由或非门构成的RS锁存器输入信号同时为1，此时输出的原端Q和非端Q 为。然后改变两输入信号为0，输出原端Q和非端Q为。 答：0、不定（0，1或1，0） 题4.2.1 在图（b）中将C1改为C2，当C2有效时，1S、1R和C2 。 答：无关。 题4.2.2 同步RS触发器和RS锁存器主要区别是。 答：触发信号。 题4.2.3 保证同步D触发器的输出稳定，要求输入有效信号的高电平至少需要。 答： 4t pd。 题4.2.4 同步触发器的缺点是。 （A）抗干扰能力差（B）空翻现象（C）多次翻转（D）约束条件答：A、B、C、D。 题4.2.5 同步D触发器和同步RS触发器相同之处是，不同之处是。 （A）空翻现象，约束条件（B）同步信号，空翻现象 （C）约束条件，空翻现象（D）时钟，同步信号 答： A 题4.3.1 具有约束条件的触发器有。 （A）主从RS触发器（B）由主从RS触发器组成D触发器 （C）主从JK触发器（D）由主从JK触发器组成D触发器 答：A 题4.3.2 具有一次翻转特性的触发器有。 （A）主从RS触发器（B）由主从RS触发器组成D触发器 （C）主从JK触发器（D）由主从JK触发器组成D触发器 答：Ｃ、D 题4.3.3 主从RS触发器不能完全克服多次翻转的原因是。 （A）主从RS触发器的主触发器工作原理和同步RS触发器相同 （B）主从RS触发器的从触发器工作原理和同步RS触发器相同 （C）输入信号R不稳定