四倍频细分电路(含波形图) 时间：2010-06-12 05:00:19 来源：作者： 1.光电编码器原理 光电编码器，是一种通过光电转换将输出轴上的机械几何位移量转换成脉冲或数字量的传感器。这是目前应用最多的传感器，光电编码器是由光栅盘和光电检测装置组成。光栅盘是在一定直径的圆板上等分地开通若干个长方形孔。由于光电码盘与电动机同轴，电动机旋转时，光栅盘与电动机同速旋转，经发光二极管等电子元件组成的检测装置检测输出若干脉冲信号，其原理示意图如图1所示；通过计算每秒光电编码器输出脉冲的个数就能反映当前电动机的转速。此外，为判断旋转方向，码盘还可提供相位相差90旱牧铰仿龀逍藕拧 根据检测原理，编码器可分为光学式、磁式、感应式和电容式。根据其刻度方法及信号输出形式，可分为增量式、绝对式以及混合式三种。 1.1增量式编码器 增量式编码器是直接利用光电转换原理输出三组方波脉冲A、B和Z相；A、B两组脉冲相位差90海佣煞奖愕嘏卸铣鲂较颍鳽相为每转一个脉冲，用于基准点定位。它的优点是原理构造简单，机械平均寿命可在几万小时以上，抗干扰能力强，可靠性高，适合于长距离传输。其缺点是无法输出轴转动的绝对位置信息。 1.2绝对式编码器 绝对编码器是直接输出数字量的传感器，在它的圆形码盘上沿径向有若干同心码道，每条道上由透光和不透光的扇形区相间组成，相邻码道的扇区数目是双倍关系，码盘上的码道数就是它的二进制数码的位数，在码盘的一侧是光源，另一侧对应每一码道有一光敏元件；当码盘处于不同位置时，各光敏元件根据受光照与否转换出相应的电平信号，形成二进制数。这种编码器的特点是不要计数器，在转轴的任意位置都可读出一个固定的与位置相对应的数字码。显然，码道越多，分辨率就越高，对于一个具有N位二进制分辨率的编码器，其码盘必须有N条码道。目前国内已有16位的绝对编码器产品。 绝对式编码器是利用自然二进制或循环二进制（葛莱码）方式进行光电转换的。绝对式编码器与增量式编码器不同之处在于圆盘上透光、不透光的线条图形，绝对编码器可有若干编码，根据读出码盘上的编码，检测绝对位置。编码的设计可采用二进制码、循环码、二进制补码等。它的特点是： 1.2.1可以直接读出角度坐标的绝对值； 1.2.2没有累积误差； 1.2.3电源切除后位置信息不会丢失。但是分辨率是由二进制的位数来决定的，也就是说精度取决于位数，目前有10位、14位等多种。 1.3混合式绝对值编码器
优先编码器74LS148 有些单片机控制系统和数字电路中，无法对几个按钮的同时响应做出反映，如电梯控制系统在这种情况下就出出现错误，这是绝对不允许的于是就出现了74ls148优先编码器，先说一下他的基本原理.他允许同时输入两个以上编码信号。不过在设计优先编码器时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。 〈74ls148管脚功能〉〈74ls148引脚图〉 74ls148优先编码器管脚功能介绍:为16脚的集成芯片，电源是VCC(16) GND(8),I0—I7为输入信号，A2,A1,A0为三位二进制编码输出信号，IE是使能输入端，OE是使能输出端，GS 为片优先编码输出端。 〈74ls148逻辑图〉〈74ls148逻辑表达式〉 使能端OE(芯片是否启用)的逻辑方程： OE =I0·I1·I2·I3·I4·I5·67·IE 当OE输入IE=1时，禁止编码、输出(反码)：A2,A1,A0为全1。 当OE输入IE=0时，允许编码，在I0～I7输入中，输入I7优先级最高，其余依次为：
I6,I5,I4,I3,I2,I0，I0等级排列。 输入输出 EI I0I1I2I3I4I5I6I7A2A1A0GS EO 1 x x x x x x x x 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 x x x x x x x 0 0 0 0 0 1 0 x x x x x x 0 1 0 0 1 1 0 0 x x x x x 0 1 1 0 1 0 1 0 0 x x x x 0 1 1 1 0 1 1 1 0 0 x x x 0 1 1 1 1 1 0 0 1 0 0 x x 0 1 1 1 1 1 1 0 1 1 0 0 x 0 1 1 1 1 1 1 1 1 0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 <优先编码器74ls148功能表> 从以上的的功能表中可以得出，74ls148输入端优先级别的次序依次为I7，I6，…，I0 。当某一输入端有低电平输入，且比它优先级别高的输入端没有低电平输入时，输出端才输出相应该输入端的代码。例如：I5=0且I6=I7=1(I6、I7优先级别高于I5) 则此时输出代码010 (为(5)10=(101)2的反码)这就是优先编码器的工作原理。
光电编码器原理及应用实例介绍 1.光电编码器原理 根据检测原理，编码器可分为光学式、磁式、感应式和电容式。根据其刻度方法及信号输出形式，可分为增量式、绝对式以及混合式三种。1.1 增量式编码器增量式编码器是直接利用光电转换原理输出三组方波脉冲A、B 和Z 相； A、B 两组脉冲相位差90 海佣煞奖愕嘏卸铣鲂较颍Z 相为每转一个脉冲，用于基准点定位。它的优点是原理构造简单，机械平均寿命可在几万小时以上，抗干扰能力强，可靠性高，适合于长距离传输。其缺点是无法输出轴转动的绝对位置信息。1.2 绝对式编码器绝对编码器是直接输出数字量的传感器，在它的圆形码盘上沿径向有若干同心码道，每条道上由透光和不透光的扇形区相间组成，相邻码道的扇区数目是双倍关系，码盘上的码道数就是它的二进制数码的位数，在码盘的一侧是光源，另一侧对应每一码道有一光敏元件；当码盘处于不同位置时，各光敏元件根据受光照与否转换出相应的电平信号，形成二进制数。这种编码器的特点是不要计数器，在转轴的任意位置都可读出一个固定的与位置相对应的数字码。显然，码道越多，分辨率就越高，对于一个具有N 位二进制分辨率的编码器，其码盘必须有N 条码道。目前国内已有16 位的绝对编码器产品。绝对式编码器是利用自然二进制或循环二进制（葛莱码）方式进行光电转换的。绝对式编码器与增量式编码器不同之处在于圆盘上透光、不透光的线条图形，绝对编码器可有若干编码，根据读出码盘上的编码，检测绝对位置。编码的设计可采用二进制码、循环码、二进制补码等。它的特点是：1.2.1 可以直接读出角度坐标的绝对值；1.2.2 没有累积误差；1.2.3 电源切除后位置信息不会丢失。但是分辨率是由二进制的位数来决定的，也就是说精度取决于位数，目前有10 位、14 位等多种。1.3 混合式绝对值编码器混合式绝对值
XX大学 课程设计说明书 学生姓名：学号： 学院：信息与通信工程学院 专业：电子信息科学与技术 题目：旋转编码器电路 指导教师：职称: 年月日
XX大学 课程设计任务书 2008/2009 学年第一学期 学院： 专业： 学生姓名：学号： 课程设计题目：旋转编码器电路 起迄日期：12月29日～1月9日 课程设计地点： 指导教师： 系主任： 下达任务书日期: 年月日
课程设计任务书 1．设计目的： 通过本课程设计, 主要训练和培养学生综合应用所学过的电路、低频、数字、高频等课程的相关知识，设计实用的电子电路方面的实际电路，包括：查阅资料、合理性的设计、分析和解决实际问题的能力，电路设计工具PROTEL的学习与应用，应用计算机的能力，用简洁的文字,清晰的图表来表达自己设计思想的能力。 2．设计内容和要求（包括原始数据、技术参数、条件、设计要求等）： （1）学习和练习电路设计PROTEL软件， （2）把旋转编码器输出的信号，经整形后送给计数器，使计数器开始计数。 （3）在旋转编码器时有两种方式，顺时针和逆时针，此时方式控制端的触发沿是不一样的。 3．设计工作任务及工作量的要求〔包括课程设计计算说明书(论文)、图纸、实物样品等〕： 画出电路图，并进行原理图的详细叙述， （1）尽量给出元器件的型号和数值， （2）尽量画出PCB图， （3）写出符合格式要求的设计报告。
课程设计任务书 4．主要参考文献： 5．设计成果形式及要求： 设计说明书及相关电路图 6．工作计划及进度： 2008年12 月29 日~ 12月31 日了解设计题目及熟悉资料； 2009年1月1日~ 1月2 日确定各题目要求计算相关参数； 2009年1月2日~ 1月3 日结合各题目确定具体设计方案； 2009年1月3日~ 1月8 日结合要求具体设计并仿真、整理报告； 2009年1月9日答辩。 系主任审查意见： 签字： 年月日
模块1习题参考答案 一、选择题 1-6 ADCCB B 二、问答题 1.简述多媒体系统的组成 多媒体系统由多媒体硬件系统和多媒体软件系统组成。多媒体硬件系统主要由多媒体计算机、多媒体存储设备、多媒体输入/输出设备和多媒体接口设备组成；多媒体软件系统主要由多媒体操作系统、多媒体驱动程序、多媒体数据处理软件、多媒体开发工具和多媒体系统组成。 2. 简述多媒体系统的分类 多媒体系统从基于功能和基于应用的角度不同可以分为两大类。从基于功能来分可以分为多媒体开发系统、多媒体演示系统、多媒体教育/培训系统；从基于应用来分可以分为多媒体出版系统、多媒体娱乐系统、多媒体通信系统、多媒体信息咨询系统、多媒体数据库系统。 3. 常用的压缩编码方法可分为哪两类？常用的数据压缩标准有哪些？ 常用的压缩编码方法可分为无损压缩和有损压缩两种。所谓无损压缩，就是毫无损失地将数据信息进行压缩，解压缩后能够完全还原原始信号的一种压缩算法；有损压缩，是以牺牲原始数据中的部门信息为前提进行压缩，这种压缩算法在还原后可能会丢失部分的信息。
常用的数据压缩标准有JPEG标准、MEPG标准、H.261标准和JBIG标准。 4.简述数据压缩的可行性 首先，数据中存在着大量的冗余，如空间冗余、时间冗余和感觉冗余，这就为数据压缩提供了可能性；其次，就是利用了人耳、人眼对信号的时间变化和幅度变化的感受能力都有一定的极限这一特点，为数据压缩提供了可能性。 模块2习题参考答案 一、选择题 1．C 2．B 3．D 4．D 5．C 6．A 7．B 8．B 二、问答题 1．获取文本数据通常有哪些方法？ 答：主要有键盘输入、手写输入、语音输入和扫描仪输入等。键盘输入是主要的输入方法，通过键盘，英文信息可直接输入，中文信息则通过不同的中文输入编码来完成；手写输入是一种非常人性化的中英文输入法，适合于不习惯键盘操作的人群和没有标准英文键盘的场合；语音输入是通过计算机中的音频处理系统（主要包括声卡和麦克风），采集处理人的语音信息，再经过语音识别处理，将说话内容转换成对应的文字完成输入；扫描仪输入是指用扫描仪将印刷文字以图像的方式扫描到计算机中，再用OCR文字识别软件将图像中的文字识别出来，并转换为文本格式的文件，完成文本信息的输入。 2．超文本和超媒体的联系和区别有哪些？
Xxxxx学院 《EDA技术》课程报告 设计题目：8线-3线优先编码器班级：应用电子1101班姓名： 学号： 指导老师： 日期：
目录 一、8-3优先编码器设计原理分析 (3) 二、8-3优先编码器模块的源程序 (3) 三、8-3优先编码器仿真结果 (4) 四、设计总结和心得体会 (5) 五、参考资料 (5)
一、8-3优先编码器设计原理分析 8-3优先编码器输入信号为din0，d in1，din2，din3，din4，din5，din6和din7，输出信号为out2、out1、out0。输入信号中din7的优先级别最低，依次类推，din0的优先级别最高。也就是说若din0输入为1（即为高电平）则无论后续的输入信号怎么样，对应的这种状态一样，如若din0输入为0（即为低电平）则看优先级仅次于din0的din1状态决定，依次类推。因为din0到din7共8中状态，可以用3位二进制编码来表示。8-3优先编码器真值表如下表所示。 表1 8-3优先编码器真值表 二、8-3优先编码器模块的源程序 8-3优先编码器由VHDL程序来实现，VHDL语言描述如下： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY coder IS PORT ( din : IN STD_LOGIC_VECTOR(0 TO 7);output : OUT STD_LOGIC_VECTOR(0 TO 2);EANABLE: in std_logic ); END coder; ARCHITECTURE behav OF coder IS SIGNAL SINT : STD_LOGIC_VECTOR(4 DOWNTO 0); BEGIN PROCESS (din) BEGIN IF (EANABLE='0') THEN IF (din(0)='1') THEN output <= "000" ; ELSIF (din(1)='1') THEN output <= "100" ;
EC16编码器设计应用案例 摘要：介绍了一种基于单片机的智能仪器前面板的设计及实现方法。根据数字旋钮的特点，在硬件上设计了鉴相电路检测旋钮的正旋和反旋，巧妙地将旋钮扫描和按键扫描统一起来，以Philip低成本的Flash型单片机P89LPC922作为处理芯片，运用了定时中断、状态机、软件去抖、RS-232接口协议等方法实现软件设计，提高按键和旋钮的抗干扰能力，并介绍了用自定义的通信协议计算旋钮转动量和减少主机负担。具有良好的通用性，适用于短周期、低成本的按键和旋钮混合面板设计，并已成功地应用于数字存储大功率半导体管特性曲线图示仪。 关键词：单片机；智能仪器；面板；数字旋钮；鉴相电路 引言： 许多仪器的前面板通常是由诸多的旋钮、按键组成的混合界面。传统的仪器前面板上通常有两种旋钮，一种是电位器，用于调节连续变化的量；另一种是档位开关，用于调节间隔变化的量。它们嵌入在测量电路中，可以直接改变仪器的参数和设置。而在现代智能仪器[1]中，这两类调节均可以通过数字旋钮由微控制器将用户操作的变化量反馈给仪器的主处理器，再由主处理器改变仪器的参数和设置。所以，智能仪器上的数字旋钮和传统仪器上的旋钮在原理和处理方法上有很大不同。为了节省成本，面板处理往往采用体积小、性价比高的单片机（MCU）。运用单片机不但经济灵活，并可充分利用MCU逻辑处理的优势，大大简化外围连线，对旋钮按键混合控制系统[2]的处理尤为突出。 设计采用LPC900系列的P89LPC922Flash单片机来实现软件处理。P89LPC922采用高性能的处理器结构，6倍于标准80C51器件的速率，并自带波特率发生器。充分考虑单片机的资源和处理速度，分模块设计——按钮电路，旋钮电路，串口电路，扫描电路。用protel完成电路原理图，制作电路板，在KeilC环境下编写软件。软件和硬件相结合，协同实现整个面板。 1硬件设计及原理 1．1旋钮电路设计 1．1．1数字旋钮的工作原理 本设计选用常见的编码器EC16系列作为数字旋钮，如图1。4、5脚供固定之用，3脚接VCC（+5V），1、2脚在转动时输出连续脉冲。这种旋钮只有两种操作，即正旋和反旋。通过示波器可以观察到如图所示的旋钮转动时1、2脚的波形。
实验六编码、译码显示电路 一、实验目的 1．熟悉七段发光二极管显示器的结构及工作原理。 2．掌握分段式显示译码电路的设计方法及调试方法。 3．掌握编码器的逻辑功能及其应用。 4．掌握中规模显示译码器74LS48和优先编码器74LS148的功能和使用方法。 二、手动实验预习要求及思考题 1．复习8/3线优先编码器74LS148的工作原理及逻辑功能。 2．复习中规模译码器74LS48的工作原理及逻辑功能。 3．用发光二极管组成的七段显示器按结构分为共阴极和共阳极两种，中规模译码器74LS48应采用哪种结构形式？为什么？ 4．译码电路输出与笔画段之间是否要加限流电阻器。 5．设计一个能显示0、一、二、三，四个字形的译码逻辑电路，输入两变量A、B。 三、仿真实验要求 采用EWB或者PSpice软件仿真电路，以便将仿真结果与实验结果进行比较。 四、实验仪器及器件 1．TTL集成芯片若干 2．万用表一块 3．电子学综合实验装置一台 五、实验内容与步骤 1．七段显示译码器的设计和调试 选用共阴极数码管、与非门74LS00、反相器74LS04和510?限流电阻，根据预习中设计出的能显示0、一、二、三，四个字形的译码逻辑电路连好，调试电路，到数码管能显示0、一、二、三，四个字形为止。要求写出设计过程，列出真值表，写出逻辑表达式，画出逻辑图。 选做：设计一个译码器，输入为两个变量，输出能显示出数字0~9和字母AbCdEFHP 中任四个字形。 2．测试74LS48译码逻辑功能 74LS48的各管脚的功能为： （1）试灯输入：当将LT置成低电平时，不论A、B、C、D输入状态如何，记录显示器状态。 （2）灭灯输入：当将BI置成低电平时，不论A、B、C、D输入状态如何，记录显示器状态。 （3）灭零输入：在A、B、C、D均为低电平时，把_____ RBI端分别接高电平、低电平，观 察数码管显示情况。
姓名学号实验日期成绩 XXX XXXXXXX年月日 实验三基本组合逻辑电路的PLD实现（2） ●实验名称：利用原理图输入法与VerilogHDL输入法设计一个8线-3线优先编码器 ●实验目的: 1.熟悉用可编程器件实现基本组合逻辑电路的方法。 2.进一步熟悉MAX+plus II软件的使用方法，熟悉原理图输入法和VerilogHDL输入 法，进一步熟悉如何编译，器件选择，管脚分配和仿真。 ●预习要求： 1.回顾数字电路中关于优先编码器的相关知识。 ●实验说明： 1.用MAX+plus II软件开发PLD器件有两种设计输入方式：原理图输入和HDL语言输 入方式，或者将两者结合起来，一部分电路采用原理图，另一部分采用HDL语言。 2.优先编码器的功能是允许同时在几个输入端有输入信号，编码器按照输入信号的优 先等级对同时输入的多路信号中优先级最高的一路进行编码。 3.8线-3线优先编码器的真值表如下图所示： ●实验内容与步骤： 1.新建一个属于自己的工程目录。 2.新建一张电路图文档，调用8线-3线优先编码器芯片74148（注意其均是低电平有 效），完成设计。 3.对电路图进行编译，仿真。 4.用VerilogHDL语言方式编写一个8线-3线优先编码器。 5.完成编译，管脚分配，并对模块进行仿真。 ●实验报告要求： 1.将自己绘制的电路图或者编写的VerilogHDL代码，截图或者复制到实验报告中。 2.将代码关键位置写上相应注释（可用中文）。 3.对仿真波形截图，贴到实验报告中。 ●实验图表与数据：
1. 8线-3线优先编码器电路图： 2. 8线-3线优先编码器电路仿真波形： 3 .8线-3线优先编码器Verilog代码：
实验六编码器、译码器及应用电路设计 一、实验目的： 1、掌握中规模集成编码器、译码器的逻辑功能测试和使用方法； 1、学会编码器、译码器应用电路设计的方法； 3、熟悉译码显示电路的工作原理。 二、实验原理： 编码是用文字、符号或者数字表示特定对象的过程，在数字电路中是用二进制数进行编码的，相应的二进制数叫二进制代码。编码器就是实现编码操作的电路。本实验使用的是优先编码器74LS147，当输入端有两个或两个以上为低电平时，将对输入信号级别相对高的优先编码，其引脚排列如图6—1所示。 图6—1 74LS147引脚排列图图6—2 74LS138引脚排列图译码是编码的逆过程，是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配和组合控制信号等。不同的功能可选用不同种类的译码器。 译码器按照功能的不同，一般分为三类： 1、变量译码器（二进制译码器）：用以表示输入变量的状态，如2—4线、3—8线、4—16线译码器。以3—8线译码器74LS138为例介绍： 图6—2为74LS138的引脚图，其中，A2A1A0为地址输入端，为译码器输出端，为使能端（只有当时，才能进行译码）。 图6—3 74LS42引脚排列图图6—5为CC4511引脚排列图 2、码制变换译码器：用于同一个数据的不同代码之间的相互变换。这种译码器的代表是4—10线译码器，它的功能是将8421BCD码译为十个对象，如74LS42等。它的原理与 74LS138译码器类同，只不过它有四个输入端，十个输出端。4位输入代码共有0000—1111
案例五旋转编码器的安装与应用 1．项目训练目的 掌握旋转编码器的安装与使用方法。 2．项目训练设备 旋转编码器及相应耦合器一套。 3．项目训练内容 先熟悉旋转编码器的使用说明书。 (1)旋转编码的安装步骤及注意事项 ①安装步骤： 第一步：把耦合器穿到轴上。不要用螺钉固定耦合器和轴。 第二步：固定旋转编码器。编码器的轴与耦合器连接时，插入量不能超过下列值。 E69-C04B型耦合器，插入量 5.2mm；E69-C06B型耦合器，插人量 5.5mm；E69-Cl0B型耦合器，插入量7.lmm。 第三步：固定耦合器。紧固力矩不能超过下列值。E69-C04B型耦合器，紧固力矩2.0kfg?cm；E69-C06B型耦合器，紧固力矩 2.5kgf?cm；E69B-Cl0B型耦合器，紧固力矩4.5kfg?cm。 第四步：连接电源输出线。配线时必须关断电源。 第五步：检查电源投入使用。 ②注意事项: 采用标准耦合器时，应在允许值内安装。如图5-1所示。 图5-1 标准耦合器安装 连接带及齿轮结合时，先用别的轴承支住，再将旋转编码器和耦合器结合起来。如图 5-2所示。 图5-2 旋转编码器安装 齿轮连接时，注意勿使轴受到过大荷重。 用螺钉紧固旋转编码器时，应用5kfg?cm左右的紧固力矩。 固定本体进行配线时，不要用大于3kg的力量拉线。 可逆旋转使用时，应注意本体的安装方向和加减法方向。 把设置的装置原点和编码器的Z相对准时，必须边确定Z相输出边安装耦合器。 使用时勿使本体上粘水滴和油污。如浸入内部会产生故障。 (2)配线及连接
①配线应在电源0FF状态下进行。电源接通时，若输出线接触电源线，则有时会损坏输出回路。 ②若配线错误，则有时会损坏内部回路，所以配线时应充分注意电源的极性等。 ③若和高压线、动力线并行配线，则有时会受到感应造成误动作或损坏。 ④延长电线时，应在10m以下。还由于电线的分布容量，波形的上升、下降时间会延长，所以有问题时，应采用施密特回路等对波形进行整形。 还有为了避免感应噪声等，也要尽量用最短距离配线。集成电路输人时，要特别注意。 ⑤电线延长时，因导体电阻及线间电容的影响。波形的上升、下降时间变长，容易产 生信号间的干扰(串音)，因此应使用电阻小、线间电容低的电线(双绞线、屏蔽线)。
课程设计设计课程名称：C语言课程设计 题目：编码解码
目录1、编码解码任务书 2、课程设计正文 （1）任务主要功能概述 （2）任务书基本要求分析和内容描述（3）系统的功能结构框图 （4）C语言程序代码 （5）系统使用说明书 3、课程设计日志及心得体会
编码解码任务书 一、目的要求 本课程设计任务的目的是要求学生按照分析、设计、编码、调试和测试的软件开发过程独立完成一个简单的数据压缩解压系统，并能最终实现本系统的功能要求。 二、功能要求 【题目描述】 在压缩算法中，有一种算法叫做游程压缩算法，其算法是如果遇到多个连续相同的字节，就先记录该字节的连续的个数，然后再记录该字节。例如字符串AAABBCCCCCCAAA压缩结果是3A2B6C3A，结果只需要8字节就存贮了原先14字节的内容。不过这种方法有个缺点，如果单个元素较多的时候，反而会大于原先压缩前的内容。例如AAABBCDEF结果是3A2B1C1D1E1F，大于原串长。因此设置一个特殊字节@，如果有连续出现的字符，就用一个@表示下面是压缩数据，然后接着一个连续个数，再是被压缩的字节。例如第一个例子中，被压缩成@3A@2B@6C@3A第二个例子，被压缩成@3A@2BCDEF。实现这种算法。并且考虑如何改良该算法。Windows提供一个压缩工具compress.exe，可用来压缩大文件，可以通过VC自带的解压缩库lzexpand.dll来解压缩。 你的程序需要实现以下功能： 1．字符串简单编码 2．字符串简单解码 3．字符串改进编码 4．字符串改进解码 5．解压缩由命令行compress生成的压缩文件。
光电编码器电路图 文章出处：https://www.doczj.com/doc/fb9180722.html, 发布时间：| 35 次阅读| 0次推荐| 0条留言 EPC－755A光电编码器 具备良好的使用性能，在角度测量、位移测量时抗干扰能力很强，并具有稳定可靠的输出脉冲信号，且该脉冲信号经计数后可得到被测量的数字信号。因此，我们在研制汽车驾驶模拟器时，对方向盘旋转角度的测量选用EPC－755A光电编码器作为传感器 ，其输出电路选用集电极开路型，输出分辨率选用360个脉冲/圈，考虑到汽车方向盘转动是双向的，既可顺时针旋转，也可逆时针旋转，需要对编码器的输出信号鉴相后才能计数。图2给出了光电编码器实际使用的鉴相与双向计数电路，鉴相电路用1个D触发器和2个与非门组成，计数电路用3片74LS193 组成。 当光电编码器顺时针旋转时，通道A输出波形超前通道B输出波形90°，D触发器输出Q(波形W1)为高电平，Q(波形W2)为低电平，上面与非门打开，计数脉冲通过(波形W3)，送至双向计数器 74LS193的加脉冲输入端CU，进行加法计数；此时，下面与非门关闭，其输出为高电平(波形W4)。当光电编码器逆时针旋转时，通道A输出波形比通道B输出波形延迟90°，D触发器输出Q(波形W1)为低电平，Q(波形W2)为高电平，上面与非门关闭，其输出为高电平(波形W3)；此时，下面与非门打开，计数脉冲通过(波形W4)，送至双向计数器74LS193的减脉冲输入端CD，进行减法计数。 汽车方向盘顺时针和逆时针旋转时，其最大旋转角度均为两圈半，选用分辨率为360个脉冲/圈的编码器，其最大输出脉冲数为900个；实际使用的计数电路用3片74LS193组成，在系统上电初始化时，
译码器设计组合逻辑电路案例分析 【信息单】 一、编码器 在数字系统中，把二进制码按一定的规律编排，使每组代码具有特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。编码器是一个多输入多输出的组合逻辑电路。 按照编码方式不同，编码器可分为普通编码器和优先编码器；按照输出代码种类的不同，可分为二进制编码器和非二进制编码器。 1．普通编码器 普通编码器分二进制编码器和非二进制编码器。若输入信号的个数N 与输出变量的位数n 满足N =2n ，此电路称为二进制编码器；若输入信号的个数N 与输出变量的位数n 不满足N =2n ，此电路称为非二进制编码器。普通编码器任何时刻只能对其中一个输入信息进行 编码,即输入的N 个信号是互相排斥的。若编码器输入为4个信号，输出为两位代码，则称为4线-2线编码器(或4/2线编码器)。 2．优先编码器 优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的信号进行编码的编码器。 3．集成编码器 10线-4线集成优先编码器常见型号为54/74147、54/74LS147，8线-3线常见型号为54/74148、54/74LS148。 4．编码器举例 (1)键控8421BCD 码编码器 10个按键S 0～S 9代表输入的10个十进制数0～9，输入为低电平有效，即某一按键按下，对应的输入信号为0，输出对应的8421码，输出为4位码，所以有4个输出端A 、B 、C 、D 。 真值表见表7.1，由真值表写出各输出的逻辑表达式为 9898S S S S =+=A 76547654S S S S S S S S =+++=B 76327632S S S S S S S S =+++=C 9753197531S S S S S S S S S S =++++=D
东北石油大学课程设计任务书 课程硬件课程设计 题目 8-3优先级编码器设计 专业计算机科学与技术姓名学号 主要内容、基本要求等 一、主要内容： 利用EL教学实验箱、微机和QuartusⅡ软件系统，使用VHDL语言输入方法设计8-3优先编码器。可以利用层次设计方法和VHDL语言，完成硬件设计设计和仿真。最后在EL教学实验箱中实现。 二、基本要求： 设计并实现一个8-3优先级编码器，要求I0优先级最高，I7优先级最低，编码输出为原码。 三、扩展要求： 输入端加使能端，在使能端为有效的低电平时，进行编码；在使能端为无效的高电平时，输出高阻状态。 四、参考文献： [1] 杨刚,龙海燕.现代电子技术-VHDL与数据系统设计.北京:电子工业出版 社,2004 [2] 黄仁欣.EDA技术实用教程.北京:清华大学出版社,2006 [3] 潘松.VHDL实用教程[M].成都:电子科技大学出版社,2000 [4] 李国丽，朱维勇.电子技术实验指导书.合肥：中国科技大学出版社，2000[5] 宋振辉. EDA技术与VHDL.北京：北京大学出版社，2008 完成期限18-19周 指导教师张岩 专业负责人富宇 2011年6月28日
目录 第1章概述 (1) 1.1 EDA的概念 (1) 1.2 EDA技术及应用 (2) 1.3 EDA技术发展趋势 (2) 1.4 Quartus II特点介绍 (3) 第2章硬件描述语言——VHDL (4) 2.1 VHDL的简介 (4) 2.2 VHDL语言的特点 (4) 2.3 VHDL的设计流程 (5) 第3章 8-3优先编码器的设计 (6) 3.1 编码器的工作原理 (6) 3.2 8-3优先编码器的设计 (6) 3.3 8-3优先编码器仿真及分析 (7) 3.4 在实验箱上实现8-3优先编码器 (8) 结论 (11) 参考文献 (12)
4线-2线编码器的设计 实验目的 1. 利用Cadence 软件完成一个4线-2线编码器的设计； 2. 完成编码器的瞬态仿真、最高工作频率和功耗的性能指标测试； 3. 学会自底向上地设计基于组合逻辑电路的编码器的设计； 4. 掌握创建符号的步骤； 5. 掌握编码器设计和仿真的步骤； 6. 学会设置仿真参数，从而加深对Cadence 软件仿真的熟悉度。 实验原理 编码和译码的问题在日常生活中经常遇到，数字系统中存储或者处理的信息，常常是用二进制码表示的。用一个二进制代码表示特定含义的信息称为编码，具有编码功能的逻辑电路称为编码器，图1所示为二进制编码器的结构图，它有n 位二进制码输出，与2n 个输入相对应。本次专业技能训练我们设计了一个普通的4线-2线编码器。 图1二进制编码器的结构图 4线-2线编码器真傎表如表1所示： P 0 Y 0 P 1 Y 1 P 2n -1 Yn-1 . . . . . . . .
表1 4个输入P 0 到P 3 为高电平有效信号，输出是两个二进制代码Y 1 Y 0，任何时刻P 0～P 3中只能有一个取值为1，并且有一组对应的二进制码输出。除表中的4种取值组合有效外，其余12种组合所对应的输出均应为0。对于输入或输出变量，凡取1值的用原变量表示，取0值的用反变量表示，由真值表可以得到如下逻辑表达式： Y 1=32103210I I I I I I I I + Y 0=32103210I I I I I I I I + 根据逻辑表达式画出逻辑图，如下图2所示： 图2 4线-2线编码器逻辑图
实验内容及结果 本文的设计思路是首先完成4线-2线编码器所需要的各个模块的电路原理图设计，再将其创建成可以调用的符号，最后按照图2的编码器逻辑图完成首4线-2线编码器的设计。首先需要创建一个库（如：08063224）与各个视图单元inv、 nand4 、nor2和 encode；注意在新建各个视图单元文件时应该都是建到08063224库文件里，不然会提示文件位置报错。 其次按照要求完成编码器的瞬态工作频率功耗等前仿真。实验的内容及结果具体如下： 1.反相器原理图及其符号的创建 开启虚拟机，进入Red Hat Linux后，点击CIW窗口的file→new→library，由此可创建库08063224（用来存放单元视图的文件夹）。将库文件的路径设置在cadence目录下，Name栏输入库名08063224，右侧Technology File栏中选择Attach to an existing techfile，点击窗口OK。 然后再点击file→new→cellview，创建一个单元视图文件夹inv，Library Name 选取为08063224，Cell Name可自定义为inv，设置view name为schematic，设置tool为composer schematic，点击OK，此时便弹出Schematic Editing空白窗口。 输入反相器设计原理图的结果如下图3所示：
利用simulink实现8线3线编码器的设计仿真 1 问题描述（8线3线编码的设计的数学建模） 在数字电路中，编码器、译码器的应用极为广泛。所谓编码，就是在选定的一系列二值代码中赋予每个代码以固定的含义，执行编码功能的电路统称为编码器。 实现8线3线编码器，它的功能是对输入端的8个信号进行编码，输出三位二进制数。要求输入信号每次只有一个事0，其余7个是1。其中0值是待编码信号。我们将用MATLAB 的simulink软件包实现这种常用的数字组合逻辑电路，并进行仿真。 2. 系统模型及建模分析 根据前面介绍的8线3线编码器的功能，可列出下面得真值表： 有了真值表之后，就可以写出输入输出间的逻辑函数式如下： 在写出逻辑表达式之后，我们就可以用与非门来实现这个表达式。 3. 仿真实现； 在进行仿真时，将在8个输入端依次加一个低电平，然后用3个示波器观察3个输出波形。用simulink实现这个数学电路系统一共分三个步骤： 第一步：添加模块，在MATLAB中运行simulink，打开模块浏览器，然后新建一个模型。接下来把本次仿真需要的模块添加到模型中。这里共需要三种模块：与非门4个，离散信号脉冲源8个，示波器3个。与非门位于simulink模块库中的logocal operater,离散信号源脉冲 精选
位于simulink—sources—pulse generator，示波器位于simulink—sinks—scope。将这三种模块到拖到一个模型中。 点击与非门模块的名称，即写着Logical Operator 的区域，将名称改为Y0，接着点击选中与非门模块不要松开鼠标，按住Ctrl 键拖动这个模块到另一个位置，就会复制一个新的Y1模块。用同样的方法得到Y2，类似地将离散信号脉冲源模块名字改为J0，同样得到J0，J1…J7。最后将示波器复制三个。这样一来就将所有模块添加到模型中了。 第二步：修改模块参数 首先双击Y0，打开属性对话框，将操作（Operator）修改为“NAND”，输入节点数改为4，然后点击OK确定。Y1，Y2也做同样修改。 然后，通过双击示波器模块Scope，得到一个图形界面，在其工具栏上单击打印图标右边的Parameters图标，打开示波器属性设置对话框，将坐标轴改为3，同样地，将示波器Scope1,Scope2的坐标轴数改为4。 最后修改脉冲源的属性。双击离散脉冲源J0，将看到关于它的属性对话框，可以从对话框中看到5个参数设置，分别为： Amolititude：方波信号的幅度； Period：方波信号的周期； Pulse width: 脉冲宽度； Sample Time：采样时间长度，以秒为单位。 针对这个例子中的要求，我们需要J0到J7依次为低电平，所以将J0到J7的周期调整为8，脉冲宽度设为7，相位延迟为-7到0，幅度和采样时间用默认值。这样在零时刻，J0为低电平，其余输入为高电平；过一个采样时间，J1变为低电平。这样下去，到第七个采样时间，J7变为低电平。从而实现了设计要求。 第三步：联系及仿真 现在将各模块之间的连线上。根据输入输出的逻辑表达式，将J1、J3、J5、J7接到Y0的输入，将J2、J3、J6、J7接到Y1的输入，将J4、J5、J6、J7接到Y2 的输入。然后用示波器Scope监测Y2、Y1、Y0的输出，Scope1 用来监视J0到J3这4个波形，Scope2 用来监视J4到J7这4个波形。这样我们就完成了连线、 在最后进行仿真之前，先保存结果到自己的工作目录里。 仿真结束后，可以从示波器Scope1，Scope2 上看到编码器的8个输入端的波形，在示波器Scope中看到编码器输出波形。
光电编码器原理结构图 增量式光电旋转编码器 所谓编码器即是将某种物理量转换为数字格式的装置。运动控制系统中的编码器的作用是将位置和角度等参数转换为数字量。可采用电接触、磁效应、电容效应和光电转换等机理，形成各种类型的编码器。 运动控制系统中最常见的编码器是光电编码器。 光电编码器根据其用途的不同分为旋转光电编码器和直线光电编码器，分别用于测量旋转角度和直线尺寸。光电编码器的关键部件是光电编码装置，在旋转光电编码器中是圆形的码盘(codewheel或codedisk)，而在直线光电编码器中则是直尺形的码尺(codestrip)。码盘和码尺根据用途和成本的需要，可由金属、玻璃和聚合物等材料制作，其原理都是在运动过程中产生代表运动位置的数字化的光学信号。
图12.1可用于说明透射式旋转光电编码器的原理。在与被测轴同心的码盘上刻制了按一定编码规则形成的遮光和透光部分的组合。在码环的一边是发光二极管或白炽灯光源，另一边则是接收光线的光电器件。码盘随着被测轴的转动使得透过码盘的光束产生间断，通过光电器件的接收和电子线路的处理，产生特定电信号的输出，再经过数字处理可计算出位置和速度信息。 上面所说的是透射式光电编码器的原理。显然利用光反射原理也可制作光电编码器。 增量编码器的码盘如图12.2所示。在现代高分辨率码盘上，透光和遮光部分都是很细的窄缝和线条，因此也被称为圆光栅。相邻的窄缝之间的夹角称为栅距角，透光窄缝和遮光部分大约各占栅距角的1/2。码盘的分辨率以每转计数(CPR-counts per revolution)表示，亦即码盘旋转一周在光电检测部分可产生的脉冲数。例如某码盘的CPR为2048，则可以分辨的角度为10，311.8”。在码盘上，往往还另外安排一个（或一组）特殊的窄缝，用于产生定位(index)或零位(zero)信号。测量装置或运动控制系统可利用这个信号产生回 零或复位操作。
数字电路实验报告 姓名：陈小龙学号：14051113 班级： 专业：网络工程课程名称：数字电路设计 任课老师：张怀相实验名称：2进制优先编码器1.实验程序源代码 module cxl_4(IN,Y,EN,DONE); input[7:0] IN; input EN; output DONE; output[2:0] Y; reg DONE; reg[2:0] Y; always @(*) begin if(!EN) begin if(IN[0]==1) begin Y=3'b000; DONE=1; end
else if(IN[0]==0&&IN[1]==1) begin Y=3'b001; DONE=1; end else if(IN[0]==0&&IN[1]==0&&IN[2]==1) begin Y=3'b010; DONE=1; end else if(IN[0]==0&&IN[1]==0&&IN[2]==0&&IN[3]==1) begin Y=3'b011; DONE=1; end else if(IN[0]==0&&IN[1]==0&&IN[2]==0&&IN[3]==0&&IN[4]== 1) begin Y=3'b100; DONE=1;
end else if(IN[0]==0&&IN[1]==0&&IN[2]==0&&IN[3]==0&&IN[4]== 0&&IN[5]==1) begin Y=3'b101; DONE=1; end else if(IN[0]==0&&IN[1]==0&&IN[2]==0&&IN[3]==0&&IN[4]== 0&&IN[5]==0&&IN[6]==1) begin Y=3'b110; DONE=1; end else if(IN[7]==1&&IN[6]==0&&IN[5]==0&&IN[4]==0&&IN[3]== 0&&IN[2]==0&&IN[1]==0&&IN[0]==0) begin Y=3'b111; DONE=1; end
实验一、编码器的设计 一、实验目的 学习利用vhdl语言设计编码器的方法，掌握编码器的设计思路；熟悉软件工具的使用方法，掌握软件工具的操作步骤。 二、实验内容 在MAX+plusII输入代码一（见附录）用VHDL语言设计生成8-3编码器，进行VHDL语言文本编辑、编译、波形仿真。 产生仿真波形如下： 8-3编码器仿真图1 在MAX+plusII输入代码二（见附录）用VHDL语言设计生成16-4编码器，进行VHDL语言文本编辑、编译、波形仿真。 产生仿真波形如下：
16-4编码器仿真图1 三、实验心得： 在实验中，通过8-3编码器的程序代码，经过修改得到16-4编码器。8-3编码器通过真值表得到8-3编码器case代码。同理通过16-4编码器真值表得到。本次实验由于首次接触MAX+plusII，在实验过程中遇到了很多软件使用上的问题。经过书本的研究和老师的指导，能够熟悉的使用MAX+plusII的仿真功能。 附录 代码一： library ieee; use ieee.std_logic_1164.all; entity bm8_3 is port(a:in std_logic_vector(0 to 7); b:out std_logic_vector(0 to 2)); end bm8_3; architecture zhang of bm8_3 is begin process(a) begin case a is
when"00000001"=>b<="000"; when"00000010"=>b<="001"; when"00000100"=>b<="010"; when"00001000"=>b<="011"; when"00010000"=>b<="100"; when"00100000"=>b<="101"; when"01000000"=>b<="110"; when others =>b<="111"; end case; end process; end zhang; 代码二： library ieee; use ieee.std_logic_1164.all; entity bm16_4 is port(a:in std_logic_vector(0 to 15); b:out std_logic_vector(0 to 3)); end bm16_4; architecture z of bm16_4 is begin process(a) begin case a is when"0000000000000001"=>b<="0000"; when"0000000000000010"=>b<="0001"; when"0000000000000100"=>b<="0010"; when"0000000000001000"=>b<="0011"; when"0000000000010000"=>b<="0100"; when"0000000000100000"=>b<="0101"; when"0000000001000000"=>b<="0110"; when"0000000010000000"=>b<="0111"; when"0000000100000000"=>b<="1000"; when"0000001000000000"=>b<="1001"; when"0000010000000000"=>b<="1010"; when"0000100000000000"=>b<="1011"; when"0001000000000000"=>b<="1100"; when"0010000000000000"=>b<="1101"; when"0100000000000000"=>b<="1110"; when others =>b<="1111"; end case; end process; end z;