数字系统课程设计设计实验
报告
———多功能电子时钟
目录
一、电子时钟的功能及工作介绍 (1)
1、本设计电子时钟具有的功能 (1)
2、本设计电子时钟工作介绍 (1)
二、设计思路 (1)
三、各模块具体介绍 (2)
计数器模块： (2)
控制模块： (4)
四、仿真 (8)
五、实验成果 (13)
六、实验总结和感想 (15)
1、实验错误排查和解决 (15)
2、实验感想 (16)
七、各模块代码 (17)
1、计数器模块 (17)
2、控制模块 (32)
一、电子时钟的功能及工作介绍
1、本设计电子时钟具有的功能
1）具有显示时、分、秒的功能，能准确显示时间
2）能够手动设置时间
3）具有闹钟功能，可以设置闹钟的时间，然后再实际时间与设定时间相等是闹钟响，并有闹钟开关，可控制其是否响
4）具有秒表功能，可以累计计时
2、本设计电子时钟工作介绍
此电子时钟开机后即会显示时间，其中后两位数码管显示秒，前两位数码管显示分，还可以通过拨盘开关S1来使得前两位数码管显示小时。（开机后，按下按键1一次，会继续显示时间。）此后，每按下按键1一次，会显示设置小时界面，按下按键1两次会显示设置分钟界面，按下按键1三次会显示闹钟设置小时界面，按下按键1四次会显示闹钟设置分钟界面，按下按键1五次会显示秒表界面。而在每一个界面，按下按键2相应的位会开始跳动，在按下按键2时，跳动停止，此时按下按键3，即确认键，则会返回时间显示状态。
二、设计思路
设计一个电子时钟，必然要用到计时器，而需要设置时间和闹钟，
又需要控制器来控制系统所处的状态。我们采用外部一个按键来切换系统的状态，用另一个按键来调整时间和启动秒表，再有一个按键来确认操作，并返回显示状态，继续等待命令。在控制器中，需要接受外部信号，并给出信号给计时器，使其做出相应的动作。
三、各模块具体介绍
本设计主要分成计数器模块和控制模块。计数器模块主要包括60进制计数器模块和24进制计数器模块，向量与整数转换模块，1Hz 时钟分频模块，整数转换为两个向量的模块，动态显示模块和8段数码管译码模块。控制模块主要包括。
计数器模块：
1、60进制计数器模块
此模块主要提供60进制数的计数，通过连接外部1Hz时钟信号来控制计数频率。只要检测时钟上升沿到来，计数器就加1，直至计到60，又从0开始计时。此外，此模块还有复位和置数功能。复位端低电平就能将计数器清0，而置位端的高电平能将外部送来的数据加载到计算器里面，计数器从加载的值开始计数。除此之外，进位信号用于下一位计数的时钟信号。这主要用于接收控制模块中，通过外部设置时间来修改时钟当前时间的功能。60进制计数器模块主要是秒和分位的计数。
2、24进制计数器模块
此模块和60进制计数器模块有一样的功能，只是这个模块是24进制的，用于时位的计数，同样也有复位和置数的功能。
3、向量与整数转换模块
由于整数处理起来比较方便，所以添加了向量到整数的转换模块。其中用到了conv_integer来进行转换。
4、1Hz时钟分频模块
由于实验板上的时钟频率为50MHz，而时间显示最低位为秒，故需要分频。分频器实际也是一个计数器，只是在计数的中点处，将输出信号置为1，在终点处将其置为0，便可实现50%占空比的1Hz时钟信号。
5、整数转换为两个向量的模块
由于本设计将时分秒都作为一个整体来处理，但是在显示时需要有两个数码管分别显示，所以必须拆成两个，且8段数码管的译码的输入为向量，故需转换成两个向量。主要是利用对10整除取其十位，对10取余取出个位的方法，再用conv_std_logic_vector将其转换为向量。
6、动态显示模块
由于实验板上将4个8段数码管的端口连在一起，所以每一时刻4个数码管的显示数值应该是一样的，故不能分别显示不同时间。然而，动态显示通过人眼的余晖效应，以很高的频率来扫描数码管，不断的依次轮流点亮数码管，使得看起来是4个数码管同时显示不同数字。这主要是通过设置数码管的使能端，同时选择此数码管应该显示的数据，进行动态显示。此外，我们对数码管显示时的小数点进行控制，使其在显示分和秒之间点亮而其他位不亮。所以我们设置了一个标志位来对译码电路进行控制，使其点亮或熄灭小数点。
7、8段数码管译码模块
此模块主要将输入的4位向量转换成相应的在8端数码管上显示的向量，使其显示相应的数字。而且，我们通过从动态显示模块接收到的标志位来控制译码的程序，使得相应的小数点亮或灭。
控制模块：
1.消抖模块：由于每个按键机械触点的闭合或断开都会有一个抖动的暂态过程，即按键闭合时不是立即稳定闭合，而是处于闭合—断开交替变化的过程，持续一段时间才变为稳定闭合的状态，按键松开时有类似的效果，而由于CPU的反映速度很快，能够检测出抖动过程产生的电压波动，如果直接检测电平判断按键是否按下或松开会造成重
复识别，因此通过消抖模块来检测按键是否按下。
2.按键模块：此模块利用3个按键来对时钟进行操作，每个按键按下，输出一个高电平信号给按键记录模块。
按键1是切换键，用来切换当前时钟工作状态；
按键2是启动停止键，用于调整时间和设定闹钟时间；
按键3是确认键，按下使时钟回到原始状态，即时间显示状态。
3.按键记录模块：此模块用来记录按键按下的数目，以切换到相应的工作模式进行进行操作。
Sum记录按键1的按下数：
1表示时间显示状态；
2表示时间的时调整状态；
3表示时间的分调整状态；
4表示闹铃的时设定状态；
5表示闹铃的分设定状态；
6表示秒表状态。
Sum1记录按键2的按下数：
1表示启动，时间开始变化；
2表示停止，时间调整或设定完毕。
Sum2记录按键3的按下数：按一下表示确认，时钟回到时间显示工
作状态。
4.时分选择模块：此模块用来选择‘时’或‘分’，并将结果送到显示模块进行数码管显示。这是由于实验板只有4个数码管不够用来完整显示时、分、秒的限制而设计的。时分选择通过拨盘来进行控制。拨盘拨下（关闭）：选择显示‘分’；
拨盘拨上（开启）：选择显示‘时’。
5. 显示选择模块：此模块主要区分秒表工作状态下和其他工作状态的的结果显示。
6. 主控模块：此模块用来控制时钟当前工作状态，并对各种工作状态下的操作指令进行接受和处理。
（1）输入信号有：
Clk：时钟信号；
setsnd：闹铃开关信号；
setsnd=’1’时，闹铃开；
setsnd=’0’时，闹铃关。
sum：切换按键1的按下数；
sum=1时，时钟工作在时间显示状态；
sum=2时，时钟工作在时间的时调整状态；
sum=3时，时钟工作在时间的分调整状态；
sum=4时，时钟工作在闹铃的时设定状态；
sum=5时，时钟工作在闹铃的分设定状态；
sum=6时，时钟工作在秒表状态。
Sum1：启动停止按键2的按下数；
sum=1表示启动，时间开始变化；
sum=2表示停止，时间调整或设定完毕。
Sum2：确认键3的按下数：
Sum2=1，表示操作完毕，使sum=1，时钟回到时间显示状态，并使sum1=0.
Hour：时；
Min：分；
Sec：秒。
（2）输出信号：
Rst：复位信号，用来消除秒表的记录，使其变为0；
Showchu：显示选择信号，用来切换秒表状态和其他状态的显示；Begincnt：秒表启动信号；
Load：时间重置信号，用于将显示时间改变到经调整设置得到的新时间；
Clear：按键记录清除信号；
Sound：闹铃信号，达到设定的闹铃时间时，该信号是蜂鸣器鸣叫；
Output1：经处理后的‘时’；Output2：经处理后的‘分’；Output3：经处理后的‘秒’；
四、仿真
1、计数器模块仿真
由以上仿真图可知此计数器可以实现计时功能，且能够及时进位，符合设计的目标。
由以上仿真图可知，当load信号为1时，可以实现置位，即将当前计数器的值改为外部输入的值（图中外部输入为0）。
2、向量整数转换模块仿真
由以上两幅图可知向量与整数转换模块能正确地实现向量到整数的转换。
3、整数转换为两个向量的模块仿真
由以上两幅图可知，此模块可以将一个整数拆分成两个向量，以用于两个数码管的显示。
4、按键记录模块仿真
5、时分选择模块仿真：
6、显示选择模块仿真：
五、实验成果
六、实验总结和感想
1、实验错误排查和解决
实验最开始是计时器，由于实验板上只有4个数码管，不够同时显示时分秒共6位数，故我们采用外部拨码开关控制切换时和分的显示。在显示时，由于译码模块将所有数码管的小数点都点亮，所以看起来并不直观。我们后来在动态显示模块加入一个标记信号，使得译
码时，需要小数点亮的数码管按原来的程序译码，不需小数点点亮的数码管按另外的方法译码，便解决了这个问题。秒表显示也是同样的道理控制小数点亮灭。在控制模块中，设置闹钟时，一开始，我们设置完闹钟时间后，按下确认键，总是会先短暂地响一声。后来在找程序时才发现再确认键后对信号进行复制，此时信号还未来得及变化，还是原来的值，和闹钟设定值是一样的，所以会有那个响声。将其先赋给一个变量，在用变量与闹钟设定值比较，就可以得到正确结果，等到闹钟时间时响铃。
2、实验感想
在这次的VHDL课程设计中，我们小组做的是多功能电子时钟实验，在参与之前，我以为同单片机课程设计一样，照着老师给的要求，设计程序、再下载进去即可。而且在VHDL的学习中，由于邢老师的讲课条理清晰，教授细致，我们都学得比较轻松。但是真正参与到设计的过程中时，却比想象中的难得多，不过收获和付出是成正比的，有挑战性的实验，才会让人受益匪浅。
一是知识一定要掌握完整，理解透彻才有可能用于实际用途。
由于原先对程序设计过程掌握不熟练，导致经常犯下简单的错误，拖延了设计的完成时间，基础不够扎实。在此次的数字钟设计过程中，我们更进一步地熟悉有关数字电路的知识和具体应用。学会了利QuarterII软件进行原理图的绘制，硬件描述语言VHDL的编写，程序的仿真等工作。并能根据仿真结果分析设计的存在的问题和缺陷，
从而进行程序的调试和完善。
二是模块化的思想，在实践中真正的体会到了其简便、易懂的特点。
通过对模块化思想的应用，我们的实验思路非常的清晰，大大提高了实验过程的简洁度，不仅方便基本功能的设计，还会便于扩展功能的实现。这些平时听得晕乎乎，人云亦云的好处，终于在实践过程中得到了非常好的体现。
以上就是我们在这次实验中的收获和感想，学习不能只靠书本和试卷，更重要的是类似于这样的动手过程，这样才能稳扎稳打，真正的学到有用的知识。
七、各模块代码
1、计数器模块
（1）60进制计数器模块
rst
clk
load
num[5..0]num1[5..0]
outp
count60s
inst22 library ieee;
use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity count60s is
port(rst,clk,load:in std_logic;
num:in std_logic_vector(5 downto 0);
num1:out std_logic_vector(5 downto 0);
outp:out std_logic);
end entity;
architecture behav of count60s is
begin
process(clk,rst,load)
variable cnt:std_logic_vector(5 downto 0);
begin
if(rst='0') then
cnt:="000000";
elsif(load='1') then
cnt:=num;
outp<='0';
elsif(clk'event and clk='1') then
if(cnt="111011") then
cnt:="000000";
outp<='1';
else
数字钟设计实验报告 专业:通信工程 姓名:王婧 班级:111041B 学号:111041226
数字钟的设计 目录 一、前言 (3) 二、设计目的 (3) 三、设计任务 (3) 四、设计方案 (3) 五、数字钟电路设计原理 (4) （一）设计步骤 (4) （二）数字钟的构成 (4) （三）数字钟的工作原理 (5) 六、总结 (9) １
一、前言 此次实验是第一次做EDA实验，在学习使用软硬件的过程中，自然遇到很多不懂的问题，在老师的指导和同学们的相互帮助下，我终于解决了实验过程遇到的很多难题，成功的完成了实验，实验结果和预期的结果也是一致的，在这次实验中，我学会了如何使用Quartus II软件，如何分层设计点路，如何对实验程序进行编译和仿真和对程序进行硬件测试。明白了一定要学会看开发板资料以清楚如何给程序的输入输出信号配置管脚。这次实验为我今后对 EDA的进一步学习奠定了更好的理论基础和应用基础。 通过本次实验对数电知识有了更深入的了解，将其运用到了实际中来，明白了学习电子技术基础的意义，也达到了其培养的目的。也明白了一个道理：成功就是在不断摸索中前进实现的，遇到问题我们不能灰心、烦躁，甚至放弃，而要静下心来仔细思考，分部检查，找出最终的原因进行改正，这样才会有进步，才会一步步向自己的目标靠近，才会取得自己所要追求的成功。 ２
二、设计目的 1.掌握数字钟的设计方法。 2熟悉集成电路的使用方法。 3通过实训学会数字系统的设计方法； 4通过实训学习元器件的选择及集成电路手册查询方法； 5通过实训掌握电子电路调试及故障排除方法； 6熟悉数字实验箱的使用方法。 三、设计任务 设计一个可以显示星期、时、分、秒的数字钟。 要求： 1、24小时为一个计数周期； 2、具有整点报时功能； 3、定时闹铃（未完成） 四、设计方案 一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生 ３
中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计任务书2016/2017 学年第一学期 学生姓名：张涛学号： 李子鹏学号： 课程设计题目：数字电子钟的设计 起迄日期：2017年1月4日～2017年7月10日 课程设计地点：科学楼 指导教师：姚爱琴 2017年月日 课程设计任务书
中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计开题报告2016/2017 学年第一学期 题目：数字电子钟的设计 学生姓名：张涛学号： 李子鹏学号：
指导教师：姚爱琴 2017 年 1 月 6 日 中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计说明书2016/2017 学年第二学期 题目：数字电子钟的设计 学生姓名：张涛学号： 李子鹏学号： 指导教师：姚爱琴 2017 年月日
目录 1 引言 (6) 2 数字电子钟设计方案 (6) 2.1 数字计时器的设计思想 (6) 2.2数字电路设计及元器件参数选择 (6) 2.2.2 时、分、秒计数器 (7) 2.2.3 计数显示电路 (8) 2.2.5 整点报时电路 (10) 2.2.6 总体电路 (10) 2.3 安装与调试 (11) 2.3.1 数字电子钟PCB图 (11) 3 设计单元原理说明 (11) 3.1 555定时器原理 (12) 3.2 计数器原理 (12) 3.3 译码和数码显示电路原理 (12) 3.4 校时电路原理 (12) 4 心得与体会 (12) 1 引言 数字钟是一种用数字电子技术实现时，分，秒计时的装置，具有较高的准确性和直观性等各方面的优势，而得到广泛的应用。此次设计数字电子钟是为了了解数字钟的原理，在设计数字电子钟的过程中，用数字电子技术的理论和制作实践相结合，进一步加深数字电子技术课程知识的理解和应用，同时学会使用Multisim电子设计软件。 2数字电子钟设计方案 2.1 数字计时器的设计思想 要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号地频率较高，因此，需要进行分频，使得高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1Hz）。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要分别设计60进制，24进制计数器，并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器，是“时”、“分”、“秒”得以数字显示出来。 值得注意的是：任何记时装置都有误差，因此应考虑校准时间电路。校时电路一般
华大计科学院 数字逻辑课程设计说明书 题目：多功能数字钟 专业：计算机科学与技术 班级：网络工程1班 姓名：刘群 学号： 1125111023 完成日期：2013-9
一、设计题目与要求 设计题目：多功能数字钟 设计要求： 1.准确计时，以数字形式显示时、分、秒的时间。 2.小时的计时可以为“12翻1”或“23翻0”的形式。 3.可以进行时、分、秒时间的校正。 二、设计原理及其框图 1.数字钟的构成 数字钟实际上是一个对标准频率 1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路。图 1 所示为数字钟的一般构成框图。 图1 数字电子时钟方案框图
⑴多谐振荡器电路 多谐振荡器电路给数字钟提供一个频率1Hz 的信号，可保证数字钟的走时准确及稳定。 ⑵时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成。其中秒个位和秒十位计数器、分个位和分十位计数器为60 进制计数器。而根据设计要求，时个位和时十位计数器为24 进制计数器。 ⑶译码驱动电路 译码驱动电路将计数器输出的8421BCD 码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 ⑷数码管 数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管。本设计提供的为LED数码管。 2.数字钟的工作原理 ⑴多谐振荡器电路 555 定时器与电阻R1、R2，电容C1、C2 构成一个多谐振荡器，利用电容的充放电来调节输出V0，产生矩形脉冲波作为时钟信号，因为是数字钟，所以应选择的电阻电容值使频率为1HZ。 ⑵时间计数单元 六片74LS90 芯片构成计数电路，按时间进制从右到左构成从低位向高位的进位电路，并通过译码显示。在六位LED 七段显示起上显示
一、设计项目名称 温度采集显示系统硬件与软件设计 二、设计内容及要求 1，根据设计要求，完成对单路温度进行测量，并用数码管显示当前温度值系统硬件设计，并用电子CAD软件绘制出原理图，编辑、绘制出PCB印制版。 要求： （1）原理图中元件电气图形符号符合国家标准； (2)整体布局合理，注标规范、明确、美观，不产生歧义。 (3)列出完整的元件清单(标号、型号及大小、封装形式、数量) (4) 图纸幅面为A4。 (4)布局、布线规范合理，满足电磁兼容性要求。 (5)在元件面的丝印层上，给出标号、型号或大小。所有注释信息（包括标号、型号及说明性文字）要规范、明确，不产生歧义。 2.编写并调试驱动程序。 功能要求： （1）温度范围0-100℃。 （2）温度分辨率±1℃。 （3）选择合适的温度传感器。 3.撰写设计报告。 提示：可借助“单片机实验电路板”实现或验证软件、硬件系统的可靠性。 温度传感器 摘要：温度的检测与控制是工业生产过程中比较典型的应用之一，随着传感器在生产和生活中的更加广泛的应用，利用新型单总线式数字温度传感器 实现对温度的测试与控制得到更快的开发，随着时代的进步和发展，单 片机技术已经普及到我们生活，工作，科研，各个领域。一种数字式温 度计以数字温度传感器DS18B20作感温元件，它以单总线的连接方式， 使电路大大的简化。传统的温度检测大多以热敏电阻为传感器，这类传 感器可靠性差，测量温度准确率低且电路复杂。因此，本温度计摆脱了 传统的温度测量方法，利用单片机STC89C52对传感器进行控制。这样
易于智能化控制。 关键词：数字测温；温度传感器DS18B20；单片机STC89C52； 一．概述 传感器从功能上可分为雷达传感器、电阻式传感器、电阻应变式传感器、压阻式传感器、热电阻传感器、温度传感器、光敏传感器、湿度传感器、生物传感器、位移传感器、压力传感器、超声波测距离传感器等，本文所研究的是温度传感器。 温度传感器是最早开发，应用最广泛的一类传感器。温度传感器是利用物质各种物理性质随温度变化的规律把温度转换为电量的传感器。这些呈现规律性变化的物理性质主要有半导体。温度传感器是温度测量仪表的核心部分，品种繁多。 随着科学技术的发展，测温系统已经被广泛应用于社会生产、生活的各个领域，在工业、环境监测、医疗、家庭多方面均有应用。从而使得现代温度传感器的发展。微型化、集成化、数字化正成为发展的一个重要方向。 二．硬件设计 1.DS18B20 DS1820 单线数字温度计特性 ? 独特的单线接口仅需一个端口引脚进行通讯 ? 简单的多点分布应用 ? 无需外部器件 ? 可通过数据线供电 ? 零待机功耗 ? 测温范围-55~+125℃，以 0.5℃递增 ? 温度以 9 位数字量读出 ? 温度数字量转换时间 200ms （典型值） ? 用户可定义的非易失性温度报警设置 ? 报警搜索命令识别并标志超过程序限定温度（温度报警条件）的器件 ? 应用包括温度控制、工业系统、消费品、温度计或任何热感测系统 DS1820温度传感器外观图（a ）和引脚图（b ） ①引脚1接地 ②引脚2数字信号输入/输出 ③引脚3接高电平5V 高电平
单片机电子时钟课程设 计实验报告 Pleasure Group Office【T985AB-B866SYT-B182C-BS682T-STT18】
《单片机原理与应用》课程设计 总结报告 题目：单片机电子时钟（带秒表）的设计 设计人员：张保江江润洲 学号： 班级：自动化1211 指导老师：阮海容 目录 1.题目与主要功能要求 (2) 2.整体设计框图及整机概述 (3) 3.各硬件单元电路的设计、参数分析及原理说明 (3) 4.软件流程图和流程说明 (4) 5.总结设计及调试的体会 (10) 附录 1.图一：系统电路原理图 (11) 2.图二：系统电路 PCB (12) 3.表一：元器件清单 (13) 4.时钟程序源码 (14)
题目：单片机电子时钟的设计与实现 课程设计的目的和意义 课程设计的目的与意义在于让我们将理论与实践相结合。培养我们综合运用电子课程中的理论知识解决实际性问题的能力。让我们对电子电路、电子元器件、印制电路板等方面的知识进一步加深认识，同时在软件编程、排错调试、焊接技术、相关仪器设备的使用技能等方面得到较全面的锻炼和提高，为今后能够独立完成某些单片机应用系统的开发和设计打下一个坚实的基础。 课程设计的基本任务 利用89C51单片机最小系统，综合应用单片机定时器、中断、数码显示、键盘输入等知识，设计一款单片机和简单外设控制的电子时钟。 主要功能要求 最基本要求 1)使用MCS-51单片机设计一个时钟。要求具有6位LED显示、3个按键输入。 2)完成硬件实物制作或使用Pruteus仿真（注意位驱动应能提供足够的电流）。 3)6位LED数码管从左到右分别显示时、分、秒(各占用2位)，采用24小时标准计时制。开始计时时为000000，到235959后又变成000000。 4)使用3个键分别作为小时、分、秒的调校键。每按一次键，对应的显示值便加1。分、秒加到59后再按键即变为00；小时加到23后再按键即变为00。在调校时均不向上一单位进位 (例如分加到59后变为00，但小时不发生改变)。 5) 软件设计必须使用MCS-51片内定时器，采用定时中断结构，不得使用软件延时法，也不得使用其他时钟芯片。 6）设计八段数码管显示电路并编写驱动程序，输入并调试拆字程序和数码显示程序。7）掌握硬件和软件联合调试的方法。 8）完成系统硬件电路的设计和制作。 9）完成系统程序的设计。 10）完成整个系统的设计、调试和制作。
北京邮电大学 数字电路与逻辑设计实验 实验报告 实验名称：QuartusII原理图输入 法设计与实现 学院：北京邮电大学 班级： 姓名： 学号：
一．实验名称和实验任务要求 实验名称：QuartusII原理图输入法设计与实现 实验目的：⑴熟悉用QuartusII原理图输入法进行电路设计和仿真。 ⑵掌握QuartusII图形模块单元的生成与调用； ⑶熟悉实验板的使用。 实验任务要求：⑴掌握QuartusII的基础上，利用QuartusII用逻辑 门设计实现一个半加器，生成新的半加器图像模 块。 ⑵用实验内容（1）中生成的半加器模块以及逻辑门 实现一个全加器，仿真验证其功能，并能下载到实 验板上进行测试，要求用拨码开关设定输入信号， 发光二级管显示输出信号。 ⑶用3线—8线译码器（74L138）和逻辑门实现要求 的函数：CBA F+ C + =,仿真验证其 + B C B A A A B C 功能，，并能下载到实验板上进行测试，要求用拨 码开关设定输入信号，发光二级管显示输出信号。二．设计思路和过程 半加器的设计实现过程：⑴半加器的应有两个输入值，两个输出值。 a表示加数，b表示被加数，s表示半加和， co表示向高位的进位。
⑵由数字电路与逻辑设计理论知识可知 b a s ⊕=;b a co ?= 选择两个逻辑门：异或门和与门。a,b 为异 或门和与门的输入，S 为异或门的输出，C 为与门的输出。 (3)利用QuartusII 仿真实现其逻辑功能， 并生成新的半加器图形模块单元。 (4)下载到电路板，并检验是否正确。 全加器的设计实现过程：⑴全加器可以由两个半加器和一个或门构 成。全加器有三个输入值a,b,ci ，两个输 出值s,co ：a 为被加数，b 为加数，ci 为低 位向高位的进位。 ⑵全加器的逻辑表达式为： c b a s ⊕⊕= b a ci b a co ?+?⊕=)( ⑶利用全加器的逻辑表达式和半加器的逻 辑功能，实现全加器。 用3线—8线译码器（74L138）和逻辑门设计实现函数 CBA A B C A B C A B C F +++= 设计实现过程：⑴利用QuartusII 选择译码器（74L138）的图形模块
咸阳师范学院物理与电子工程学院 课程设计报告 题目： 班级： 姓名： 学号： 指导教师： 成绩： 完成日期：年月
目录 第一章概述 3 第二章数字电子钟的电路原理 4 第三章电路调试与制作11 第四章总结与体会12 第五章附录13
第一章概述 数字钟是采用数字电路实现对.时,分,秒.数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运运超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。 虽然市场上已有现成的数字集成电路芯片出售，价格便宜，使用方便，这里所制作的数字电子可以随意设置时，分的输出，是数字电子中具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。 课程设计目的 （1）加强对电子制作的认识，充分掌握和理解设计个部分的工作原理、设计过程、选择芯片器件、电路的焊接与调试等多项知识。 （2）把理论知识与实践相结合，充分发挥个人与团队协作能力，并在实践中锻炼。 （3）提高利用已学知识分析和解决问题的能力。 （4）提高实践动手能力。
第二章数字电子钟的电路原理 数字电子钟的设计与制作主要包括：数码显示电路、计数器与校时电路、时基电路和闹铃报时电路四个部分。 1．数码显示电路 译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来。显示器件选用FTTL-655SB双阴极显示屏组。在计数电路输出信号的驱动下，显示出清晰的数字符号。 2．计数器电路 LM8560是一种大规模时钟集成电路它与双阴极显示屏组可以制成数字钟钟控电路。 3．校时电路 数字钟电路由于秒信号的精确性和稳定性不可能做到完全准确无误，时基电路的误差会累积；又因外部环境对电路的影响，设计产品会产生走时误差的现象。所以，电路中就应该有校准时间功能的电路。通过手动调节按键，达到校准的目的。 4．定时报警电路 当调好定时间后并按下开关K1（白色键），显示屏右下方有红点指示，到定时时间有驱动信号经R3使VT1工作，即可定时报警输出。 芯片资料 LM8560是一种大规模时钟集成电路它与双阴极显示屏组可以制成数字钟钟控电路。作为时钟，它准确醒目；作为控制开关，它动作无误；在1小时59分钟或59分钟内，能任意暂停，使用十分方便。 仔细观察从0-9的每个数字并比较图1所示的笔段。内部电路参看图2, LM8560各脚功能，参看图3。
电子科技大学《数字秒表课程设计》 姓名: xxx 学号： 学院： 指导老师：xx
摘要 EDA技术作为电子工程领域的一门新技术，极大的提高了电子系统设计的效率和可靠性。文中介绍了一种基于FPGA在ISE10.1软件下利用VHDL语言结合硬件电路来实现数字秒表的功能的设计方法。采用VHDL硬件描述语言，运用ModelSim等EDA仿真工具。该设计具有外围电路少、集成度高、可靠性强等优点。通过数码管驱动电路动态显示计时结果。给出部分模块的VHDL源程序和仿真结果,仿真结果表明该设计方案的正确,展示了VHDL语言的强大功能和优秀特性。 关键词：FPGA, VHDL, EDA, 数字秒表
目录 第一章引言 (4) 第二章设计背景 (5) 2.1 方案设计 (5) 2.2 系统总体框图 (5) 2.3 -FPGA实验板 (5) 2.4 系统功能要求 (6) 2.5 开发软件 (6) 2.5.1 ISE10.1简介 (6) 2.5.2 ModelSim简介 (6) 2.6 VHDL语言简介 (7) 第三章模块设计 (8) 3.1 分频器 (8) 3.2 计数器 (8) 3.3 数据锁存器 (9) 3.4 控制器 (9) 3.5 扫描控制电路 (10) 3.6 按键消抖电路 (11) 第四章总体设计 (12) 第五章结论 (13) 附录 (14)
第一章引言 数字集成电路作为当今信息时代的基石，不仅在信息处理、工业控制等生产领域得到普及应用，并且在人们的日常生活中也是随处可见，极大的改变了人们的生活方式。面对如此巨大的市场，要求数字集成电路的设计周期尽可能短、实验成本尽可能低，最好能在实验室直接验证设计的准确性和可行性，因而出现了现场可编程逻辑门阵列FPGA。对于芯片设计而言，FPGA的易用性不仅使得设计更加简单、快捷，并且节省了反复流片验证的巨额成本。对于某些小批量应用的场合，甚至可以直接利用FPGA实现，无需再去订制专门的数字芯片。文中着重介绍了一种基于FPGA利用VHDL硬件描述语言的数字秒表设计方法，在设计过程中使用基于VHDL的EDA工具ModelSim对各个模块仿真验证，并给出了完整的源程序和仿真结果。
一、实验内容： 设计一个数字时钟，显示范围为00：00：00~23：59：59。通过5个开关进行控制，其中开关K1用于切换时间设置（调节时钟）和时钟运行（正常运行）状态；开关K2用于切换修改时、分、秒数值；开关K3用于使相应数值加1调节；开关K4用于减1调节；开关K5用于设定闹钟，闹钟同样可以设定初值，并且设定好后到时间通过蜂鸣器发声作为闹铃。 选做增加项目：还可增加秒表功能（精确到0.01s）或年月日设定功能。 二、实验电路及功能说明 1602显示器电路（不需接线） 电子音响电路 按键说明： 按键键名功能说明 K1 切换键进入设定状态 K2 校时依次进入闹钟功能是否启用，闹钟时,分秒, 年,月,日及时间时,分,秒的设置,直到退出 设置状态 K3 加1键调整是否起用闹钟和调节闹钟时,分,秒, 年,月,日,时间的时,分,秒的数字三、实验程序流程图：
四、实验结果分析 定时程序设计： 单片机的定时功能也是通过计数器的计数来实现的，此时的计数脉冲来自单片机的内部，即每个机器周期产生一个计数脉冲，也就是每经过1个机器周期的时间，计数器加1。如果MCS-51采用的12MHz晶体，则计数频率为1MHz，即每过1us的时间计数器加1。这样可以根据计数值计算出定时时间，也可以根据定时时间的要求计算出计数器的初值。MCS-51单片机的定时器/计数器具有4种工作方式，其控制字均在相应的特殊功能寄存器中，通过对特殊功能寄存器的编程，可以方便的选择定时器/
计数器两种工作模式和4种工作方式。 定时器/计数器工作在方式0时，为13位的计数器，由TLX(X=0、1)的低5位和THX的高8位所构成。TLX低5位溢出则向THX进位，THX计数溢出则置位TCON中的溢出标志位TFX. 当定时器/计数器工作于方式1，为16位的计数器。本设计师单片机多功能定时器，所以MCS-51内部的定时器/计数器被选定为定时器工作模式，计数输入信号是内部时钟脉冲，每个机器周期产生一个脉冲使计数器增1。 实时时钟实现的基本方法： 这次设计通过对单片机的学习、应用，以A T89S51芯片为核心，辅以必要的电路，设计了一个简易的电子时钟，它主要通过51单片机综合仿真实验仪实现，通过1602能够准确显示时间，调整时间，它的计时周期为24小时,从而到达学习、设计、开发软、硬件的能力。主要实现功能为显示时间，时间校准调时(采用手动按键调时)，闹铃功能（设置定时时间，到点后闹铃发出响声）。通过键盘可以进行校时、定时。闹铃功能使用I/O 口定时翻转电平驱动的无源蜂鸣器。本文主要介绍了工作原理及调试实现。 四个按键K1、K2、K3、K4、一个蜂鸣器。 1602显示时钟、跑表。 时钟的最小计时单位是秒，但使用定时器的方式1，最大的定时时间也只能达到131ms。我们可把定时器的定时时间定为50ms。这样，计数溢出20次即可得到时钟的最小计时单位：秒。而计数20次可以用软件实现。 秒计时是采用中断方式进行溢出次数的累积，计满20次，即得到秒计时。从秒到分，从分到时是通过软件累加并进行比较的方法来实现的。要求每满1秒，则“秒”单元中的内容加1；“秒”单元满60，则“分”单元中的内容加1；“分”单元满60，则“时”单元中的内容加1；“时”单元满24，则将时、分、秒的内容全部清零。 实时时钟程序设计步骤： 先对系统进行初始化，如：LCD1602初始化，DS1302初始化等，然后才能进入主显示模块，即可在LCD1602上看到相应的信息。对于LCD1602的初始化，主要是对开启显示屏，清屏，设置显示初始行等操作。DS1302的初始化主要是先开启写功能，然后写入一个初始值。 本系统采用的是LCD1602液晶显示器，由于其是本身带有驱动模块的液晶屏，所以对于LCD1602操作程序可分为开显示、设置显示初始行、写数据和清屏等部分。LCD1602的写命令程序和写数据程序分别以子程序的形式写在程序里，以便主程序中的调用。 （1）选择工作方式，计算初值； （2）采用中断方式进行溢出次数累计； （3）计时是通过累加和数值比较实现的； （4）时钟显示缓冲区：时钟时间在方位数码管上进行显示，为此在内部RAM中要设置显示缓冲区，共6个地址单元。显示缓冲区从左到右依次存放时、分、秒数值； （5）主程序：主要进行定时器/计数器的初始化编程，然后反复调用显示子程序的方法等待中断的到来； （6）中断服务程序：进行计时操作； （7）加1子程序：用于完成对时、分、秒的加操作，中断服务程序在秒、分、时加1时共有三种条调用加1子程序，包括三项内容：合字、加1并进行十进制调整、分字。 程序说明： 按K1按键进入设定状态 按K2,依次进入闹钟功能是否启用，闹钟时,分秒,年,月,日及时间时,分,秒的设置,直到退出设置状态按K3,调整是否起用闹钟和调节闹钟时,分,秒,年,月,日,时间的时,分,秒的数字 LCD第二排中间显示小喇叭，表示启用闹钟功能，无则禁止闹钟功能（可在调整状态进行设置）正常状态,LCD上排最前面显示自定义字符,LCD下排最前面闪动"_" 设置状态,LCD上排最前面显示"P",下排最前面在设置闹钟时间时显示"alarm_",其它状态显示
一、设计题目与要求 设计题目：多功能数字钟 设计要求： 1.准确计时，以数字形式显示机器人行走的时、分、秒的时间。 二、设计原理 1数字钟的组成部分 ⑴555定时器组成的方波发生电路 多谐振荡器电路给数字钟提供一个频率1Hz 的信号，可保证数字钟的走时准确及稳定。 ⑵时间计数器电路 时间计数电路分成三个模块，时，分，秒：时用24进制计数器实现；分，秒用60进制计数器实现。 ⑶译码显示电路 译码驱动电路将计数器输出的8421BCD 码转换为数码管需要的逻辑状态，并在显示电路显示相应系数。 2.数字钟的工作原理 ⑴多谐振荡器电路 555 定时器与电阻R1、R2，电容C1、C2 构成一个多谐振荡器，利用电容的充放电来调节输出V0，产生矩形脉冲波作为时钟信号，因为是数字钟，所以应选择的电阻电容值使频率为1HZ。 ⑵时间计数单元
六片74LS90 芯片构成计数电路，按时间进制从右到左构成从低位向高位的进位电路，并通过译码显示。在六位LED 七段显示起上显示对应的数值。 三、元器件 1.实验中所需的器材. Vcc 5V 电源?. 共阴七段数码管6 个?. 74LS90D 集成块6 块?. 74HC00D 6个以及其他元件 LM555CM 1个 电阻 6个 10uF 电容 2个 2.芯片内部结构及引脚图
图2 LM555ＣＭ集成块 图374LS90D集成块 五、各功能块电路图 1秒脉冲发生器主要由555 定时器和一些电阻电容构成，原理是利用555 定时器的特性，通过电容的充放电使VC 在高、低电平之间转换。其中555 定时器的高、低电平的门阀电压分别是2/3VCC 和1/3VCC 当电容器充电使VC 的电压大于2/3VCC 则VC 就为高电平，然 而由于反馈作用又会使电容放电。当VC 小于1/3VCC 时，VC 就为低电平。同样由于反馈作用又会使电容充电。通过555 定时器的这一性质我们就可以通过计算使他充放电的周期刚好为1S这样我们就会得到1HZ 的信号。其中555 定时器的一些功能对照后面目录。其中555 定时器组成的脉冲发生器电路见：方波发生器的部分。
一、数字电子钟 1.设计目得 (1)培养数字电路得设计能力。 (2)掌握数字电子钟得设计、组装与调试方法。 2.设计内容及要求 (1)设计一个数字电子钟电路。要求: ①按24小时制直接显示“时”、“分”、“秒”。 ②当电路发生走时误差时具有校时功能。 ③具有整点报时功能,报时音响为4低1高,即在59分51秒、53秒、55秒、57秒输出500Hz信号,在59分59秒时输出1000 Hz信号,音响持续时间为1秒,最后一响结束时刻正好为整点。 (2)用中小规模集成电路组成电子钟,并在实验仪上进行组装、调试。 (3)画出各单元电路图、整机逻辑框图与逻辑电路图,写出设计、实验总结报告。 (4)选作部分:①闹钟系统。②日历系统。 3.数字电子钟基本原理及设计方法 数字电子钟得逻辑框图如图1411所示。它由振荡器、分频器、计数器、译码器、显示器、校时电路与整点报时电路组成。振荡器产生得脉冲信号经过分频器作为秒脉冲,秒脉冲送入计数器计数,计数结果通过“时”、“分”、“秒”译码器显示时间。有得数字电子钟还加有定时响铃、日历显示等其它功能,需增加相应得辅助电路。 图1411 数字电子钟得基本逻辑框图 (1)振荡分频电路 振荡器就是数字电子钟内部用来产生时间标准“秒”信号得电路。构成振荡器得电路很多,图1412(a)就是RC环形多谐振荡器,其振荡周期T≈2、2RC。作为时钟,最主要得就是走时准确,这就要求振荡器得频率稳定。要得到频率稳定得信号,需要采用石英晶体振荡器。石英晶体振荡器电路如图1412(b)所示,这种电路得振荡频率只取决于石英晶体本身得固有频率。 图1412 振荡器
(a)RC环形多谐振荡器 (b)石英晶体多谐振荡器 由于石英晶体振荡器产生得频率很高,要得到秒信号,需采用分频电路。例如,振荡器输出4 MHz信号,先经过4分频变成1 MHz,再经过6次10分频计数器,便可得到1Hz得方波信号作为秒脉冲。 (2)计数器 把秒脉冲信号送入秒计数器个位得CP输入端,经过6级计数器,分别得到“秒”个位、十位,“分”个位、十位,以及“时”个位、十位得计时。“秒”、“分”计数器为60进制,“时”计数器为24进制。 24进制计数器如图1413所示。当“时”个位计数器输入端CP来到第10个触发脉冲时,该计数器归零,进位端Q D5向“时”十位计数器输出进位信号。当第24个“时”脉冲(来自“分”计数器输出得进位信号)到来时,十位计数器得状态为0010,个位计数器得状态位0100,此时“时”十位计数器得Q B6与“时”个位计数器得Q C5输出为1。两者相与后送到两计数器得清零端R0A与R0B,通过74LS90内部得R0A与R0B与非后清零,完成24进制计数。同理可构成60进制计数器。 CP 来自分计数器 的进位信号 图1413 24进制计数器 (3)译码显示电路 译码驱动器采用8421 BCD码七段译码驱动器74LS48,显示器采用共阴极数七段数码显示器,有关74LS48与七段显示器得使用方法前面已经作了介绍,这里不再赘述。 (4)校时电路 当数字电子钟出现走时误差时,需要对时间进行校准。实现校时电路得方法很多,如图1414所示电路即可作为时计数器或分计数器得校时电路。 图1414 校时电路 现设用该电路作为分计数器得校时电路,图中采用RS触发器作为无抖动开关。通过开关K得接入位置,可以选择就是将“1 Hz信号”还就是将“来自秒计数器得进位信号”送至分计数器得CP端。当开关K置于B端时,RS触发器得输出、,“来自秒计数器得进位信号”被送至分计数器得CP端,分计数器正常工作;需要校正分计数器时,将开关K置于A端,这时RS触发器得输出、,“1 Hz信号”被送至分计数器得CP端,分计数器在“1Hz信号”得作用下快速计数,直至正确得时间,再将开关K置于B端,达到了校准时间得目得。 (5)整点报时电路 电路得设计要求在差10 s为整点时开始每隔1 s鸣叫一次,每次持续时间为1 s,共鸣叫5次,前4次为低音500 Hz,最后一次为高音1 kHz。因为分计数器与秒计数器从59分51秒计数到59分59秒得过程中,只有秒个位计数器计数,分十位、分个位、秒十位计数器得状态不变,分别为Q D4Q C4Q B4Q A4＝0101,Q D3Q C3Q B3Q A3＝1001,Q D2Q C2Q B2Q A2＝0101,所以Q C4＝Q A4＝Q D3＝Q A3＝Q C2＝Q A2＝1不变。设Y1＝Q C4Q A4Q D3Q A3Q C2Q A2,又因为在51、53、55、57秒时Q A1＝1,Q D1＝0,输出500Hz信号f2;59秒时Q A1＝1,Q D1＝1,输出1kHz信号f1,由此可写出整点报时电路得逻辑表达式为:
电子课程设计 题目:数字时钟
数字时钟设计实验报告 一、设计要求: 设计一个24小时制的数字时钟。 要求:计时、显示精度到秒;有校时功能。采用中小规模集成电路设计。 发挥:增加闹钟功能。 二、设计方案: 由秒时钟信号发生器、计时电路与校时电路构成电路。 秒时钟信号发生器可由振荡器与分频器构成。 计时电路中采用两个60进制计数器分别完成秒计时与分计时;24进制计数器完成时计时;采用译码器将计数器的输出译码后送七段数码管显示。 校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。 三、电路框图: 图一 数字时钟电路框图 四、电路原理图: (一)秒脉冲信号发生器 秒脉冲信号发生器就是数字电子钟的核心部分,它的精度与稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。 ? 振荡器: 通常用555定时器与RC 构成的多谐振荡器,经过调整输出1000Hz 脉冲。 ? 分频器: 分频器功能主要有两个,一就是产生标准秒脉冲信号,一就是提供功能 扩展电路所需要的信号,选用三片74LS290进行级联,因为每片为1/10分频器,三片级联好获得1Hz 标准秒脉冲。其电路图如下: 译码器 译码器 译码器 时计数器 (24进制) 分计数器 (60进制) 秒计数器 (60进制) 校 时 电 路 秒信号发生器
图二秒脉冲信号发生器 (二)秒、分、时计时器电路设计 秒、分计数器为60进制计数器,小时计数器为24进制计数器。 ?60进制——秒计数器 秒的个位部分为逢十进一,十位部分为逢六进一,从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计:利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位,连在十位部计数器脉冲输入端CP,从而实现10进制计数与进位功能。利用74LS161与74LS11设计6进制计数器显示秒的十位 ,当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端,同时产生一个脉冲给分的个位。其电路图如下: 图三60进制--秒计数电路 ?60进制——分计数电路 分的个位部分为逢十进一,十位部分为逢六进一,从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计:来自秒计数电路的进位脉冲使分的个位加1,利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0
实验一QuartusⅡ9.1软件的使用 一、实验目的： 1、通过实现书上的例子，掌握QUARTUSII9.1软件的使用； 2、编程实现3-8译码电路以掌握VHDL组合逻辑的设计以及QUARTUSII9.1软件的使用。 二、实验流程： 1、仔细阅读书上的操作指南，学会在QuartusⅡ9.1中创建新的工程，创建过程如下所示： 1）、建立新设计项目： ①启动QuartusⅡ9.1软件，在软件的管理器窗口选File下拉菜单，即File→New Project Wizard，则出现新建工程向导窗口。如下所示： ②点击Next按钮，将弹出新建工程设置窗口，如下图所示。在新建工程设置窗口中设置好工程的存放路径、工程名称等。
③点击Next进入添加文件窗口，如下图。由于尚未创建文件，跳过该步骤。 ④点击Next按钮，进入选择目标芯片窗口。在这里我们选择Cyclone系列的EP1C6Q240C8，如下图：
⑤点击Next按钮，进入EDA工具设置窗口，通常选择默认的“None”，表示选择QuartusⅡ自带的仿真器和综合器。如下图： ⑥点击Next按钮，弹出New Project Wizard概要对话框，在这个窗口中列出了所有前面设置的结果。若有错误则点击Back回去修改，否则点击Finish结束，即完成新工程的设定工作。如下图：
2）、文本设计输入： ①在QuartusⅡ主界面菜单栏中选择File下拉菜单中的New，弹出新建设计文件窗口，选择VHDL File项，点击OK按钮即可打开VHDL文本编辑窗口，其默认文件名为“Vhdl.vhd”。 ②出现文本编辑窗口后，我们可以直接在空白界面中键入所设计的VHDL文本。这时我们将书本中的程序输入到文本编辑环境中去。程序如下： library IEEE; use IEEE.std_logic_1164.all; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity count10 is port(clk,load,en:in std_logic; data_in:in std_logic_vector(3 downto 0); seg:out std_logic_vector(6 downto 0)); end count10; architecture beha of count10 is signal qout:std_logic_vector(3 downto 0); signal q_temp:std_logic_vector(3 downto 0); begin process(clk,load) begin
电子课程设计题目：数字时钟
数字时钟设计实验报告 设计要求： 设计一个24小时制的数字时钟。 要求：计时、显示精度到秒；有校时功能。采用中小规模集成电路设计。 发挥：增加闹钟功能。 设计方案： 由秒时钟信号发生器、计时电路和校时电路构成电路。 秒时钟信号发生器可由振荡器和分频器构成。 计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。 校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。 电路框图： 图一 数字时钟电路框图 电路原理图： （一）秒脉冲信号发生器 秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。 振荡器: 通常用555定时器与RC 构成的多谐振荡器，经过调整输出1000Hz 脉冲。 分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能 扩展电路所需要的信号，选用三片74LS290进行级联，因为每片为1/10分频器，三片级联好获得1Hz 标准秒脉冲。其电路图如下： 译码器 译码器 译码器 时计数器 (24进制) 分计数器 (60进制) 秒计数器 (60进制) 校 时 电 路 秒信号发生器
图二秒脉冲信号发生器 （二）秒、分、时计时器电路设计 秒、分计数器为60进制计数器，小时计数器为24进制计数器。 60进制——秒计数器 秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给分的个位。其电路图如下： 图三60进制--秒计数电路 60进制——分计数电路 分的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：来自秒计数电路的进位脉冲使分的个位加1，利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位
自动化与电气工程学院 电子技术课程设计报告 题目数字电压表的制作 专业 班级 学号 学生姓名 指导教师 二○一三年七月
一、课程设计的目的与意义 1.课程设计的主要目的，是通过电子技术综合设计，熟悉一般电子电路综合设计过程、设计要求、完成的工作内容和具体的设计方法。 2.同时了解双积分式A/D转换器ICL7107的性能及其引脚功能，熟悉集成电路ICL7107构成直流数字电压表的使用方法，并掌握其在电路中的工作原理。 3.通过设计也有助于复习和巩固以往的模电、数电内容，达到灵活应用的目的。在完成设计后还要将设计的电路进行安、调试以加强学生的动手能力。在此过过程中培养从事设计工作的整体观念。 4.利用双积分式A/D转换器ICL7107设计一数字电压表，量程为-1.99—+1.99，通过七段数码管显示。 二、电路原理图 数字电压表原理图
三、课程设计的元器件 1.课程设计所使用的元器件清单： 2.主要元器件介绍 （1）芯片ICL7107： ICL7107的工作原理 双积分型A/D转换器ICL7107是一种间接A/D转换器。它通过对输入模拟电压和参考电压分别进行两次积分，将输入电压平均值变换成与之成正比的时间间隔，然后利用脉冲时间间隔，进而得出相应的数字性输出。 它的原理性框图如图所示，它包括积分器、比较器、计数器，控制逻辑和时钟信号源。积分器是A/D转换器的心脏，在一个测量周期内，积分器先后对输入信号电压和基
准电压进行两次积分。比较器将积分器的输出信号与零电平进行比较，比较的结果作为数字电路的控制信一号。时钟信号源的标准周期Tc 作为测量时间间隔的标准时间。它是由内部的两个反向器以及外部的RC组成的。其振荡周期Tc=2RCIn1.5=2.2RC 。 ICL7106A/D转换器原理图 计数器对反向积分过程的时钟脉冲进行计数。控制逻辑包括分频器、译码器、相位驱动器、控制器和锁存器。 分频器用来对时钟脉冲逐渐分频，得到所需的计数脉冲fc和共阳极LED数码管公共电极所需的方波信号fc。 译码器为BCD-7段译码器，将计数器的BCD码译成LED数码管七段笔画组成数字的相应编码。 驱动器是将译码器输出对应于共阳极数码管七段笔画的逻辑电平变成驱动相应笔画的方波。 控制器的作用有三个：第一，识别积分器的工作状态，适时发出控制信号，使各模拟开关接通或断开，A/D转换器能循环进行。第二，识别输入电压极性，控制LED 数码管的负号显示。第二，当输入电压超量限时发出溢出信号，使千位显示“1" ，其余码全部熄灭。 钓锁存器用来存放A/D转换的结果，锁存器的输出经译码器后驱动LED 。它的每个测量周期自动调零（AZ）、信号积分（INT）和反向积分（DE）三个阶段。
数字时钟设计实验报告
电子课程设计题目：数字时钟
数字时钟设计实验报告一、设计要求： 设计一个24小时制的数字时钟。 要求：计时、显示精度到秒；有校时功能。采用中小规模集成电路设计。 发挥：增加闹钟功能。 二、设计方案： 由秒时钟信号发生器、计时电路和校时电路构成电路。 秒时钟信号发生器可由振荡器和分频器构成。 计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。 校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。 三、电路框图：
图一 数字时钟电路框图 四、电路原理图： （一）秒脉冲信号发生器 秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。 ? 振荡器: 通常用555定时器与RC 构成的多谐振荡器，经过调整输出1000Hz 脉冲。 ? 分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能 扩展电路所需要的信号，选用三片74LS290进行级联，因为每片为1/10分频器，三片级联好获得1Hz 标准秒脉冲。其电路图如下： 图二 秒脉冲信号发生器 译译译时计 分计秒计 校 时 电 路 秒信号发生器
（二）秒、分、时计时器电路设计 秒、分计数器为60进制计数器，小时计数器为24进制计数器。 ?60进制——秒计数器 秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给分的个位。其电路图如下： 图三60进制--秒计数电路 ?60进制——分计数电路 分的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：来自秒计数电路的进位脉冲使分的个位加1，利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给时的个位。其电路图如下：