当前位置:文档之家› 基于STM32高速误码测试仪设计与实现

基于STM32高速误码测试仪设计与实现

 2015年 第9期

仪表技术与传感器

Instrument Technique and Sensor

2015 No畅9 

收稿日期:2014-12-22 收修改稿日期:2015-06-25

基于STM32高速误码测试仪设计与实现

吴柏昆,贾涵阳,余文志,吴 锋,钱银博

(华中科技大学光学与电子信息学院,湖北武汉 430074)

摘要:针对目前市场上主流的国外误码仪价格昂贵,操作复杂的现象,设计了一种基于STM32的高速误码测试仪。该仪器具有4个测试信道,每个信道能涵盖9.9~11.3Gbps间的标准协议测试速率,支持多种伪随机码输出及误码率同步显示,具有良好触摸屏控制的人机界面。本文对该测试仪的硬件和软件进行了具体阐述。测试结果证明,该测试仪满足误码测试的需求,具有可靠性高,操作简单,价格较低的特点。关键词:STM32;高速误码测试仪;眼图;误码率;人机交互

中图分类号:TM93 文献标识码:A 文章编号:1002-1841(2015)09-0031-04

Design and Implementation of High Speed

Bit Error Rate Tester Based on STM32

WUBo-kun,JIAHan-yang,YUWen-zhi,WUFeng,QIANYin-bo

(College of Optics and Electronic Information ,Huazhong University of Science and Technology ,Wuhan 430074,China )

Abstract :Duetothehighpriceandcomplexoperationofthemainstreamforeignbiterrorratetestersatpresent,ahighspeedbiterrorratetesterthatbasedonSTM32wasdesigned.Thetesterwasprovidedwithfourtestchannelswhichcoveredthespeedofstandardprotocolfrom9.9Gbpsto11.3Gbps,anditalsosupportedmultiplepseudo-randomcodesoutputtingandcansynchronous-lydisplaythebiterrorratewithwelltouchscreen-controlledhumaninterface.Aspecificdescriptionaboutthehardwareandsoft-wareofthetesterwasmadeinthispaper.Theresultsofthetestexperimentprovethatthetestercanmeetthedemandofbiterrortestingwhichhasthefeaturesofhighreliability,simpleoperationandlowprice.Key words :STM32;highspeedbiterrorratetester;eyediagram;biterrorrate;human-computerinteraction

0 引言

在高速通信系统中,误码测试仪作为检验数据传输质量的工具有着重要作用。随着10Gbps、40Gbps光模块与AOC的发展,市场上对价格适中,操作简单的误码仪的需求不断增长。虽然目前国内外对高速率误码仪的研究都有了一定的突破,但市场上多为国外产品,其价格高昂,操作复杂,维护困难。至于国内的误码仪产品相对较少,而且已推向市场的产品大都在测试速率、人机交互以及其它各项性能指标都未能达到国际水平。为此,开发一种价格较低,操作简单,性能可靠的误码测试仪,满足实际中对通信系统基本的误码测试功能,尤为重要。1 系统总体设计与工作原理

如图1所示,系统主要由各个电路模块组成:电源系统、码型信号输出与检测电路、信号优化电路、时钟信号电路、人机交互的触控液晶显示屏(LCD)。相对于基于FPGA的误码仪方案[1]

,本误码测试系统选用

STM32F103RBT6

[2]

作为控制处理器,其内核为ARM32位Cor-

tex-M3,最高主频可达到72MHz。

它片内集成了2个I2

C接

口、3个USART、多个ADC通道,支持SWD与JTAG调试。这样丰富的接口能满足系统对各电路模块的控制。

其中,系统的码型信号输出与检测电路选用VSC8248作为主芯片

[3]

。选用该芯片是因其具有4个高速收发的10

Gbps传

图1 系统整体框架图

输通道,能方便实际中同时对4个10Gbps的光模块测试,也能对40Gbps的AOC进行检测。它内部集成了能够产生不同伪随机码信号的PRBS码生成模块、误码检测模块和具有一定时钟数据恢复(CDR)功能的模块。另一方面,为了保证系统码型输出信号的质量,本系统的信号优化电路采用GN2010E芯片,该芯片强大的CDR功能能够满足优化信号的要求。而时钟信号电路则选用Si570这款可编程的时钟芯片,它可以通过编程控制选择输出频率为10~945MHz的时钟信号,而且温度稳定性好,能够达到±20PPM。

本系统为了保证自身高速信号传输时受到影响较小,因此选用了集成度较高的芯片,并且添加了专门优化高速信号质量的模块。更重要的是,高集成度还使得信号完整性设计难度降低,简化了电路设计、程序设计,间接的使总体成本变得较低。

系统的基本工作原理:系统中的触控LCD收到用户对误码

相关主题
文本预览
相关文档 最新文档