第 1 章计算机系统概论
1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？
解：P3
计算机系统：由计算机硬件系统和软件系统组成的综合体。
计算机硬件：指计算机中的电子线路和物理装置。
计算机软件：计算机运行所需的程序及相关资料。
硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。
5. ?诺依曼计算机的特点是什么？
解：?诺依曼计算机的特点是：P8
计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成；
指令和数据以同同等地位存放于存储器，并可以按地址访问；
指令和数据均用二进制表示；
指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操
作数在存储器中的位置；
指令在存储器中顺序存放，通常自动顺序取出执行；
机器以运算器为中心（原始?诺依曼机）。
7. 解释下列概念：
主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。
解：P9-10
主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。
CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU除含有运算器和控制器外还集成了CACHE）。
主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。
存储单元：可存放一个机器字并具有特定存储地址的存储单位。
存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。
存储字：一个存储单元所存二进制代码的逻辑单位。
存储字长：一个存储单元所存二进制代码的位数。
存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。
机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。
指令字长：一条指令的二进制代码位数。
8. 解释下列英文缩写的中文含义：
CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS
解：全面的回答应分英文全称、中文名、功能三部分。
CPU：Central Processing Unit，中央处理机（器），是计算机硬件的核心部件，主要由运算器和控制器组成。
PC：Program Counter，程序计数器，其功能是存放当前欲执行指令的地址，并可自动计数
形成下一条指令地址。
IR：Instruction Register，指令寄存器，其功能是存放当前正在执行的指令。
CU：Control Unit，控制单元（部件），为控制器的核心部件，其功能是产生微操作命令序列。
ALU：Arithmetic Logic Unit，算术逻辑运算单元，为运算器的核心部件，其功能是进行
算术、逻辑运算。
ACC：Accumulator，累加器，是运算器中既能存放运算前的操作数，又能存放运算结果的
寄存器。
MQ：Multiplier-Quotient Register，乘商寄存器，乘法运算时存放乘数、除法时存放商
的寄存器。
X：此字母没有专指的缩写含义，可以用作任一部件名，在此表示操作数寄存器，即运算器中工作寄存器之一，用来存放操作数；
MAR：Memory Address Register，存储器地址寄存器，在主存中用来存放欲访问的存储单
元的地址。
MDR：Memory Data Register，存储器数据缓冲寄存器，在主存中用来存放从某单元读出、或要写入某存储单元的数据。
I/O：Input/Output equipment，输入/输出设备，为输入设备和输出设备的总称，用于计
算机部和外界信息的转换与传送。
MIPS：Million Instruction Per Second，每秒执行百万条指令数，为计算机运算速度指
标的一种计量单位。
9. 画出主机框图，分别以存数指令“STA M”和加法指令“ADD M”（M均为主存地址）为例，在图中按序标出完成该指令（包括取指令阶段）的信息流程（如→①）。假设主存容量为 256M*32 位，在指令字长、存储字长、机器字长相等的条件下，指出图中各寄存器的位数。
解：主机框图如P13图1.11所示。
（1）STA M指令：PC→MAR，MAR→MM，MM→MDR，MDR→IR，
OP(IR) →CU，Ad(IR) →MAR，ACC→MDR，MAR→MM，WR （2）ADD M指令：PC→MAR，MAR→MM，MM→MDR，MDR→IR，
OP(IR) →CU，Ad(IR) →MAR，RD，MM→MDR，MDR→X，ADD，ALU→ACC，ACC→MDR，WR
假设主存容量256M*32位，在指令字长、存储字长、机器字长相等的条件下，ACC、X、IR、MDR寄存器均为32位，PC和MAR寄存器均为28位。
10. 指令和数据都存于存储器中，计算机如何区分它们？
解：计算机区分指令和数据有以下2种方法：
通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。
通过地址来源区分，由 PC提供存储单元地址的取出的是指令，由指令地址码部分提供
存储单元地址的取出的是操作数。
第 2 章计算机的发展及应用
1. 通常计算机的更新换代以什么为依据？
答：P22
主要以组成计算机基本电路的元器件为依据，如电子管、晶体管、集成电路等。
2. 举例说明专用计算机和通用计算机的区别。
答：按照计算机的效率、速度、价格和运行的经济性和实用性可以将计算机划分为通用计算机和专用计算机。通用计算机适应性强，但牺牲了效率、速度和经济性，而专用计算机是最有效、最经济和最快的计算机，但适应性很差。例如个人电脑和计算器。
3. 什么是摩尔定律？该定律是否永远生效？为什么？
答：P23，否，P36
第 3 章系统总线
1. 什么是总线？总线传输有何特点？为了减轻总线负载，总线上的部件应具备什么特点？
答：P41.总线是多个部件共享的传输部件。
总线传输的特点是：某一时刻只能有一路信息在总线上传输，即分时使用。
为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。
4. 为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式响应时
间最快？哪种方式对电路故障最敏感？
答：总线判优控制解决多个部件同时申请总线时的使用权分配问题；
常见的集中式总线控制有三种：链式查询、计数器定时查询、独立请求；
特点：链式查询方式连线简单，易于扩充，对电路故障最敏感；计数器定时查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式速度最快，但硬件器件用量大，连线多，成本较高。
5. 解释下列概念：总线宽度、总线带宽、总线复用、总线的主设备（或主模块）、总线的从设备（或从模块）、总线的传输周期和总线的通信控制。
答：P46。
总线宽度：通常指数据总线的根数；
总线带宽：总线的数据传输率，指单位时间总线上传输数据的位数；
总线复用：指同一条信号线可以分时传输不同的信号。
总线的主设备（主模块）：指一次总线传输期间，拥有总线控制权的设备（模块）；
总线的从设备（从模块）：指一次总线传输期间，配合主设备完成数据传输的设备（模块），它只能被动接受主设备发来的命令；
总线的传输周期：指总线完成一次完整而可靠的传输所需时间；
总线的通信控制：指总线传送过程中双方的时间配合方式。
6. 试比较同步通信和异步通信。 答：同步通信：指由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度 差异较大时，总线工作效率明显下降。适合于速度差别不大的场合。 异步通信：指没有统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复 杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。 8. 为什么说半同步通信同时保留了同步通信和异步通信的特点？ 答：半同步通信既能像同步通信那样由统一时钟控制，又能像异步通信那样允许传输时间不一致， 因此工作效率介于两者之间。 10. 为什么要设置总线标准？你知道目前流行的总线标准有哪些？什么叫plug and play ？哪些 总线有这一特点？ 答：总线标准的设置主要解决不同厂家各类模块化产品的兼容问题； 目前流行的总线标准有：ISA 、EISA 、PCI 等； plug and play ：即插即用，EISA 、PCI 等具有此功能。 11. 画一个具有双向传输功能的总线逻辑图。 答：在总线的两端分别配置三态门，就可以使总线具有双向传输功能。 a a a 0 1 b 0 b b 1 n n a 至b b 至a 12. 设数据总线上接有A 、B 、C 、D 四个寄存器，要求选用合适的74系列芯片，完成下列逻辑设 计： （1）设计一个电路，在同一时间实现D →A 、D →B 和D →C 寄存器间的传送； （2 ）设计一个电路，实现下列操作： T0时刻完成D →总线； T1时刻完成总线→A ； T2时刻完成A →总线； T3时刻完成总线→B 。 解：（1）由T 打开三态门将 D 寄存器中的容送至总线bus ，由cp 脉冲同时将总线上的数据打 入到 A 、B 、C 寄存器中。 T 和cp 的时间关系如图（1）所示。
cp脉冲
A B C
总线bus
T 三态门T
cp
D
图（1）
（2）三态门1受T0＋T1控制，以确保T0时刻D→总线，以及T1时刻总线→接收门1→A。三态门2受T2＋T3控制，以确保T2时刻A→总线，以及T3时刻总线→接收门2→B。T0、T1、T2、T3波形图如图（2）所示。
图(2)
《计算机组成原理实验》课程大纲 一、 课程基本情况 二、 教学目标 《计算机组成原理实验》是配合《计算机组成原理》的理论教学中计算机硬件系统的组成、各部件的结构和工作原理而设置的教学内容，是相应教学内容的配套课程，是计算机组成原理的重要环节。 通过本课程的各项实验，使同学进一步掌握计算机各部件的基本原理和结构，掌握计算
机各部件的基本设计方法和实验方法，帮助同学建立计算机时间-空间的整体概念，巩固课堂知识，初步培养学生的实验操作能力和分析解决问题能力。 三、 课程简介 配合理论教学，提供了不同类型（如验证型、设计型、综合型）的共七个实验单元。实验内容分为部件实验和综合实验，由浅入深，循序渐进。部件实验主要包括存储器，运算单元，微控制器等，综合实验分别为8位CISC CPU设计和32位RISC CPU——MIPS-C设计。这些实验承接先开的《数字逻辑》实验，并为后续的《计算机接口与通讯技术》实验奠定坚实的基础。 四、 实验教学内容及其基本要求 课程实验（一） 实验名称：存储器与运算器高级设计（4学时，验证型和设计型） 实验目的：了解存储器、运算器的电路结构和工作原理。掌握FPGA中先进先出存储器LPM_FIFO 的功能、工作特性、测试方法和读写方法；了解FPGA中LPM_FIFO的功能，掌握LPM_FIFO的参数设置和使用方法。掌握FPGA与外部RAM的硬件接口技术，通过FPGA控制，向外部RAM写入数据，通过FPGA控制，从外部RAM读出数据，并且利用数码管显示读出的数据。利用Verilog HDL语言编程设计带进位算术逻辑运算单元，移位运算器。验证带进位控制的算术运算功能发生器的功能，按指定数据完成集中指定的算术运算。验证移位运算器的组合功能。 实验内容： （1）采用LPM宏单元设计一个先进先出存储电路FIFO，增加“空”、“未满”、“满” 设计仿真波形并进行分析和验证。根据实验电路选择适当的模式，设计相应的引脚锁定方案，并下载到实验台。观察并记录当LPM_FIFO为“空”、“未满”、“满”是，各种输出信号的变化情况。 （2）用FPGA与外部RAM接口，设计一个实现对外部RAM的读写控制电路，设计仿真波形并进行分析和验证。根据实验电路选择适当的模式，设计相应的引脚锁定
第一章计算机系统概论 计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。早起将运算器和控制器合在一起称为CPU（中央处理器）。目前的CPU包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行，这是冯·诺依曼型计算机的工作原理，也是CPU自动工作的关键。 计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。 习题：4冯·诺依曼型计算机的主要设计思想是什么它包括那些主要组成部分 主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备 5什么是存储容量什么是单元地址什么是数据字什么是指令字 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字 7指令和数据均存放在内存中，计算机如何区分它们是指令还是数据 每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序 第二章运算方法和运算器
按 对阶操作。 直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。 1第三章内部存储器 CPU能直接访问内存（cache、主 存） 双端口存储器和多模块交叉存储器属于并行存储器结构。 cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache体系，指令cache与数据cache分设体 系。要求cache的命中率接近于1 适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。 习题：1设有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息
A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。
计算机组成原理蒋本珊编著教材习题解答 第1章概论 1?电子数字计算机和电子模拟计算机的区别在哪里？ 解：电子数字计算机中处理的信息是在时间上离散的数字量，运算的过程是不连续的；电子模拟计算机中处理的信息是连续变化的物理量，运算的过程是连续的。 2?冯?诺依曼计算机的特点是什么？其中最主要的一点是什么？ 解：冯?诺依曼计算机的特点如下： ①计算机（指硬件）应由运算器、存储器、控制器、输入设备和输出设备五大基本部件组成； ②计算机内部采用二进制来表示指令和数据； ③将编好的程序和原始数据事先存入存储器中，然后再启动计算机工作。 第③ 点是最主要的一点。 3?计算机的硬件是由哪些部件组成的？它们各有哪些功能？ 解：计算机的硬件应由运算器、存储器、控制器、输入设备和输出设备五大基本部件组成。它们各自的功能是： ①输入设备：把人们编好的程序和原始数据送到计算机中去，并且将它们转换成计算机内部所能识别和接受的信息方式。 ②输出设备：将计算机的处理结果以人或其他设备所能接受的形式送出计算机。 ③存储器：用来存放程序和数据。 ④运算器：对信息进行处理和运算。 ⑤控制器：按照人们预先确定的操作步骤，控制整个计算机的各部件有条不紊地自动工作。 4?什么叫总线？简述单总线结构的特点。解：总线是一组能为多个部件服务的公共信息传送线路，它能分时地发送与接收各部件的信息。单总线结构即各大部件都连接在单一的一组总线上，这个总线被称为系统总线。CPU与主存、CPU与外设之间可以直接进行信息交换，主存与外设、外设与外设之间也可以直接进行信息交换，而无须经过CPU的干预。 9 5 ?简单描述计算机的层次结构，说明各层次的主要特点。解：现代计算机系统是一个硬件与软件组成的综合体，可以把它看成是按功能划分的多级层次结构。 第0级为硬件组成的实体。 第1 级是微程序级。这级的机器语言是微指令集，程序员用微指令编写的微程序一般是直接由硬件执行的。第2 级是传统机器级。这级的机器语言是该机的指令集，程序员用机器指令编写的程序可以由微程序进行解释。 第3 级是操作系统级。从操作系统的基本功能来看，一方面它要直接管理传统机器中的软硬件资源，另一方面它又是传统机器的延伸。 第4 级是汇编语言级。这级的机器语言是汇编语言，完成汇编语言翻译的程序叫做汇编程序。 第5 级是高级语言级。这级的机器语言就是各种高级语言，通常用编译程序来完成高级语言翻译的工作。
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自____C__。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．___C___可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指_B_____。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_____B_。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用___A___，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第___B___种说法是正确的。 A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是___C___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是___C___。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址
计算机组成原理期末考试试题及答案 文稿归稿存档编号：[KKUY-KKIO69-OTM243-OLUI129-G00I-FDQS58-
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．______可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指______。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用______，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第______种说法是正确的。
A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相 同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是______。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是______。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 D．以上都不对。 9．一个节拍信号的宽度是指______。 A．指令周期； B．机器周期； C．时钟周期； D．存储周期。 10．将微程序存储在EPROM中的控制器是______控制器。 A．静态微程序； B．毫微程序； C．动态微程序； D．微程序。 11．隐指令是指______。 A．操作数隐含在操作码中的指令； B．在一个机器周期里完成全部操作的指令； C．指令系统中已有的指令；
二、填空题 1 字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。P23 2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）。P17 3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。P86 4 衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s）。P185 5 在计算机术语中，将ALU控制器和（）存储器合在一起称为（）。 6 数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移码）表示法。P19-P21 7 广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。P67 8 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。P67 9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。P112 10 CPU从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。 11 定点32位字长的字，采用2的补码形式表示时，一个字所能表示
的整数范围是（-2的31次方到2的31次方减1 ）。P20 12 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（+［1+（1-2 ）］×2 ）。 13 浮点加、减法运算的步骤是（0操作处理）、（比较阶码大小并完成对阶）、（尾数进行加或减运算）、（结果规格化并进行舍入处理）、（溢出处理）。P54 14 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（14）条。64×1024KB=2048KB(寻址范32围)=2048×8(化为字的形式)=214 15一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20）位，其中主存字块标记应为（9）位，组地址应为（5）位，Cache地址共（13）位。 16 CPU存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）。P131 17 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。P13 18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。P19 19一个定点数由符号位和数值域两部分组成。按小数点位置不同，
《操作系统原理》教学大纲 课程类别：专业必修课课程代码：ZBB061020-20140008 总学时：68（理论学时：32，实践学时32）学分：3 适用专业：计算机科学与技术、软件工程 先修课程：高级程序设计语言、数据结构、电路与电子技术、数字电子技术。 一、课程说明 《计算机组成原理》是计算机科学与技术专业本科生的一门专业主干课程，同时也是进一步研究计算机体系结构与实现方法的前导课程。 课程的重点是讲授单处理机系统的一般组成原理与内部运行机理。通过本课程的学习，使学生理解单处理机系统的组成结构以及各功能部件的组成和工作原理，帮助学生建立计算机的整机概念，使学生初步具备设计简单计算机系统的能力，并对一些新技术、新产品以及计算机硬件的发展方向有一定的了解，从而为进一步学习计算机本专业后继课程和进行与硬件有关的技术工作打下基础。 二、课程教学要求 本课程以教育部1999年批准的“面向21世纪课程教材”中的《计算机组成原理》教学大纲为要求，结合运城学院计算机科学与技术系学生的特点，将相应的体系结构分为四大部分：计算机系统概述、计算机系统硬件结构、中央处理器（CPU）、控制单元（CU）。 教学难点：进程的同步与互斥；死锁；进程调度算法；地址转换；页式管理。 教学方法：启发式教学和上机实践相结合 三、教学内容与学时分配 理论教学内容与学时分配 第一章计算机系统概论 本章是学习计算机工作原理的基础。目的是让学生对计算机的组成有一个全面的概括的了解。 了解：硬件和软件的概念、计算机组成和计算机体系结构的不同。 熟练掌握：计算机系统的层次结构；准确画出计算机的硬件框图，并能解释其工作的过程；能深刻理解硬件的主要技术指标，并用这些技术指标描述常见硬件的性能。 重点：计算机的基本硬件组成、计算机的工作过程、硬件的主要技术指标 第二章计算机的发展及应用
1.刷新存储器的重要性能指标是它的带宽。若显示工作方式采用分辨率为1024*768，颜色深度24位，帧频（刷新速度）为72Hz,求： 1）刷新存储器的容量是多少 2）刷新存储器的带宽是多少 1）刷新存储器的容量= 1024*768 * 24bit= 2）帧频（刷新速度）为72Hz指的是：每秒钟读72次， 所以，刷新存储器的带宽=1024*768 * 24bit *72 次/秒=162MB/s 2.试推导磁盘存储器读写一块信息所需要的总时间 读写一块总时间TB=平均找道时间Ts+平均等待时间Tw +读写传输时间Tt 读写一块总时间TB=平均找道时间+平均等待时间+读写传输时间=Ts+Tw+Tt 1）Tw 设磁盘每秒r转，每条磁道N个字，则数据传输率=rN个字/秒 转一周的时间=1/r,所以 Tw =1/2*(1/r)=1/(2r) 2）Tt 又设每块的字数是n,一旦读写头定位在该块，则Tt≈n/(rN)秒 所以TB=Ts+ 1/(2r)+ n/(rN) 秒 3.采用串行接口进行7位ASCII码传送，带有一位奇偶校验位、一位起始位和一位停止位，当波特9600波特时，字符传送率是 9600波特=9600bit/秒 =9600 bit*(1字符/10bit)/秒 =960字符/秒 4．某总线在一个总线周期中并行传送8个字节的信息，设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHz,求总线带宽 Dr=8字节/T秒=8*70*10^6≈420MB/秒 5.某机器CPU中有16个寄存器，运行某中断处理程序时，仅用到其中的2个寄存器，请问响应中断而进入该中断处理程序时是否将通用寄存器内容保存到主存中去需保存几个寄存器 要将通用寄存器内容保存到主存中去。 只要保存中断处理程序用到的那2个寄存器的内容。 1.已知cache的存储周期是40ns,主存存储周期200ns, cache/主存系统平均50ns,求cache的命中率访问n个字，设命中率为H cache/主存系统的平均访问时间 =命中cache的时间+不命中cache的主存访问时间 =H*Tc+(1-H)*Tm =H*40+(1-H)*200 =50
一、填空题 1．对存储器的要求是速度快，_容量大_____，_价位低_____。为了解决这方面的矛盾，计算机采用多级存储体系结构。 2．指令系统是表征一台计算机__性能__的重要因素，它的____格式__和___功能___不仅直接影响到机器的硬件结构而且也影响到系统软件。 3．CPU中至少有如下六类寄存器__指令____寄存器，__程序_计数器，_地址__寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。 4．完成一条指令一般分为取指周期和执行周期，前者完成取指令和分析指令操作，后者完成执行指令操作。 5．常见的数据传送类指令的功能可实现寄存器和寄存器之间，或寄存器和存储器之间的数据传送。 6．微指令格式可分为垂直型和水平型两类，其中垂直型微指令用较长的微程序结构换取较短的微指令结构。 7．对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址，其中一个操作数通常隐含在累加器中 8．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2^127(1-2^－23) ，最小正数为 2^－129 ，最大负数为 2^－128(-2^－1-2^－23) ，最小负数为 -2^127 。 9．某小数定点机，字长8位（含1位符号位），当机器数分别采用原码、补码和反码时，其对应的真值范围分别是 -127/128 ～+127/128 -1 ～+127/128 -127/128 ～+127/128 （均用十进制表示）。 10．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止CPU访问主存、周期挪用和DMA和CPU交替访问主存。 11．设 n = 8 （不包括符号位），则原码一位乘需做 8 次移位和最多 8 次加法，补码Booth算法需做 8 次移位和最多 9 次加法。 12．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为，最小正数为，最大负数为，最小负数为。 13．一个总线传输周期包括申请分配阶段、寻址阶段、传输阶段和结束阶段四个阶段。 14．CPU采用同步控制方式时，控制器使用机器周期和节拍组成的多极时序系统。
计算机组成原理期中测试题参考答案 公司内部档案编码：[OPPTR-OPPT28-OPPTL98-OPPNN08]
五邑大学期中试卷参考答案 学期： 2014 至 2015 学年度 第 1 学期 课程： 计算机组成原理 课程代号： 0800200 使用班级：130801~120802、130803 一、 单项选择题 1. 计算机各组成部件的相互连接方式，从早期以运算器为中心，发展到现在的以 D 为中心。 A ．控制器 B ．运算器 C ．存储器 D ．CPU 2. 下列不同进位计数制的数中，最大的数是 B 。 A ．2 B ．8 C ．10 D ．16 3. 电子计算机技术在半个世纪中虽有很大的进步，但至今其运行仍遵循着一位科学家提出的基本 原理。他就是 D 。 A ．牛顿 B ．爱因斯坦 C ．爱迪生 D ．冯·诺依曼 4. 一个含符号16位的补码机器数的表示范围是（ B ）。 A ．-215-1 ~ +215-1 B ．-215 ~ +215 -1 C ．-216-1 ~ +216-1 D ．-216 ~ +216-1 5. 采用单符号法判定补码加减运算溢出的法则是 C A ．进位是1溢出 B ．进位是0无溢出 C ．符号位与次高位进位状态相同无溢出 D ．符号位与次高位进位状态相异无溢出 6. ___D_____。 A ．未出现错误 B ．最低位出错 C ．出现奇数位错 D ．未出现错误或出现偶数位错 7. 寻址512K ×8 存储器所需最少的地址线（ C ） A ．9 B ．11 C ．19 D ．21 8. 静态RAM 的特点是____C____。 A ．工作时存储内容不变 B ．断电后存储内容不变 C ．不需刷新 D ．不需电源提供电流 9. 主存到cache 的映射不需要替换策略的是（ A ）。
分析设计计算： 1.CPU结构如图1所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 （1）标明图中四个寄存器的名称。 （2）简述指令从主存取到控制器的数据通路。 （3）简述数据在运算器和主存之间进行存/ 取访问的数据通路。 图1 解： （1）a为数据缓冲寄存器DR ，b为指令寄存器IR ，c为主存地址寄存器，d为程序计数器PC。 （2）主存M →缓冲寄存器DR →指令寄存器IR →操作控制器。 （3）存贮器读：M →缓冲寄存器DR →ALU →AC 存贮器写：AC →缓冲寄存器DR →M
2. 某机器中，配有一个ROM芯片，地址空间0000H—3FFFH。现在再用几个16K×8的芯片构成一个32K×8的RAM区域，使其地址空间为8000H—FFFFH。假设此RAM芯片有/CS和/WE信号控制端。CPU地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W，MREQ(存储器请求)，当且仅当MREQ 和R//W同时有效时，CPU才能对有存储器进行读(或写)。 （1）满足已知条件的存储器，画出地址码方案。 （2）画出此CPU与上述ROM芯片和RAM芯片的连接图。 解：存储器地址空间分布如图1所示，分三组，每组16K×8位。 由此可得存储器方案要点如下： （1）用两片16K*8 RAM芯片位进行串联连接，构成32K*8的RAM区域。片内地址：A0——A13，片选地址为：A14——A15； （2）译码使用2 ：4 译码器； （3）用/MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效）时，译码器工作。 （4）CPU的R / /W信号与RAM的/WE端连接，当R // W = 1时存储器执行读操作，当R // W = 0时，存储器执行写操作。如图1 0000 3FFF 8000
一、简答题 1、试述浮点数规格化的目的和方法。 答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化的数，否则便是非规格化数。通过规格化，可以保证运算数据的精度。 方法：进行向左规格化，尾数左移一位，阶码减1，直到规格化完毕。 2、简述循环冗余码（CRC）的纠错原理。 答：CRC码是一种纠错能力较强的校验码。在进行校验时，先将被检数据码的多项式用 生成多项式G（X）来除，若余数为0，说明数据正确；若余数不为0，则说明被检数据有错。 只要正确选择多项式G（X），余数与CRC码出错位位置的对应关系是一定的，由此可以 用余数作为判断出错位置的依据而纠正出错的数据位。 3、DRAM存储器为什么要刷新？有几种刷新方式? DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像 SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅 极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 ①集中式---正常读/写操作与刷新操作分开进行，刷新集中完成。 ②分散式---将一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。 ③异步式---前两种方式的结合，每隔一段时间刷新一次，保证在刷新周期内对整个存储器 刷新一遍。 4、CPU中有哪些主要寄存器？简述这些寄存器的功能。 （1）指令寄存器（IR）：用来保存当前正在执行的一条指令。 （2）程序计数器（PC）：用来确定下一条指令的地址。 （3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。 （4）缓冲寄存器（DR）： <1>作为CPU和内存、外部设备之间信息传送的中转站。 <2>补偿CPU和内存、外围设备之间在操作速度上的差别。 <3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。 （5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。 （6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。 5、中断处理过程包括哪些操作步骤？ 关闭中断标识,重要数据入栈, 处理中断服务功能, 数据出栈, 恢复中断标识, 开中断.
一、填空题(每空1 分，共30 分) 1．计算机系统是由一个硬件和软件组成的多层次结构。 2. 随大规模集成电路技术的发展和软件硬化的趋势，现在已经可以将许多复杂、常用的程序制作成固件，从功能上说是软件，从形态上说是硬件。 3．在计算机系统中，数的真值变成机器代码时有原码表示法、 表示法、补码表示法和移码表示法。其中浮点数的阶码主要用采用移码表示，以利于比较两个指数的大小和对阶操作。 4．在计算机系统中，存储器通常采用由高速缓冲存储器、 主存储器、外存储器构成的多级存储器体系结构，CPU能直接访问高速缓冲存储器、 主存储器但不能直接访问外存储器。5．机器字长是指计算机能直接处理的二进制数据的位数，它决定了计算 机的运算精度。 6．形成指令地址的方式，称为A.___指令寻址___方式，有B. __顺序____寻址和C. ___跳跃___寻址。 7．一个较完善的指令系统应当包括数据处理、数据存储、 数据传送、程序控制四大类指令。 8. 对存储器的要求是A. ___容量大___，B. _速度快_____，C. _成本低____。为了解决这三方面的矛盾,计算机采用多级存储体系结构。 9.一台计算机中所有机器指令的集合，称为这台计算机的指令系统，指令格式中通常由操作码字段和地址码字段字段组成。其中__操作码____字段表征指令的特性与功能。 二、单项选择题(在每小题的四个备选答案中，选出一个正确答案，并将正确答案的序号填在题干的括号内) 1.某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是
（ B ）。 A. 64K B. 32K C. 64KB D. 32 KB 2.. 双端口存储器在__B____情况下会发生读/写冲突。 A. 左端口与右端口的地址码不同 B. 左端口与右端口的地址码相同 C. 左端口与右端口的数据码不同 D. 左端口与右端口的数据码相同 3. 寄存器间接寻址方式中，操作数处在__B____。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 4.程序控制类指令的功能是___D___。 A进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送 C 进行CPU和I / O设备之间的数据传送 D 改变程序执行顺序 5.指令系统采用不同寻址方式的目的是___B___。 A 实现存贮程序和程序控制； B 缩短指令长度，扩大寻址空间，提高编程灵活性；。 C 可直接访问外存； D 提供扩展操作码的可能并降低指令译码的难度； 6.如果浮点数尾数用补码表示，则判断下列哪一项的运算结果是规格化数__C____。 A 1.11000 B 0.01110 C 1.00010 D0.01010 7.在定点运算器中，无论采用双符号位还是单符号位，必须有_C_____，它一般用______来实现。 A.译码电路与非门 B.编码电路或非门 C.溢出判断电路异或门 D.移位电路与或非门 8.[X]补=1.X1X2X3X4，当满足__A____时，X > -1/2成立。 A.X1=1，X2~X4至少有一个为1 B.X1=1，X2~X4任意 C.X1=0，X2~X4至少有一个为1 D.X1=0，X2~X4任意 9．在定点计算机中，两个原码表示的数相乘，乘积符号的运算规则是( C ) A.用原码表示乘数与被乘数，直接相乘 B.符号位连同绝对值一起相乘 C. 同号相乘为正，异号相乘为负 D.取操作数绝对值相乘，乘积符号与乘数符号相同
计算机组成原理试题（A） 教学中心名称考点成绩 专业、班级姓名学号 一、填空题（每空1分，共10分） 1．计算机中的信息可分为两类，它们是信息和信息。 2．第二代电子数字计算机所用的基本器件是。 3．设X=－9/16，[X]补= 。 4．运算器中的核心部件是。 5．浮点表示法中，阶码决定浮点数的，尾数决定浮点数的。 6．CPU中PC的主要功能是。 7．按照信息的传送格式，接口可分为和两大类。 二、选择题（每小题2分，共20分） 1. 某主存储器按字节编址，地址线数目为16，这个存储器的容量为 . A 16K×16位B．32K×8位、C．64K ×8位 2．采用DMA方式传送数据时，每传送一个数据就要占用的时间。 A一个指令周期B．一个存储周期C．一个机器周期 3. Cache是。 A．主存的一部分 B.为扩大存储容量而设置的 C.为提高存储系统的速度而设置的 4．操作控制器的功能是。 A产生操作控制信号，以解释并执行指令 B、产生时序信号C．对指令泽码 5．中断响应时，保存PC并更新PC的内容，主要是为了. A．提高处理机的速度 B．能进入中断处理程字并能正确返回原程序 C．便于编制中断处理程序 6．计算机辅助设计是指。 A．CAD B．CAI C．CAT 7．某机字长32位，内存容量为4MW，若按字节编址，其寻址范围为. A．0～4M B。0～16M C．0～32M 8．在磁盘存储器中，与转速无关的技术指标是。 A.存储密度B．平均等待时间C．数据传输率 9．设指令中的形式地址为以相对寻址时，操作数的有效地址E＝. A.（D）B．（PC）＋D C．（R）＋D
10．计算机中，执行部件接控制部件的命令所作的不可再分的操作称为. A．微命令B．微操作C操作 三.判断改错题（每小题2分，共10分。正确，在括号内打√；错误，则打×并更正） 1．磁盘存储器是一种随机存取存储器。（） 2．零地址指令就是没有操作数的指令。（） 3．时序发生器是控制器的主要部件之一。（） 4．设X=10110110，采奇校验时，其校验位C=1。（） 5．中断处理过程中，保存现场必须在中断服务之后进行。（） 四.简答题（每小题10分，共40分） 1．CPU由哪些主要部件组成？说明各部件的作用。 2．试述高速缓冲存储器的基本设计思想和特点。 3．主机与外部设备间为什么要设置接口？ 4．为什么说取指令是公操作？在取指令阶段，CPU主要完成哪些操作？ 五.计算题（共10 分） 1．设X=0.0101,Y=－0.1101,用双符号补码计算X+Y=?和X－Y=?并判断其结果是否溢出。(5分) 2. 设X=8C3E(H)，Y=B6DF(H),Z=54D2（H）。求X∧Y⊕Z=? (5分) 七.设计题（10分） 某机字长16 位，主存按字编址，容量为8MW，请用如下RAM芯片为该机设计一个主存。 A A0 07 1．地址线和数据线各有多少根？ 2．共用多少这种芯片？ 3．画出其组成框图,并正确标出各信号线。
考试班级： 2012级信管1、2、3、4班 # 2012-2013学年第二学期《计算机组成原理》期中试卷 （时间 120分钟） 1. 在机器数_______________中，零的表示形式中惟一的。 A. 原码 B. 补码 C. 补码和移码 D. 原码和反码 2． 某主存地址线有11根，数据线有8根，则该主存的存储空间大小为___________。 A ．8位 B ．88位 C ．8192位 D ．16384位 3． Intel2114为1K 4位的存储器，要组成64KB 的主存储器，需要_______个RAM 芯片。 A ．128 B ．48 C ．32 D ．16 4． 原码加减法是指_________。 A ．操作数用原码表示，连同符号位直接相加减 B ．操作数取绝对值，直接相加减，符号位单独处理 C ．操作数用原码表示，尾数直接相加减，符号位单独处理 D ．操作数用原码表示，根据两数符号决定实际操作，符号位单独处理 5． 设某浮点数共12位。其中阶码含1位阶符共4位，以2为底，补码表示; 尾数含1位 数符共8位，补码表示,规格化，则该浮点数所能表示的最大正数为_____。 A ．27 B ．28 C ．27 -1 D ．28 -1 6． 通用寄存器组属于______的组成部件。 A ．运算器 B ．控制器 C ．存储器 D ．适配器 7．如果X 为负数，由[X]补求[－X]补是将________。 A ．[X]补各值保持不变 B ．[X]补符号位变反，其他各位不变 C ．[X]补除符号位外，各位变反，末位加1 一、单项选择题（每小题1分，共22分，请将正确答案标号写在各题中的空白处）
一、选择题 １、完整得计算机系统应包括运算器、存储器、控制器。 一个完整得计算系统应该就是：硬件系统与软件系统,硬件系统应该包括运算器，控制器,存储器,输入设备与输出设备，软件系统包括系统软件与应用软件、而您给得答案中B与D就是可以排除得，也就就是不能选，A与C两个中A得可能性最大,答案只能选A、 3、冯、诺依曼计算机工作方式得基本特点就是按地址访问并顺序执行指令. 4、移码表示法主要用于表示浮点数中得阶码。 5、动态RAM得刷新就是以行为单位得。 8、在定点运算器中产生溢出得原因就是运算得结果得超出了机器得表示范围。 10、在指令得地址字段中，直接指出操作数本身得寻址方式，称为立即寻址. １1、目前得计算机,从原理上讲指令与数据都以二进制形式存放. 13、计算机问世至今，新型机器不断推陈出新,不管怎样更新，依然保有“存储程序”得概念，最早提出这种概念得就是冯、诺依曼。 1６、在CＰU中,跟踪后继指令地址得寄存器就是程序计数器。 20、系统总线中地址总线得作用就是用于选择指定得存储单元或外设。 ２1、计算机中得主机包含运算器、控制器、存储器。 23、原码一位乘运算，乘积得符号位由两个操作数得符号进行异或运算. ２4、对于真值“0”表示形式唯一得机器数就是移码与补码。 25、若［X］补=0、01０0１10,则［Ｘ]反= 0、0１00110。－-ｘ为正数 26、在CPU中，存放当前执行指令得寄存器就是指令寄存器。 保存当前正在执行得指令得寄存器称为（指令寄存器)。 指示当前正在执行得指令地址得寄存器称为（程序计数器或指令计数器）。 27、下列编码中通常用作字符编码得就是ASCII码。 ASCIＩ ASCIＩ(Ａｍeｒｉcan Ｓtaｎdａrd CodｅfoｒＩnｆorｍaｔiｏｎInteｒchange,美国信息互换标准代码）就是基于拉丁字母得一套电脑编码系统.它主要用于显示现代英语与其她西欧语言。它就是现今最通用得单字节编码系统，并等同于国际标准ＩSO/ＩＥC646。２8、在下列存储器中，半导体存储器可以作为主存储器. 3０、在CPU中跟踪指令后继地址得寄存器就是PＣ。 ３１、EＰＲOM就是指光擦除可编程得只读存储器。
五邑大学期中试卷参考答案 学期：2014至2015学年度第 1 学期 课程：计算机组成原理课程代号：0800200 使用班级：130801~120802、130803 一、单项选择题 1. 计算机各组成部件的相互连接方式，从早期以运算器为中心，发展到现在的以 D 为中心。 A．控制器B．运算器C．存储器D．CPU 2. 下列不同进位计数制的数中，最大的数是 B 。 A．(0.100)2B．(0.55)8C．(0.61)10D．(0.75)16 3. 电子计算机技术在半个世纪中虽有很大的进步，但至今其运行仍遵循着一位科学家提出的基本 原理。他就是 D 。 A．牛顿B．爱因斯坦C．爱迪生D．冯·诺依曼 4. 一个含符号16位的补码机器数的表示范围是（ B ）。 A．-215-1 ~ +215-1 B．-215 ~ +215-1 C．-216-1~ +216-1 D．-216 ~ +216-1 5. 采用单符号法判定补码加减运算溢出的法则是 C A．进位是1溢出B．进位是0无溢出 C．符号位与次高位进位状态相同无溢出D．符号位与次高位进位状态相异无溢出 6. 设在数据传送中采用偶校验，若接收到的代码为10111011，则表明传送中___D_____。 A．未出现错误B．最低位出错 C．出现奇数位错D．未出现错误或出现偶数位错 7. 寻址512K×8 存储器所需最少的地址线（ C ） A．9 B．11 C．19 D．21 8. 静态RAM的特点是____C____。 A．工作时存储内容不变B．断电后存储内容不变 C．不需刷新D．不需电源提供电流 9. 主存到cache的映射不需要替换策略的是（ A ）。 A．直接映射方式B．全相联映射方式 C．组相联映射方式D．以上三种映射方式 10. 用8K×8 存储芯片组成一个64K×32的存储系统，需要芯片（ C ）片。 A．8 B．16 C．32 D．64
分析设计计算： 1.CPU 结构如图1所示，其中有一个累加寄存器AC ，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 （1） 标明图中四个寄存器的名称。 （2） 简述指令从主存取到控制器的数据通路。 （3） 简述数据在运算器和主存之间进行存 / 取访问的数据通路。 图1 解： （1） a 为数据缓冲寄存器 DR ，b 为指令寄存器 IR ，c 为主存地址寄存器， d 为程序计数器PC 。 （2） 主存 M →缓冲寄存器 DR →指令寄存器 IR →操作控制器。 （3） 存贮器读 ：M →缓冲寄存器DR →ALU →AC 存贮器写 ：AC →缓冲寄存器DR →M 2. 某机器中，配有一个ROM 芯片，地址空间0000H —3FFFH 。现在再用几个16K ×8的芯片构成一个32K ×8的RAM 区域，使其地址空间为8000H —FFFFH 。假设此RAM 芯片有/CS 和/WE 信号控制端。CPU 地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W ，MREQ(存储器请求)，当且仅当MREQ 和R//W 同时有效时，CPU 才能对有存储器进行读(或写)。 （1）满足已知条件的存储器，画出地址码方案。 （2）画出此CPU 与上述ROM 芯片和RAM 芯片的连接图。 解：存储器地址空间分布如图1所示，分三组，每组16K ×8位。 由此可得存储器方案要点如下： （1） 用两片16K*8 RAM 芯片位进行串联连接，构成32K*8的RAM 区域。 片内地址 ：A 0 ——A 13 ，片选地址为：A 14——A 15； （2） 译码使用2 ：4 译码器； （3） 用 /MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效） 时，译码器工作。