ARM中断控制专用寄存器及部分解答2007-12-19 22:05
一、中断控制寄存器位
s2440IOP->rEINTPEND = 0x200; //EINT9 (0b0010 0000 0000)
s2440IOP->rEINTMASK &= ~0x200;
s2440IOP->rEINTPEND = 0x100; //EINT9
s2440IOP->rEINTMASK &= ~0x100;
所以 EINT11=0X800 即 0b1000 0000 0000-------------------估计,呵呵
下面我将讲解每个寄存器在一个中断处理流程中所扮演的角色
SRCPND/ SUBSRCPND这两个寄存器在功能上是相同的，它们是中断源引脚寄存器，在一个中断异常处理流程中，中断信号传进中断异常处理模块后首先遇到的就是SRCPND/ SUBSRCPND,这两个寄存器的作用是用于标示出哪个中断请求被触发。SRCPND的有效位为32，SUBSRCPND 的有效位为11，它们中的每一位分别代表一个中断源。SRCPND为主中断源引脚寄存器，SUBSRCPND为副中断源引脚寄存器。这里列举出SRCPND的各个位信息：
每个位的初始值皆为0。假设现在系统触发了TIMER0中断，则第10bit将被置1，代表TIMER0中断被触发，该中断请求即将被处理（若该中断没有被屏蔽的话）。SUBSRCPND情况与SRCPND相同，这里就不多讲了。
INTMOD寄存器有效位为32位，每一位与SRCPND中各位相对应，它的作用是指定该位相应的中断源处理模式（IRQ还是FIQ）。若某位为0，则该位相对应的中断按IRQ模式处理，为1则以FIQ模式进行处理，该寄存器初始化值为
0x00000000,即所有中断皆以IRQ模式进行处理。（详细请参考s3c2410操作手
册）。
INTMSK/ INTSUBMSK寄存器为中断屏蔽寄存器，INTMSK为主中断屏蔽寄存器，INTSUBMSK为副中断屏蔽寄存器。INTMSK有效位为32，INTSUBMSK有效位为11，这两个寄存器各个位与SRCPND和SUBSRCPND分别对应。它们的作用是决定该位相应的中断请求是否被处理。若某位被设置为1，则该位相对应的中断产生后将被忽略（CPU不处理该中断请求），设置为0则对其进行处理。这两个寄存器初始化后的值是0xFFFFFFFF和0x7FF，既默认情况下所有的中断都是被屏蔽的。到目前为止我们总共讲解了SRCPND，INTMOD，INTMSK，SUBSRCPND，INTSUBMSK 五个寄存器，在继续讲解PRIORITY寄存器之前我们先来看一张图。
先弄清楚一点，现在要讨论的是一个中断优先级的判断问题。为什么会有中断有先级的问题呢？我们知道CPU某个时刻只能对一个中断源进行中断处理，如果现在有 3个中断同时发生了，那CPU要按什么顺序处理这个3个中断呢？这正是引入优先级判断的原因所在，通过优先级判断，CPU可以按某种顺序逐个处理中断请求。3sc2410的优先级判断分为两级。
如上图所示，SRCPND寄存器对应的32个中断源总共被分为6个组，每个组由一个ARBITER（0~5）寄存器对其进行管理。中断必须先由所属组的ARBITER（0~5）进行第一次优先级判断（第一级判断）后再发往ARBITER6进行最终的判断（第二级判断）。ARBITER（0~5）这六个组的优先级已经固定，我们无法改变，也就是说由ARBITER0控制的该组中断优先级最高（该组产生的中断进行第一级判断后永远会以REQ0向ARBITER6传递过去）其次是ARBITER1, ARBITER2, ARBITER4, ARBITER4, ARBITER5.我们能够控制的是某个组里面各个中断的优先级顺序。怎么控制？通过PRIORITY寄存器进行控制：]
以下是PRIORITY寄存器各个位的参数表
从表上我们可以知道PRIORITY寄存器内部各个位被分为两种类型，一种是
ARB_MODE,另一种为ARB_SEL, ARB_MODE类型有5组对应ARBITER（2~6），ARB_SEL 类型有7组对应ARBITER（0~6）。现在我将以ARBITER2为例，讲解中断组与PRIORITY寄存器中ARB_SEL, ARB_MODE之间的相互关系。
首先我们看到ARBITER2寄存器管理的该组中断里包括了6个中断，分别是
INT_TIMER0，INT_TIMER1，INT_TIMER2，INT_TIMER3，INT_TIMER4，INT_UART2，她们的默认中断请求号分别为REQ0，REQ1，REQ2，REQ3，REQ4，REQ5。我们先看PRIORITY寄存器中的ARB_SEL2，该参数由两个位组成，初始值为00。从该表可以看出00定义了一个顺序0-1-2-3-4-5，这个顺序就是这组中断组的优先级排列，这个顺序指明了以中断请求号为0（REQ0）的INT_TIMER0具有最高的中断优先级，其次是INT_TIMER1，INT_TIMER2…。假设现在ARB_SEL2的值被我们设置为01。则一个新的优先级次序将被使用，01对应的优先级次序为
0-2-3-4-1-5，从中可以看出优先级最高和最低的中断请求和之前没有变化，但本来处于第2优先级的INT_TIMER1中断现在变成了第5优先级。从ARB_SEL2
被设置为00,01,10,11各个值所出现的情况我们可以看出，除最高和最低的优先
级不变以外，其他各个中断的优先级其实是在做一个旋转排列（rotate）。为了达到对各个中断平等对待这一目标，我们可以让优先级次序在每个中断请求被处理完之后自动进行一次旋转，如何自动让它旋转呢？我们可以通过ARB_MODE2
达到这个目的，该参数只有1个 bit，置1代表开启对应中断组的优先级次序旋转，0则为关闭。事实上当该位置为1之后，每处里完某个组的一个中断后，该组的ARB_SEL便递增在1（达到11后恢复为00）。
现在我们另ARB_MODE2=1，ARB_SEL2=00
则当前ARBITER2的优先级顺序为0-1-2-3-4-5，假设现在该组的1号中断请求INT_TIMER1和2号中断请求INT_TIMER2被同时触发，CPU根据优先级判断后决定先把INT_TIMER1中断向ARBITER6进行发送（在ARBITER6做第最终优先级判断），接着再向ARBITER6发送INT_TIMER2中断。请注意，在INT_TIMER1被处理完毕后，该组中段的优先级次序被自动做了一次旋转，旋转后ARBITER2的优先级顺序变为0-2-3-4-1-5。假设之后某个时刻该组的INT_TIMER1和INT_TIMER2又被同时触发，则此时CPU优先处理的会是INT_TIMER2。若我们另ARB_MODE2=0，则改组的中断优先级次序在任何情况下都不做任何改变，除非我们人为地重新设置了ARB_SEL2的值。
呼。。。好累。。。终于说完了麻烦的优先级-_-…
继续。。。
INTPND寄存器可能是整个中断处理过程中我们要特别注意的一个寄存器了，他的操作比较特别，怎么特别？请听我慢慢道来.：]
先看一下该寄存器各位详细功能列表
正如你所见的，INTPND寄存器与SRCPND长得一模一样，但他们在中断异常处理中却扮演着不同的角色，如果说SRCPND是中断信号进入中断处理模块后所经过的第一个场所的话，那么INTPND 则是中断信号在中断处理模块里经历的最后一个寄存器。它的每个位对应一个中断请求，若该位被置1，则表示相应的中断请求被触发，描述到这里你可能会发现它不仅和SRCPND长得一模一样，就连功能都一样，其实不然，他们在功能上有着重大的区别。SRCPND是中断源引脚寄存器，某个位被置1表示相应的中断被触发，但我们知道在同一时刻内系统可以触发若干个中断，只要中断被触发了，SRCPND的相应位便被置1，也就是说SRCPND 在同一时刻可以有若干位同时被置1，然而INTPND则不同，他在某一时刻只能有1个位被置1，INTPND 某个位被置1（该位对应的中断在所有已触发的中断里具有最高优先级且该中断没有被屏蔽），则表示CPU即将或已经在对该位相应的中断进行处理。于是我们可以有一个总结：SRCPND说明了有什么中断被触发了，INTPND说明了CPU即将或已经在对某一个中断进行处理。
特别注意：每当某一个中断被处理完之后，我们必须手动地把
SRCPND/SUBSRCPND , INTPND三个寄存器中与该中断相应的位由1设置为0，刚才我说INTPND的操作很特别，它的特别之处就在于对当我们要把该寄存器中某个值为1的位设置为0时，我们不是往该位置0，而是往该位置1。假设SRCPND=0x00000003，INTPND=0x00000001,该值说明当前0号中断和1号中断被触发，但当前正在被处理的是0号中断，处理完毕后我们应该这样设置INTPND 和SRCPND：
SRCPND=0x00000002 //位0被置为0
INTPND =0x00000001 //位0被置为0（方法是往该位写入1）另一种直接的方法:INTPND =INTPND
INTOFFSET寄存器的功能则很简单，它的作用只是用于表明哪个中断正在被处理。下面是该寄存器各位详细功能列表
若当前INT_TIMER0被触发了，则该寄存器的值为10，以此类推。
现在我把整个中断流程用一个图加以说明
[attach]21[/attach]
以上这个图清楚地说明了一个中断异常处理流程。
下面我用INT_TIMER0, INT_TIMER2和INT_UART0三个中断完整地介绍一次中断异常处理。首先我们得做几个假设：
假设1：这三个中断的屏蔽被取消。
假设2：PRIORITY寄存器中ARB_MODE2，ARB_MODE5皆为0，既不进行优先级的自动旋转排序，任何时候
ARBITER2，ARBITER5控制的中断组优先级次序分别为
0-1-2-3-4-5和1-2-3-4。
假设3：这三个中断皆为IRQ类型。
假设4：这三个中断同时被触发。
INT_TIMER0, INT_TIMER2和INT_UART0三个中断被同时触发，此时三个中断信号流向SRCPND寄存器，使该寄存器中的第10位，12位，28位被置为1，中断信号继续向前流经INTMASK 寄存器，这三个中断都没有被屏蔽，于是信号进一步流经INTMODE寄存器，这三个中断皆为IRQ类型，故中断信号继续向前流向PRIORITY寄存器，经过优先级判断，INT_TIMER0中断信号使INTPND 寄存器的第10位置1（INT_TIMER0优先级最高），此时INTOFFSET 寄存器的值为10，CPU 转向相应的中断服务例程进行处理。处理完毕后，我们的程序将INTPND和SRCPND 的第10置为0，至此INT_TIMER0中断处理完毕。此时SRCPND 的第12位，28位仍为1（这两个中断请求未被处理），故他们会继续被CPU已刚才描述的方式进行处理。
中断异常处理就先讲到这吧：
SRCPND和EINTPEND都是寄存器，这里对他们两个都清中断
这里要详细参见CPU手册
当外部有一个中断时候，SRCPND相应的位就会被置1。通常时候是0，管理硬件的。
INTPND，当处理中断了，就把相应的位置1。处理内部中断。当向1写1时会使该位清0
EINTPEND是处理外部中断，与INTPND类似，因为在SRCPND中可见，外部中断4
－7和8－23是共享一个SRCPND的中断。所以用EINTPEND来做区别
SRCPND也可以用那位是1向哪位写1来清0的方式，类似INTPND=INTPND;
如果INTPND或EINTPEND不清0的话那么处理器会一直认为会有中断相应
中断清理应该再中断函数刚进入的时候做，如果放在后面的话那么如果中断程序有错误而导致退出那么会导致没有清理中断
我们用的是非抢占式的
sema_init()
up()
down_interruptible()
信号量这些是对信号量的处理
查找华恒关于中断的实验手册可见
(1) 源待决寄存器SRCPND
SRCPND寄存器是32位的。如果中断源产生了中断请求，那么相应位设为1，等待中断服务。注意的是，SRCPND由中断源自动设置，而不管掩码位。而且它的值也不受优先级逻辑的影响。在中断服务例程中需要清除相应位(设为0)。否则系统将认为
是该中断源又产生了一次请求。
(2) 中断待决寄存器INTPND
INTPND是32位的。每一位表明相应的中断请求(没有掩码，正等待中断服务)是否有最高优先级。它在优先级逻辑之后所以只能有1位被设置，该位向CPU产生IRQ请求。
和SRCPND一样，在中断服务例程中也要清除该位。注意的是，不能向值为1的INTPND中写‘0’！因为可能使得INTPND和INTOFFSET寄存器产生异常。最简捷的方法是用INTPND中已有的值来写INTPND
嵌入式-ARM寄存器基本概念 嵌入式-ARM寄存器基本概念 类别：嵌入式系统 无论是学习哪一种处理器，首先需要明确的就是这种处理器的寄 存器以及工作模式。ARM有37个寄存器，其中31个通用寄存器，6个状 态寄存器。这里尤其要注意区别的是ARM自身寄存器和它的一些外设的寄存器的区别。ARM自身是统一架构的，也就意味着37个寄存器无论在哪 个公司的芯片里面都会出现。但是各家公司会对ARM进行外设的扩展，所以就 出现了好多外设寄存器，一定要与这37个寄存器区别开来！！！1、备份寄存器（R8-R14）对于R8-R12来说，除在快速中断模式下，每个模式对 应相同物理寄存器，所以在FIQ模式下可不必保护和恢复中断现场。对于R13-R14来说，每个寄存器对应6个不同的物理寄存器，其中一个是用户模式 和系统模式共用的。寄存器R13常用做栈指针SP，除用户和系统模式 外，其他模式在使用时的名字构成为R13_
一、S5PV210中中断的特点 1、特点 ? Supports 93 vectored IRQ interrupts ? Fixed hardware interrupts priority levels ? Programmable interrupt priority levels ? Supports Hardware interrupt priority level masking ? Programmable interrupt priority level masking ? Generates IRQ and FIQ ? Generates Software interrupt 2、FIQ与IRQ的区别 1）FIQ和IRQ并不是中断源，而是中断的类型，我们可以将一个中断源设置成FIQ也可以设置成IRQ。2）FIQ是快速中断，IRQ是一般中断，FIQ的响应时间比IRQ短。 3）FIQ的优先级高于IRQ。 4）FIQ的分组寄存器（R8~R14）比IRQ（R13~R14）多。当在FIQ产生的时候，R8~R14不需要保存，响应的速度会快。 3、S5PV210的中断源
二、原理图分析
三、如何以中断的方式来检测按键:GPH2_2(EINT18) 、GPH2_3(EINT19) 按键的检测：轮询：将GPIO配置成输入……. 中断：将GPIO配置成外部中断……. 1、GPIO的配置，将一个GPIO配置成外部中断 2、外部中断的触发方式 (高电平、低电平、上升沿、下降沿)
3、外部中断的开关寄存器 0 = Enables Interrupt 打开中断 1 = Masked 关闭中断 4、外部中断判断寄存器 0 = Not occur 外部中断没有发生 1 = Occur interrupt 触发了中断
ARM体系的7种工作模式 一、ARM体系的CPU有以下7种工作模式： 1、用户模式（usr）：正常的程序执行状态 2、快速中断模式（fiq）： 3、中断模式（irq）： 4、管理模式（svc）：操作系统使用的保护模式 5、系统模式（sys）：运行具有特权的操作系统任务 6、数据访问终止模式（abt）：数据或指令预取终止时进入该模式 7、未定义指令终止模式（und）：未定义的指令执行时进入该模式 注解： 可以通过软件来进行模式切换，或者发生各类中断、异常时CPU自动进入相应的模式；除用户模式外，其余6种工作模式都属于特权模式； 特权模式中除了系统模式以外的其余5种模式称为异常模式； 大多数程序运行于用户模式； 进入特权模式是为了处理中断、异常、或者访问被保护的系统资源； 二、ARM体系的CPU有两种工作状态 1、ARM 2、THumb CPU上电处于ARM状态 三、寄存器 ARM有31个通用的32位寄存器，6个程序状态寄存器，共分为7组，有些寄存器是所有工作模式共用的，还有一些寄存器专属于每一种工作模式； R13——栈指针寄存器，用于保存堆栈指针； R14——程序连接寄存器，当执行BL子程序调用指令时，R14中得到R15的备份，而当发生中断或异常时，R14保存R15的返回值；
R15——程序计数器； 快速中断模式有7个备份寄存器R8—R14，这使得进入快速中断模式执行很大部分程序时，甚至不需要保存任何寄存器； 其它特权模式都含有两个独立的寄存器副本R13、R14，这样可以令每个模式都拥有自己的堆栈指针和连接寄存器； 四、当前程序状态寄存器（CPSR） CPSR中各位意义如下： T位：1——CPU处于Thumb状态，0——CPU处于ARM状态； I、F（中断禁止位）：1——禁止中断，0——中断使能； 工作模式位：可以改变这些位，进行模式切换； 五、程序状态保存寄存器（SPSR） 当切换进入某一个特权模式时，SPSR保存前一个工作模式的CPSR值，这样，当返回前一个工作模式时，可以将SPSR的值恢复到CPSR中； 六、模式切换
1章绪论 1.国内嵌入式系统行业对“嵌入式系统”的定义是什么？如何理解？答：见教材1.1节。 2.嵌入式系统是从何时产生的，简述其发展历程。答：见教材1.1节。 3.当前最常见的源码开放的嵌入式操作系统有哪些，请举出两例，并分析其特点。 答：见教材1.2.1节的嵌入式Linux和嵌入式实时操作内核UC /OS-I 。 4.举例说明嵌入式设备在工控设备中的应用。答：见教材1.3节的“工业控制领域”。 5.未来嵌入式技术的发展趋势有哪些？答：见教材1.4节的嵌入式技术的发展趋势。 2章ARM技术与ARM体系结构 1．简述ARM处理器内核调试结构原理。答：对教材1.2节的图2-1进行描述。 2.分析ARM7TDMI-S各字母所代表的含义。答：参考教材 2.1．2 ARM核版本命名规则说明。3．ARM处理器的工作模式有哪几种，其中哪些为特权模式，哪些为异常模式，并指出处理器在什么情况下进入相应的模式。 ARM处理器共有7种工作模式： 用户模式：非特权模式，也就是正常程序执行的模式，大部分任务在这种模式下执行。在用户模式下，如果没异常发生，不允许应用程序自行改变处理器的工作模式，如果有异常发生，处理器会自动切换工作模式FIQ模式：也称为快速中断模式，支持高速数据传输和通道处理，当一个高优(fast)中断产生时将会进入这种模式。 IRQ模式：也称为普通中断模式，:当一个低优先级中断产生时将会进入这种模式。在这模式下按中断的处理器方式又分为向量中断和非向量中断两种。通常的中断处理都在IRQ 模式下进行。 SVC模式：称之为管理模式，它是一种操作系统保护模式。当复位或软中断指令执行时处理器将进入这种模式。 中止模式：当存取异常时将会进入这种模式，用来处理存储器故障、实现虚拟存储或存储保护。 未定义指令异常模式：当执行未定义指令时会进入这种模式，主要是用来处理未定义的指令陷阱，支持硬件协处理器的软件仿真，因为未定义指令多发生在对协处理器的操作上。 系统模式：使用和User模式相同寄存器组的特权模式，用来运行特权级的操作系统任务。 在这7种工作模式中，除了用户模式以外，其他6种处理器模式可以称为特权模式，在这些模式下，程序可以访问所有的系统资源，也可以任意地进行处理器模式的切换。在这6种特权模式中，除了系统模式外的其他5种特权模式又称为异常模式 4．分析程序状态寄存器（PSR）各位的功能描述，并说明C、Z、N、V在什么情况下进行置位和清零。PSR的具体格式为 V—溢出标志位 对于加/减法运算指令，当操作数和运算结果为二进制补码表示的带符号数时，V＝1表示符号位溢出，其他的指令通常不影响V位。 例如：两个正数（最高位为0）相加，运算结果为一个负数（最高位为1），则符号位溢出，相应V=1。
关于ARM中的名词常用解释 1.ARM中一些常见英文缩写解释 MSB：最高有效位； LSB：最低有效位； AHB：先进的高性能总线； VPB：连接片内外设功能的VLSI外设总线； EMC：外部存储器控制器； MAM：存储器加速模块； VIC：向量中断控制器； SPI：全双工串行接口； CAN：控制器局域网，一种串行通讯协议； PWM：脉宽调制器； ETM：嵌入式跟踪宏； CPSR：当前程序状态寄存器； SPSR：程序保护状态寄存器； 2.MAM 使用注意事项： 当改变MAM 定时值时，必须先通过向MAMCR 写入0 来关闭MAM，然后将新值写入MAM ti M。最后，将需要的操作模式的对应值写入MAMCR，再次打开MAM。 对于低于20MHz 的系统时钟，MAMTIM 设定为001。对于20MHz 到40MHz 之间的系统时钟，建议将Flash访问时间设定为2cclk，而在高于40MHz 的系统时钟下，建议使用3cclk。
3.VIC 使用注意事项 如果在片内RAM当中运行代码并且应用程序需要调用中断，那么必须将中断向量重新映射到Flash地址0x0。这样做是因为所有的异常向量都位于地址0x0及以上。通过将寄存器MEMMAP（位于系统控制模块当中）配置为用户RAM模式来实现这一点。用户代码被连接以便使中断向量表装载到0x4000 0000。 4. ARM启动代码设计 ARM启动代码直接面对处理器内核和硬件控制器进行编程，一般使用汇编语言。启动代码一般包括： 中断向量表 初始化存储器系统 初始化堆栈初始化有特殊要求的端口、设备 初始化用户程序执行环境 改变处理器模式 呼叫主应用程序 5.IRQ 和FIQ 之间的区别 IRQ和FIQ是ARM处理器的两种编程模式。IRQ是指中断模式，FIR是指快速中断模式。对于FIQ 你必须尽快处理你的事情并离开这个模式。IRQ 可以被FIQ 所中断，但IRQ 不能中断FIQ。为了使FIQ 更快，所以这种模式有更多的影子寄存器。FIQ 不能调用SWI（软件中断）。FIQ 还必须禁用中断。如果一个FIQ 例程必须重新启用中断，则它太慢了，并应该是IRQ 而不是FIQ。
ARM技术中英文缩写解说 中一些常见英文缩写解释 MSB：最高有效位； LSB：最低有效位； AHB：先进的高性能总线； VPB：连接片内外设功能的VLSI外设总线； EMC：外部存储器控制器； MAM：存储器加速模块； VIC：向量中断控制器； SPI：全双工串行接口； CAN：控制器局域网，一种串行通讯协议； PWM：脉宽调制器； ETM：嵌入式跟踪宏； CPSR：当前程序状态寄存器； SPSR：程序保护状态寄存器； 使用注意事项： 答：当改变 MAM 定时值时，必须先通过向 MAMCR 写入 0 来关闭 MAM，然后将新值写入 MAMTIM。最后，将需要的操作模式的对应值写入MAMCR，再次打开MAM。 对于低于 20MHz 的系统时钟，MAMTIM 设定为 001。对于 20MHz 到 40MHz 之间的系统时钟，建议将Flash 访问时间设定为2cclk，而在高于40MHz的系统时钟下，建议使用3cclk。 使用注意事项 答：如果在片内RAM当中运行代码并且应用程序需要调用中断，那么必须将中断向量重新映射到Flash地址0x0。这样做是因为所有的异常向量都位于地址0x0及以上。通过将寄存器MEMMAP（位于系统控制模块当中）配置为用户RAM模式来实现这一点。用户代码被连接以便使中断向量表装载到0x4000 0000。 4. ARM启动代码设计 答：ARM启动代码直接面对处理器内核和硬件控制器进行编程，一般使用汇编语言。启动代码一般包括：中断向量表 初始化存储器系统 初始化堆栈初始化有特殊要求的端口、设备 初始化用户程序执行环境 改变处理器模式 呼叫主应用程序 和 FIQ 之间的区别 答：IRQ和FIQ是ARM处理器的两种编程模式。IRQ是指中断模式，FIR是指快速中断模式。对于 FIQ 你必须尽快处理你的事情并离开这个模式。IRQ 可以被 FIQ 所中断，但 IRQ 不能中断 FIQ。为了使 FIQ 更快，所以这种模式有更多的影子寄存器。FIQ 不能调用 SWI（软件中断）。FIQ 还必须禁用中断。如果一个 FIQ 例程必须重新启用中断，则它太慢了，并应该是 IRQ 而不是 FIQ。
实验五 ARM中断编程 一、实验目的 1．学习键盘驱动原理。 2．掌握中断的使用方法。 二、实验内容 通过ARM的外部中断进行键盘的扫描，利用中断服务程序编写键盘的驱动，在超级终端上显示相应的键值。UART接收中断，以中断方式（而不是查询方式）实现串口数据的接收 三、预备知识 1．掌握在ADS1.2集成开发环境中编写和调试程序的基本过程。 2．会使用UltraEdit编辑C语言源程序。 3．了解ARM中断服务程序的框架结构。 4．了解编译后的映象文件的下载方法。 四、键盘驱动程序的原理 1.简单键盘扫描 通常在一个键盘中使用了一个瞬时接触开关，并且用如图1所示的简单电路，微处理器可以容易地检测到闭合。当开关打开时，通过处理器的I/O口的一个上拉电阻提供逻辑1；当开关闭合时，处理器的I/O口的输入将被拉低得到逻辑0。可遗憾的是，开关并不完善，因为当它们被按下或者被释放时，并不能够产生一个明确的1或者0。尽管触点可能看起来稳定而且很快地闭合，但与微处理器快速的运行速度相比，这种动作是比较慢的。当触点闭合时，其弹起就像一个球。弹起效果将产生如图2所示的好几个脉冲。弹起的持续时间通常将维持在5ms~30ms之间。如果需要多个键，则可以将每个开关连接到微处理器上它自己的输入端口。然而，当开关的数目增加时，这种方法将很快使用完所有的输入端口。为此我将用到矩阵键盘。 图1 简单键盘电路
图2 键盘抖动 2. 复杂矩阵键盘扫描 键盘上陈列这些开关最有效的方法（当需要5个以上的键时）就形成了一个如图3所示的二维矩阵。当行和列的数目一样多时，也就是方型的矩阵，将产生一个最优化的布列方式（I/O 端被连接的时候）。一个瞬时接触开关（按钮）放置在每一行与线一列的交叉点。矩阵所需的键的数目显然根据应用程序而不同。每一行由一个输出端口的一位驱动，而每一列由一个电阻器上拉且供给输入端口一位。 图3 矩阵键盘 键盘扫描过程就是让微处理器按有规律的时间间隔查看键盘矩阵，以确定是否有键被按下。一旦处理器判定有一个键按下，键盘扫描软件将过滤掉抖动并且判定哪个键被按下。每个键被分配一个称为扫描码的唯一标识符。应用程序利用该扫描码，根据按下的键来判定应该采取什么行动。换句话说，扫描码将告诉应用程序按下哪个键。
第2章ARM技术与ARM体系结构 1.简述ARM处理器内核调试结构原理 答：ARM处理器一般都带有嵌入式追踪宏单元ETM（Embedded Trace Macro），它是ARM 公司自己推出的调试工具。ARM处理器都支持基于JTAG（Joint Test Action Group 联合测试行动小组）的调试方法。它利用芯片内部的Embedded ICE来控制ARM内核操作，可完成单步调试和断点调试等操作。当CPU处理单步执行完毕或到达断点处时，就可以在宿主机端查看处理器现场数据，但是它不能在CPU运行过程中对实时数据进行仿真。 ETM解决了上述问题，能够在CPU运行过程中实时扫描处理器的现场信息，并数据送往TAP（Test Access Port）控制器。上图中分为三条扫描链（图中的粗实线），分别用来监视ARM核，ETM，嵌入式ICE的状态。 1.分析ARM7TDMI-S各字母所代表的含义。 答：ARM7 T D M I – S 中 ARM是Advanced RISC Machines的缩写 7是系列号； T：支持高密度16位的Thumb指令集； D：支持JTAG片上调试； M：支持用于长乘法操作（64位结果）ARM指令，包含快速乘法器；； I：带有嵌入式追踪宏单元ETM，用来设置断点和观察点的调试硬件； S：可综合版本，意味着处理器内核是以源代码形式提供的。这种源代码形式又可以编译成一种易于EDA工具使用的形式。 2.ARM处理器的工作模式有哪几种，其中哪些为特权模式，哪些为异常模式，并指出处 理器在什么情况下进入相应的模式。 答：ARM技术的设计者将ARM处理器在应用中可能产生的状态进行了分类，并针对同一类型的异常状态设定了一个固定的入口点，当异常产生时，程序会自动跳转到对应异常入口处进行异常服务。 ?1．用户模式：非特权模式，也就是正常程序执行的模式，大部分任务在这种模式下 执行。在用户模式下，如果没异常发生，不允许应用程序自行改变处理器的工作模式，如果有异常发生，处理器不会自动切换工作模式 ?2．FIQ模式：也称为快速中断模式，支持高速数据传输和通道处理，当一个高优先
ARM 处理器有二十七个寄存器，其中一些是在一定条件下使用的，所以一次只能使用十六 个。 R0~R7：是通用寄存器并可以用做任何目的。 R8~R12：是通用寄存器，但是在切换到FIQ模式的时候，使用它们的影子(shadow)寄存器。 R13：被称为栈指针寄存器，常用来保存栈指针。 R14：链接寄存器，常用来保存函数返回地址 R15：是程序指针PC CPSR：（Current Program Status Register）当前程序状态寄存器，CPSR 寄存期保存当前程序运行的状态。 0 0 0 0 0 User26 模式 0 0 0 0 1 FIQ26 模式 0 0 0 1 0 IRQ26 模式 0 0 0 1 1 SVC26 模式 1 0 0 0 0 User 模式 1 0 0 0 1 FIQ 模式 1 0 0 1 0 IRQ 模式 1 0 0 1 1 SVC 模式 1 0 1 1 1 ABT 模式 1 1 0 1 1 UND 模式
ARM寻址方式 1．立即数寻址 ARM 指令的立即数寻址是一种特殊的寻址方式，操作数本身就在指令中给出，只要取出指令也就取到了操作数。这个操作数被称为立即数。ADD R0，R0，＃1 ；R0←R0 + 1 ADD R0，R0，＃0x3A ；R0←R0 + 0x3A 在以上 2 条指令中，第2个源操作数即为立即数，实际使用时以“＃”符
号为前缀。 2．寄存器寻址 寄存器寻址就是利用寄存器中的数值作为操作数，这种寻址方式是各类微处理器经常采 用的一种方式，也是一种执行效率较高的寻址方式。如以下的指令。 ADD R0，R1，R2 ；R0←R1 + R2 该指令的执行效果是将寄存器R1和R2的内容相加，其结果存放在寄存器R0中。 3．寄存器间接寻址 寄存器间接寻址就是以寄存器中的值作为操作数的地址，而操作数本身存放在存储器 中。例如以下指令。 ADD R0，R1，[R2] ；R0←R1 + [R2] LDR R0，[R1] ；R0←[R1] 在第1 条指令中，以寄存器R2 的内容作为操作数的地址，然后与R1相加，其结果存入 寄存器R0中。 第2条指令将以 R1 的值为地址的存储器中的内容送到寄存器R0中。 4．基址变址寻址 基址变址的寻址方式就是将寄存器（该寄存器一般称作基址寄存器）的内容与指令中给 出的地址偏移量相加，从而得到一个操作数的有效地址。如下面的几条指令所示。 LDR R0，[R1，＃0x0A] ；R0←[R1 + 0x0A] LDR R0，[R1，＃0x0A]！；R0←[R1 + 0x0A]、R1←R1 + 0x0A 在第1条指令中，将寄存器R1 的内容加上0x3A 形成操作数的有效地址，将该地址处的 操作数送到寄存器R0中。 在第2条指令中，将寄存器R1的内容加上0x0A形成操作数的有效地址，从而取得操作数存入寄存器R0中，然后，R1的内容自增0x0A个字节。 5．多寄存器寻址 采用多寄存器寻址方式，一条指令可以完成多个寄存器值的传送。这种寻址方式可以用 一条指令完成传送最多 16 个通用寄存器的值。比如下面的指令。LDMIA R0，{R1，R2，R3，R4} ；R1←[R0] ；R2←[R0 + 4]
ARM9（以S3C2410为例）中断机制 一、ARM异常机制介绍 ARM9处理器有7种工作模式。分别是(除了用户模式其他都是异常模式 用户模式(usr：ARM处理器正常的程序执行状态。 快速中断模式(fiq：用于高速数据传输或通道处理。 外部中断模式(irq：用于通用的中断处理。 管理模式(svc：操作系统使用的保护模式。 数据访问终止模式(abt：当数据或指令预取终止时进入该模式。 系统模式(sys：运行具有特权的操作系统任务。 未定义指令中止模式(und：当未定义的指令执行时进入该模式。 每种模式通过5位二进制编码进行标示： 用户模式10000 快速中断模式10001 外部中断模式10010 管理模式10011 数据访问终止模式10111 未定义指令中止模式11011 系统模式11111 模式编码存放在CPSR（程序当前状态寄存器，记录当前工作模式的编码的值）中的[4:0]。
快速中断模式、外部中断模式、数据访问终止模式、未定义指令中止模式、管理模式称为异常模式。 异常类型具体含义 复位当处理器的复位电平有效时，产生复位异常，程序跳转到复位异常处理程序处执行。 未定义指令遇到不能处理的指令时，产生未定义指令异常。 软件中断该异常由执行SWI指令产生，可用于用户模式下的程序调用特权操作指令。可使用该异常机制实现系统功能调用。 指令预取中止若处理器预取指令的地址不存在，或该地址不允许当前指令访问，存储器会向处理器发出中止信号，但当预取的指令被执行时，才会产生指令预取中止异常。 数据中止若处理器数据访问指令的地址不存在，或该地址不允许当前指令访问时，产生数据中止异常。 IRQ（外部中断请求）当处理器的外部中断请求引脚有效，且CPSR中的I 位为0时，产生IRQ异常。系统的外设可通过该异常请求中断服务。 FIQ（快速中断请求）当处理器的快速中断请求引脚有效，且CPSR中的F 位为0时，产生FIQ异常。 当多个异常发生时，处理器根据优先级进行处理。优先级
s3c2440中断体系结构： 如何用中断？ 1.中断发生：保存别人的状态 如何中断可以事先设置，对程序初始化，使能中断。 中断发生后，进入中断模式 2.中断处理 分辨中断源 进行不同的处理 清理工作 3.恢复别人的状态 过程：外界信号上升沿、下降沿，高电平、低电平都可以设置成信号引脚设置，再进入状态寄存器。 状态寄存器连接屏蔽寄存器 进入第二个状态寄存器，储存各种中断，可以储存多个中断 进入优先级寄存器，判断中断运行顺序 再进入屏蔽使能寄存器和模式寄存器 进入优先级寄存器 进入cpu处理 cpu的处理：进入入口地址 b handleIRQ 计算返回地址，被中断处地址 保存现场，即各寄存器状态 调用处理函数 函数运行完后恢复现场 函数的处理：分辨终端 处理中断 清除数据，即清除中断 1.中断寄存器 arm的七种模式 https://www.doczj.com/doc/f63989726.html,r 用户模式r0-r15 2.fiq 快中断模式r0-r7 专用寄存器r8-r15， 3.svc 管理模式 专用寄存器r13-r14， 4.abt 数据访问终止模式 5.sys 系统模式 6.und 未定义指令终止模式 7.irq 中断模式 几种模式的区别：
嵌入式的中断： a.不同的寄存器 b.不同的权限 c.触发条件不一样 何时使用几种模式： usr 用户模式：arm处理器正常的程序执行状态 fiq 快中断模式：高速数据传输和通道处理 svc 管理模式：操作系统使用的保护模式 abt 数据访问终止模式：数据或者指令终止时进入，用于虚拟存储或者存储保护 sys 系统模式：运行具有特权的操作系统任务 und 未定义指令终止模式：未定义的指令执行时进入该模式，用于支持硬件处理器的软件仿真. irq 中断模式：用于通用的中断处理 后六种是特权模式，用于处理中断、异常和特殊权限处理 用户模式是最常见的模式 2.中断中的异常 中断是一种异常。 当发生中断时，cpu进入中断模式 cpu进入异常入口，异常入口是硬件规定的一个地址 运行模式 ARM920T 支持7 种运行模式： ●用户（usr））：正常ARM 程序执行状态 ●快中断（fiq））：为支持数据传输或通道处理设计 ●中断（irq））：用于一般用途的中断处理 ●管理（svc））：操作系统保护模式 ●中止（abt ）: 数据或指令预取中止后进入 ●系统（sys））：操作系统的特权用户模式 ●未定义（und））：执行了一个未定义指令时进入 模式的改变可由软件控制，或者由外部中断或进入异常引起。大部分应用程序都将在用户模式执行。 被称为特权模式的非用户模式，都将进入到中断服务或异常中去，或者访问受保护的资源。内部寄存器 ARM920T 总共有37 个寄存器，其中31 通用32 位寄存器和6 个状态寄存器，但不能在同一时刻对所有的寄存器可见。处理器状态和运行模式决定了哪些寄存器对程序员可见。 ARM状态时内部寄存器集在ARM 状态，16 个通用寄存器和一个状态寄存器在任意时刻都可见。 在特权（非用户）模式下，将切换到指定模式的分组（banked）寄存器。图2-3 显示了哪些寄存器在各模式下是可见的：
论坛推荐：新手必看，关于ARM的22个常用概念2014-04-22 电子发烧友网新手必看，关于ARM的22个常用概念！ 1.ARM中一些常见英文缩写解释MSB：最高有效位；LSB：最低有效位；AHB：先进的高性能总线；VPB：连接片内外设功能的VLSI外设总线；EMC：外部存储器控制器；MAM：存储器加速模块；VIC：向量中断控制器；SPI：全双工串行接口；CAN：控制器局域网，一种串行通讯协议；PWM：脉宽调制器；ETM：嵌入式跟踪宏；CPSR：当前程序状态寄存器；SPSR：程序保护状态寄存器； 2.MAM 使用注意事项：答：当改变MAM 定时值时，必须先通过向MAMCR 写入0 来关闭MAM，然后将新值写入MAMTIM。最后，将需要的操作模式的对应值写入MAMCR，再次打开MAM。对于低于20MHz 的系统时钟，MAMTIM 设定为001。对于20MHz 到40MHz 之间的系统时钟，建议将Flash访问时间设定为2cclk，而在高于40MHz的系统时钟下，建议使用3cclk。 3.VIC 使用注意事项答：如果在片内RAM当中运行代码并且应用程序需要调用中断，那么必须将中断向量重新映射到Flash地址0x0。这样做是因为所有的异常向量都位于地址0x0及以上。通过将寄存器MEMMAP（位于系统控制模块当中）配置为用户RAM模式来实现这一点。用户代码被连接以便使中断向量表装载到0x4000 0000。 4.ARM启动代码设计答：ARM启动代码直接面对处理器内
核和硬件控制器进行编程，一般使用汇编语言。启动代码一般包括：中断向量表初始化存储器系统初始化堆栈初始化有特殊要求的端口、设备初始化用户程序执行环境改变处理器模式呼叫主应用程序 5.IRQ 和FIQ 之间的区别答：IRQ和FIQ是ARM处理器的两种编程模式。IRQ是指中断模式，FIR是指快速中断模式。对于FIQ 你必须尽快处理你的事情并离开这个模式。IRQ 可以被FIQ 所中断，但IRQ 不能中断FIQ。为了使FIQ 更快，所以这种模式有更多的影子寄存器。FIQ 不能调用SWI（软件中断）。FIQ 还必须禁用中断。如果一个FIQ 例程必须重新启用中断，则它太慢了，并应该是IRQ 而不是FIQ。 6.ARM处理器对异常中断的响应过程答：ARM处理器对异常中断的响应过程如下所述：保存处理器当前状态、中断屏蔽位以及各条件标志位；设置当前程序状态寄存器CPSR中的相应位；将寄存器lr_mode设置成返回地址；将程序计数器值PC，设置成该异常中断的中断向量地址，跳转到相应异常中断处执行。 7.ARM指令与Thumb指令的区别答：在ARM体系结构中，ARM指令集中的指令是32位的指令，其执行效率很高。对于存储系统数据总线为16位的应用系统，ARM体系提供了Thumb指令集。Thumb指令集是对ARM指令集的一个子集重新编码得到的，指令长度为16位。通常在处理器执行ARM程序时，称处理器处于ARM
ARM的中断原理（转） 1.中断概述 CPU与外设的数据传输方式通常有以下3种方式：查询方式、中断方式、DMA方式。 所谓查询方式是指，CPU不到查询外设的状态，如果外设准备就绪则开始进行数据传输；如果外设还没有准备好，CPU将进入循环等待状态。很显然这样浪费了大量的CPU时间，降低了CPU的利用率。 所谓中断方式是指，当外设准备好与CPU进行数据传输时，外设首先向CPU发出中断请求，CPU 接收到中断请求并在一定条件下，暂时停止原来的程序并执行中断服务处理程序，执行完毕以后再返回原来的程序继续执行。由此可见，采用中断方式避免了CPU把大量的时间花费在查询外设状态的操作上，从而大大提高了CPU的执行效率。 1.中断概述 CPU与外设的数据传输方式通常有以下3种方式：查询方式、中断方式、DMA方式。 所谓查询方式是指，CPU不到查询外设的状态，如果外设准备就绪则开始进行数据传输；如果外设还没有准备好，CPU将进入循环等待状态。很显然这样浪费了大量的CPU时间，降低了CPU的利用率。 所谓中断方式是指，当外设准备好与CPU进行数据传输时，外设首先向CPU发出中断请求，CPU 接收到中断请求并在一定条件下，暂时停止原来的程序并执行中断服务处理程序，执行完毕以后再返回原来的程序继续执行。由此可见，采用中断方式避免了CPU把大量的时间花费在查询外设状态的操作上，从而大大提高了CPU的执行效率。 ARM系统包括两类中断：一类是IRQ中断，另一类是FIQ中断。IRQ是普通中断，FIQ是快速中断，在进行大批量的复制、数据传输等工作时，常使用FIQ中断。FIQ的优先级高于IRQ。 在ARM系统中，支持7类异常，包括：复位、未定义指令、软中断、预取中止、数据中止、IRQ和FIQ，每种异常对应于不同的处理器模式。一旦发生异常，首先要进行模式切换，然后程序将转到该异常对应的固定存储地址执行。这个固定的地址称为异常向量。异常向量中保存的通常为异常处理程序的地址。ARM的异常向量如下： 异常模式正常地址高向量地址 复位管理 0x00000000 0xFFFF0000 未定义指令未定义 0x00000004 0xFFFF 0004 软中断管理 0x00000008 0xFFFF 0008 预取指中止中止0x0000000C 0xFFFF 000C 数据中止中止0x00000010 0xFFFF0010 IRQ IRQ 0x00000018 0xFFFF0018
在ARM体系中，通常有以下3种方式控制程序的执行流程： 1、在正常执行过程中，每执行一条ARM指令，程序计数器PC的值加4个字节；每执行一条Thumb 指令，程序计数器PC加2个字节。整个过程是顺序执行的； 2、跳转B指令执行跳转操作；BL指令在执行跳转的同时，保存子程序返回地址；BX指令，执行跳转的同时，根据目标地址的最低位，可以将程序状态切换到Thumb状态；BLX指令执行上述3个操作； 3、当异常中断发生时，系统执行完当前指令后，将跳转到相应的异常中断处理程序处执行。在进入异常中断处理程序时，要保存被中断的程序的执行现场，在从异常中断处理程序退出时，要恢复被中断的程序的执行现场。当异常中断处理程序执行完成后，程序返回到发生中断的指令的下一条指令处执行。 异常中断种类、异常中断向量地址和异常中断优先级别见下表： ARM运行的几种处理器模式如上表所示。其中，应用程序通常运行在用户模式下！ 为了说明异常中断执行过程，先了解各处理器模式下的寄存器组，如下表： 重点：ARM处理器对异常中断的响应过程： ㈠、保存当前程序状态寄存器CPSR到对应异常中断的处理器模式下的SPSR中； ㈡、设置当前程序状态寄存器CPSR的处理器模式位M(4:0)为对应的处理器模式，并禁止IRQ 中断(设置I位=1）；当进入的是FIQ模式时,禁止FIQ中断(设置F位=1)； ㈢、将对应异常中断的处理器模式下的LR设置成返回地址； ㈣、将程序计数器PC值，设置成该异常中断向量地址，从而跳转到相应的异常中断处理程序处执行。 上述处理器对异常中断的响应过程可以用伪代码描述如下： R14
ARM处理器共有37个寄存器。其中包括： **31个通用寄存器，包括程序计数器（PC）在内。这些寄存器都是32位寄存器。 **6个状态寄存器。这些寄存器都是32位寄存器。 ARM处理器共有7种不同的处理器模式，每一种模式中都有一组相应的寄存器组。在任何时刻，可见的寄存器包括15个通用寄存器（R0-R14）,一个或两个状态寄存器及程序计数器（PC）。在所有的寄存器中，有些是各模式公用一个物理寄存器，有一些寄存器各模式拥有自己独立的物理寄存器。 **************************************************** 通用寄存器 ***************************************************8 通用寄存器分为以下三类：备份寄存器、未备份寄存器、程序计数器PC 未备份寄存器 未备份寄存器包括R0-R7。对于每一个未备份寄存器来说，所有处理器模式下都是使用同一个物理寄存器。未备份寄存器没有被系统用于特别的用途，任何可采用通用寄存器的场合都可以使用未备份寄存器。 备份寄存器 对于R8-R12备份寄存器来说，每个寄存器对应两个不同的物理寄存器。系统为将备份寄存器用于任何的特殊用途，但是当中断处理非常简单，仅仅使用R8-R14寄存器时，FIQ处理程序可以不必执行保存和恢复中断现场的指令，从而可以使中断处理非常迅速。 对于R13,R14备份寄存器来说，每个寄存器对应六个不同的物理寄存器，其中的一个是系统模式和用户模式共用的；另外的五个对应于其他的五种处理器模式。采用下面的记号来区分各个物理寄存器： R13_
复习问题提纲 第一讲基础知识 1.什么是嵌入式系统（IEEE定义和国内普遍认同的定义分别是什么）？ IEEE（国际电气和电子工程师协会）对嵌入式系统的定义：“用于控制、监视或者辅助操作机器和设备的装置” 国内普遍认同的嵌入式系统定义为：以应用为中心，以计算机技术为基础，软硬件可裁剪，适应应用系统对功能、可靠性、成本、体积、功耗等严格要求的专用计算机系统。 更简单的讲:就是嵌入到对象体中的专用计算机系统。 三要素：嵌入、专用、计算机 嵌入性：嵌入到对象体系中，有对象环境要求 专用性：软、硬件按对象要求裁减 计算机：实现对象的智能化功能 2.嵌入式系统的特点？ 1、专用软、硬件可剪裁可配置； 2、低功耗、高可靠性、高稳定性； 3、软件代码短小精悍； 4、代码可固化； 5、实时性； 6、弱交互性 7、嵌入式系统软件开发通常需要专门的开发工具和开发环境； 8、要求开发、设计人员有较高的技能。 3.嵌入式系统的组成？ 嵌入式系统总体上是由硬件和软件组成的，硬件是其基础，软件是其核心和灵魂。 第二讲ARM技术概述（以下指的arm处理器都是指ARM920T） 1.arm处理器是32位架构，它支持的基本数据类有哪3个（提示：字 节、？、？）？ (1)Byte:字节，8bit (2)Halfword:半字，16bit（半字必须与2字节边界对齐）（3）word: 字，32bit（字必须与4字节边界对齐） 2.什么是存储大小端模式？ 所谓的大端模式，是指高位字节存放在低地址单元中，而低位字节存放在高地址单元中。 所谓的小端模式，是指低位字节存放在低地址单元中，而高位字节存放在高地址单元中。
在线学习好工作https://www.doczj.com/doc/f63989726.html,/ ARM汇编之寄存器 ARM A系列寄存器的情况 这是寄存器的总表，下面是CPU的各个模式，上面的纵轴就是寄存器组。 CPU在运行的时候为什么会有寄存器？ 想象CPU是一个圈一直在运转，然后寄存器里面有大量的指令，这些指令不知道从哪里来的，但是一般情况下我们的程序在计算我们的程序，我们的程序一般是放在内存里面的，它从内存里面把这些程序读进来之后，在运行，但是如果现在这个程序在运行时异常，那么就要进行CPU状态的切换，除了状态切换之外，当前的一些数据结果需要进行一个保存，但是如果要把这个结果存到内存去，内存并不稳定并且很慢，所以就要想办法能不能找到一个临时空间保存一下，这就是为什么会诞生寄存器。
设置寄存器的原因就是为了更好的去控制和达到效率，ARM体系为了很好的去控制CPU，设定了哪些寄存器？ User纵轴上的十三个寄存器称为通用寄存器，R13是一个比较特殊的寄存器，也叫做SP，就是占指针的寄存器，就是指向某一些占空间，R14是LR，就是连接寄存器，它肯定是去连接某一个地方。R15是PC，这是程序计数器，这是CPU在每一个空间切换的时候的计数器，最下面那个也就是APSR或者CPSR，PSR 就是程序状态寄存器，A代表应用程序状态寄存器，C代表当前程序状态寄存器。 在往下就类似于R17，只不过它叫做SPSR，S就是以保存程序代表寄存器或者我们也可以称为存储状态寄存器，通过这些我们大概把寄存器了解了。 那么这上面分为通用的，那么下面就是特殊寄存器，从横向来看，我们可以看到在USR模式下面，这样寄存器挺全的，但是USR下面没有SPSR，就是没有存储状态的寄存器，然后FIQ快速中断模式下面面是共享R0到R7，意思就是这些模式下的R0到R7它们与USR模式下的R0到R7是共享的，这样如果存储一些数据在R0到R9下面，突然发生异常，切换到另一个模式，那么我们就应该要想办法把这个存取一下，因为另一个模式可能也要往这里面写东西，那么写之前就应该把USR模式下的先保留一下，到时候退出解决后在还原回来，所以我们要一个R0到R7这块寄存器是共享的，同样FIQ后面几个模式的R8到R12也是和USR共享的，只有FIQ是自己独有的，同样的我们在看到PC计数器也是共享的，还有SPSR也是共享的，但是SPSR每个状态都有自己独有的。
ARM处理器中断处理的理解 在发生外部中断时的处理过程如下图所示： 在发生外部中断时ARM程序跳转到 b HandlerIRQ;handler for IRQ interrupt 根据如下语句 LTORG HandlerFIQ HANDLER HandleFIQ HandlerIRQ HANDLER HandleIRQ HandlerUndef HANDLER HandleUndef 就会调用如下HANDLER宏： HandlerIRQ HANDLER HandleIRQ ;发生外部中断时调用这个宏，跳转到IsrIRQ HANDLER宏如下： MACRO $HandlerLabel HANDLER $HandleLabel ;在一个标号前使用$表示程序被汇编时将使用相应的值来代替$后的标号 $HandlerLabel ;可以将其想像成函数名,但这个函数名可以被不同名称(HandlerIRQ,HandlerFIQ)替代sub sp,sp,#4 ;decrement sp(to store jump address) stmfd sp!,{r0} ;PUSH the work register to stack(lr does't push because it return to original address) ldr r0,=$HandleLabel ;可以当成函数参数, HandleIRQ所指向的地址內裝的是IsrIRQ的入口地址 ;所以下面的語句实际上是load IsrIRQ的入口地址到r0 ldr r0,[r0] ;load the contents(service routine start address IsrIRQ的入口地址) of HandleXXX to r0 str r0,[sp,#4] ;store the contents(ISR) of HandleXXX to stack, r0也就是IsrIRQ的入口地址to SP