stm32f103中文资料

stm32f103芯片STM32F103是STMicroelectronics（ST半导体）推出的一款高性能、低功耗的32位ARM Cortex-M3单片机系列芯片。

它是STMicroelectronics公司在2007年推出的STM32系列产品之一，也是最早得到广泛使用的一款产品，至今仍有很高的市场份额。

STM32F103芯片采用ARM Cortex-M3内核，运行频率高达72MHz，具有较强的计算能力。

该系列芯片采用了先进的32位RISC架构，支持高达7个程序可见的寄存器组，以及高达20个通用寄存器。

它具有高性能、高效能的特点，能够满足各类应用的需求。

STM32F103芯片拥有丰富的外设资源，包括多个通用定时器、高速串口、I2C总线、SPI总线、CAN总线等，并且具有多个GPIO引脚可供用户使用。

这些外设资源的丰富性可满足各类应用的需求，同时也能够减少外部芯片的使用，提高整个系统的集成度。

STM32F103芯片还具有良好的低功耗特性。

它采用了先进的功耗管理机制，并且支持多种低功耗模式，例如低功耗待机模式、低功耗休眠模式等。

这些低功耗模式可以有效降低系统的功耗，延长系统的电池寿命，适用于对功耗要求较高的应用场景，如便携设备、无线传感器网络等。

STM32F103芯片还支持多种通信协议，包括SPI、I2C、CAN等常用通信协议，使得它能够与其他设备进行高效可靠的通信。

同时，该芯片还支持USB OTG（On-The-Go）功能，允许设备在主机模式和设备模式之间切换，具有较好的灵活性和扩展性。

总的来说，STM32F103芯片是一款功能丰富、性能卓越的32位ARM Cortex-M3单片机系列芯片。

它具有高性能、低功耗、丰富的外设资源和通信能力等特点，适用于各种应用场景，如工业控制、智能家居、医疗设备、电力电子等。

由于其优秀的性能和可靠性，STMicroelectronics的STM32F103芯片在市场上得到了广泛的推广和应用。

stm32f103中文手册一、概述高性能的ARM 32位Cortex-M3CPU，主频可达72MHz，具有单周期乘法和硬件除法指令，支持嵌套向量中断控制器（NVIC）和嵌入式跟踪宏单元（ETM）。

高密度的存储器资源，包括64KB至512KB的闪存，20KB至64KB的SR AM，以及可选的2KB的备份SRAM。

丰富的外设资源，包括12个通用定时器，2个高级定时器，3个同步串行接口（SPI），2个I2C接口，5个USART接口，1个USB全速设备接口，1个CAN接口，2个DAC转换器，2个12位ADC转换器，以及多达80个G PIO引脚。

灵活的时钟控制系统，支持4种内部时钟源和4种外部时钟源，以及多种预分频器和倍频器。

低功耗模式，包括睡眠模式、停止模式和待机模式，以及电压监测和温度传感器功能。

先进的调试和编程功能，支持JTAG和SWD接口，以及串行线调试（SWV）和串行线跟踪（SWO）功能。

二、引脚定义stm32f103的引脚定义如下图所示：其中：VDDA和VSSA分别为模拟电源正负极。

VDD和VSS分别为数字电源正负极。

NRST为复位引脚。

BOOT0和BOOT1为启动模式选择引脚。

PA0至PA15为端口A的16个GPIO引脚。

PB0至PB15为端口B的16个GPIO引脚。

PC0至PC15为端口C的16个GPIO引脚。

PD0至PD15为端口D的16个GPIO引脚（仅144引脚封装有）。

PE0至PE15为端口E的16个GPIO引脚（仅144引脚封装有）。

OSC_IN和OSC_OUT为外部晶振输入输出引脚。

JTMS/SWDIO、JTCK/SWCLK、JTDI、JTDO/TRACESWO、JNTRST分别为JTAG/SWD接口的5个信号线。

PB6/PB7/PB8/PB9/PB10/PB11分别可作为I2C1/I2C2接口的SCL/SDA 信号线。

PA4/PA5/PA6/PA7/PB12/PB13/PB14/PB15分别可作为SPI1/SPI2接口的NSS/SCK/MISO/MOSI信号线。

stm32f103中文手册概述72 MHz的最大主频，1.25 DMIPS/MHz的性能64 KB到512 KB的闪存，20 KB到64 KB的SRAM7个通道的DMA控制器2个12位模数转换器（ADC），每一个ADC最多16个通道2个数字摹拟转换器（DAC）3个高级控制定时器，4个通用定时器，2个基本定时器，1个系统定时器1个USB全速设备接口2个CAN总线接口3个I2C总线接口5个USART接口，其中3个支持同步通信2个SPI总线接口1个SDIO接口51到112个GPIO引脚，支持中断和唤醒功能7到12位的LCD驱动器（仅STM32F103x8和STM32F103xB）多种低功耗模式，包括停机、待机、睡眠和住手模式多种时钟源和时钟安全系统多种复位源和复位管理系统多种保护机制，包括闪存写保护、调试访问保护、电源电压检测等引脚分配stm32f103有多种封装形式，包括LQFP64、LQFP100、LQFP144、BG A100、BGA144等。

不同封装形式的引脚分配如下图所示：![引脚分配图]存储器映射stm32f103的存储器空间为4GB，分为两部份：代码区和系统区。

代码区占用前2GB，用于存放程序代码和数据。

系统区占用后2GB，用于存放外设寄存器和系统服务。

存储器映射如下表所示：---地址范围 ---描述 ---------------0x0000 0000 0x1FFF FFFF ---代码区 -------0x2000 0000 0x2000 FFFF ---SRAM -------0x4000 0000 0x4002 3FFF ---外设寄存器 -------0x4200 0000 0x43FF FFFF ---外设位带区 -------0xE000 0000 0xE00F FFFF ---Cortex-M3系统服务 ----外设介绍ADCstm32f103有两个12位ADC，每一个ADC最多可以配置16个输入通道。

stm32f103芯片手册STM32F103是一款Cortex-M3内核的32位MCU芯片，由意法半导体（STMicroelectronics）公司生产。

该芯片具有低功耗、高计算性能和丰富的外设接口的特点，被广泛应用于各种应用领域。

下面是对STM32F103芯片手册的1000字简要介绍。

首先，STM32F103芯片具有强大的计算能力和丰富的存储器资源。

它采用了ARM Cortex-M3内核，主频可高达72MHz，同时支持单周期乘法和硬件除法指令，可快速执行复杂的算法。

此外，芯片内置了128KB或256KB的闪存和20KB的静态RAM，可以存储大量的程序代码和数据。

其次，STM32F103芯片提供了丰富的外设接口，能够满足各种应用需求。

它包括多个通用输入/输出（GPIO）引脚，可用于连接外部设备和传感器。

同时，芯片还提供了多个串行通信接口，如USART、SPI和I2C，可以与其他设备进行高速数据传输。

此外，芯片还支持多个定时器/计数器，用于实现精确的计时和定时功能。

第三，STM32F103芯片具有低功耗特性和丰富的电源管理功能。

它采用了多种节能技术，如待机模式、休眠模式和停机模式，可以最大限度地降低功耗。

同时，芯片还内置了多个电源管理模块，例如低功耗时钟、电压调整器和电池备份电源，以提供稳定可靠的电源供应。

最后，STM32F103芯片还提供了完善的开发工具和支持资源。

意法半导体提供了一整套的软件开发工具，包括Keil MDK和IAR Embedded Workbench等，可简化开发流程。

此外，芯片手册还详细介绍了芯片的引脚定义、寄存器配置、时钟设置、中断管理、外设控制等内容，为开发者提供了全面的技术支持。

综上所述，STM32F103芯片手册详细介绍了该芯片的技术规格、外设接口、低功耗特性和开发支持资源。

它具有强大的计算能力、丰富的存储资源和多样化的外设功能，适用于各种应用领域，如工业控制、智能家居、医疗设备等。

Features•ARM® 32-bit Cortex®-M3 CPU Core –72 MHz maximum frequency,1.25 DMIPS/MHz (Dhrystone2.1)performance at 0 wait state memoryaccess–Single-cycle multiplication and hardware division•Memories–64 or 128 Kbytes of Flash memory–20 Kbytes of SRAM•Clock, reset and supply management – 2.0 to 3.6 V application supply and I/Os–POR, PDR, and programmable voltage detector (PVD)–4-to-16 MHz crystal oscillator–Internal 8 MHz factory-trimmed RC–Internal 40 kHz RC–PLL for CPU clock–32 kHz oscillator for RTC with calibration •Low-power–Sleep, Stop and Standby modes–V BAT supply for RTC and backup registers • 2 x 12-bit, 1 µs A/D converters (up to 16channels)–Conversion range: 0 to 3.6 V–Dual-sample and hold capability–Temperature sensor•DMA–7-channel DMA controller–Peripherals supported: timers, ADC, SPIs, I2Cs and USARTs•Up to 80 fast I/O ports–26/37/51/80 I/Os, all mappable on 16 external interrupt vectors and almost all5 V-tolerant •Debug mode–Serial wire debug (SWD) & JTAGinterfaces•7 timers–Three 16-bit timers, each with up to 4 IC/OC/PWM or pulse counter andquadrature (incremental) encoder input –16-bit, motor control PWM timer with dead-time generation and emergency stop – 2 watchdog timers (Independent andWindow)–SysTick timer 24-bit downcounter•Up to 9 communication interfaces–Up to 2 x I2C interfaces (SMBus/PMBus)–Up to 3 USARTs (ISO 7816 interface, LIN, IrDA capability, modem control)–Up to 2 SPIs (18 Mbit/s)–CAN interface (2.0B Active)–USB 2.0 full-speed interface•CRC calculation unit, 96-bit unique ID •Packages are ECOPACK®Table 1. Device summaryReference Part numberSTM32F103x8STM32F103C8, STM32F103R8STM32F103V8, STM32F103T8STM32F103xBSTM32F103RB STM32F103VB,STM32F103CB, STM32F103TB找Memory、FPGA、二三极管、连接器、模块、光耦、电容电阻、单片机、处理器、晶振、传感器、滤波器，上深圳市美光存储技术有限公司August 20152.2 Full compatibility throughout the familyThe STM32F103xx is a complete family whose members are fully pin-to-pin, software andfeature compatible. In the reference manual, the STM32F103x4 and STM32F103x6 areidentified as low-density devices, the STM32F103x8 and STM32F103xB are referred to asmedium-density devices, and the STM32F103xC, STM32F103xD and STM32F103xE arereferred to as high-density devices.Low- and high-density devices are an extension of the STM32F103x8/B devices, they arespecified in the STM32F103x4/6 and STM32F103xC/D/E datasheets, respectively. Low-density devices feature lower Flash memory and RAM capacities, less timers andperipherals. High-density devices have higher Flash memory and RAM capacities, andadditional peripherals like SDIO, FSMC, I2S and DAC, while remaining fully compatible withthe other members of the STM32F103xx family.The STM32F103x4, STM32F103x6, STM32F103xC, STM32F103xD and STM32F103xEare a drop-in replacement for STM32F103x8/B medium-density devices, allowing the userto try different memory densities and providing a greater degree of freedom during thedevelopment cycle.Moreover, the STM32F103xx performance line family is fully compatible with all existingSTM32F101xx access line and STM32F102xx USB access line devices.2.3.13 DMAThe flexible 7-channel general-purpose DMA is able to manage memory-to-memory,peripheral-to-memory and memory-to-peripheral transfers. The DMA controller supportscircular buffer management avoiding the generation of interrupts when the controllerreaches the end of the buffer.Each channel is connected to dedicated hardware DMA requests, with support for softwaretrigger on each channel. Configuration is made by software and transfer sizes betweensource and destination are independent.The DMA can be used with the main peripherals: SPI, I2C, USART, general-purpose andadvanced-control timers TIMx and ADC.Description STM32F103x8, STM32F103xBAdvanced-control timer (TIM1)The advanced-control timer (TIM1) can be seen as a three-phase PWM multiplexed on 6channels. It has complementary PWM outputs with programmable inserted dead-times. Itcan also be seen as a complete general-purpose timer. The 4 independent channels can beused for•Input capture•Output compare•PWM generation (edge- or center-aligned modes)•One-pulse mode outputIf configured as a general-purpose 16-bit timer, it has the same features as the TIMx timer. Ifconfigured as the 16-bit PWM generator, it has full modulation capability (0-100%).In debug mode, the advanced-control timer counter can be frozen and the PWM outputsdisabled to turn off any power switch driven by these outputs.Many features are shared with those of the general-purpose TIM timers which have thesame architecture. The advanced-control timer can therefore work together with the TIMtimers via the Timer Link feature for synchronization or event chaining.General-purpose timers (TIMx)There are up to three synchronizable general-purpose timers embedded in theSTM32F103xx performance line devices. These timers are based on a 16-bit auto-reloadup/down counter, a 16-bit prescaler and feature 4 independent channels each for inputcapture/output compare, PWM or one-pulse mode output. This gives up to 12 inputcaptures/output compares/PWMs on the largest packages.The general-purpose timers can work together with the advanced-control timer via the TimerLink feature for synchronization or event chaining. Their counter can be frozen in debugmode. Any of the general-purpose timers can be used to generate PWM outputs. They allhave independent DMA request generation.These timers are capable of handling quadrature (incremental) encoder signals and thedigital outputs from 1 to 3 hall-effect sensors.Independent watchdogThe independent watchdog is based on a 12-bit downcounter and 8-bit prescaler. It isclocked from an independent 40 kHz internal RC and as it operates independently of themain clock, it can operate in Stop and Standby modes. It can be used either as a watchdogto reset the device when a problem occurs, or as a free-running timer for application timeoutmanagement. It is hardware- or software-configurable through the option bytes. The countercan be frozen in debug mode.Window watchdogThe window watchdog is based on a 7-bit downcounter that can be set as free-running. Itcan be used as a watchdog to reset the device when a problem occurs. It is clocked fromthe main clock. It has an early warning interrupt capability and the counter can be frozen indebug mode.。

mpu6050中文数据手册STM32F103CDE_DS_中文数据手册_V5导读：就爱阅读网友为您分享以下“STM32F103CDE_DS_中文数据手册_V5”的资讯，希望对您有所帮助，感谢您对92to 的支持!STM32F103xC, STM32F103xD, STM32F103xE数据手册55.1电气特性测试条件除非特别说明，所有电压的都以VSS为基准。

5.1.1 最小和最大数值除非特别说明，在生产线上通过对100%的产品在环境温度TA=25°C和TA=TAmax下执行的测试(TAmax与选定的温度范围匹配)，所有最小和最大值将在最坏的环境温度、供电电压和时钟频率条件下得到保证。

在每个表格下方的注解中说明为通过综合评估、设计模拟和/或工艺特性得到的数据，不会在生产线上进行测试；在综合评估的基础上，最小和最大数值是通过样本测试后，取其平均值再加减三倍的标准分布(平均±3∑)得到。

5.1.2 典型数值除非特别说明，典型数据是基于TA=25°C和VDD=3.3V(2V ≤ VDD ≤ 3.3V电压范围)。

这些数据仅用于设计指导而未经测试。

典型的ADC精度数值是通过对一个标准的批次采样，在所有温度范围下测试得到，95%产品的误差小于等于给出的数值(平均±2∑)。

5.1.3 典型曲线除非特别说明，典型曲线仅用于设计指导而未经测试。

5.1.4 负载电容测量引脚参数时的负载条件示于图10中。

图10引脚的负载条件5.1.5 引脚输入电压引脚上输入电压的测量方式示于图11中。

图11引脚输入电压参照2009年3月STM32F103xCDE数据手册英文第5版（本译文仅供参考，如有翻译错误，请以英文原稿为准）29/87STM32F103xC, STM32F103xD, STM32F103xE数据手册5.1.6 供电方案图12供电方案注：上图中的4.7μF电容必须连接到VDD3。

STM32F103系列微处理器，STM微电子设备**STM32F103**Cortex-M3内核，CPU速度为72MHz，最大闪存为1MB。

包括电机控制外设和USB全速接口。

STM32系列arm型Cortex-M3 32位闪存微控制器具有功耗低、电压低、性能优良、实时性好等特点。

这一系列的包类型可以在您的嵌入式应用程序中使用。

MCU架构具有易于使用的STM32平台，适用于电机驱动、PC和游戏、HVAC和工业应用等应用。

32位RISC针对针软件兼容SRAM高达96 KB闪存高达1MB电源：2 V至3.6 V温度范围：-40至+85°C或-40至+105°C stm32f1系列32位arm？皮质？-m3微控制器，STMicroelectronics（STMicroelectronics）基于arm cortex的32位闪存微控制器STM32系列™M3核心突破了嵌入式应用的特殊开发核心。

STM32系列得益于Cortex-M3体系结构的增强，包括Thumb-2指令集，它可以传递更高的性能、更好的编码密度、更快的中断响应以及所有领先的工业功耗。

卓越的实时性能、卓越的效率和全新的外围设备可以最大限度地实现系列管脚之间的集成、外围设备和软件的兼容性Stm32f103c8t6是一款中密度性能线，配备Arm Cortex-M3 32位微控制器，48路LQFP 封装。

它结合了一个高性能的RISC核心，72MHz工作频率，高速嵌入式存储器，增强的I/O范围和外部连接两个APB总线。

Stm32f103c8t6具有12位模数转换器、定时器、PWM定时器、标准和高级通信接口。

综合省电模式允许设计师设计低功耗应用. 工作电压范围：2V到3.6v。

64k字节的闪存。

20K字节SRAM.CRC计算单元，96位唯一ID。

两个12位1μs ADC（最多10个通道）。

7通道DMA控制器，3个通用定时器和1个高级控制定时器。

Contents STM32F103x8,STM32F103xB Contents1Introduction (9)2Description (9)2.1Device overview (10)2.2Full compatibility throughout the family (13)2.3Overview (14)2.3.1ARM®Cortex™-M3core with embedded Flash and SRAM (14)2.3.2Embedded Flash memory (14)2.3.3CRC(cyclic redundancy check)calculation unit (14)2.3.4Embedded SRAM (14)2.3.5Nested vectored interrupt controller(NVIC) (14)2.3.6External interrupt/event controller(EXTI) (15)2.3.7Clocks and startup (15)2.3.8Boot modes (15)2.3.9Power supply schemes (15)2.3.10Power supply supervisor (15)2.3.11Voltage regulator (16)2.3.12Low-power modes (16)2.3.13DMA (17)2.3.14RTC(real-time clock)and backup registers (17)2.3.15Timers and watchdogs (17)2.3.16I²C bus (19)2.3.17Universal synchronous/asynchronous receiver transmitter(USART)..192.3.18Serial peripheral interface(SPI) (19)2.3.19Controller area network(CAN) (19)2.3.20Universal serial bus(USB) (19)2.3.21GPIOs(general-purpose inputs/outputs) (20)2.3.22ADC(analog-to-digital converter) (20)2.3.23T emperature sensor (20)2.3.24Serial wire JTAG debug port(SWJ-DP) (20)3Pinouts and pin description (21)4Memory mapping (34)2/105DocID13587Rev16STM32F103x8,STM32F103xB Contents5Electrical characteristics (35)5.1Parameter conditions (35)5.1.1Minimum and maximum values (35)5.1.2Typical values (35)5.1.3Typical curves (35)5.1.4Loading capacitor (35)5.1.5Pin input voltage (35)5.1.6Power supply scheme (36)5.1.7Current consumption measurement (37)5.2Absolute maximum ratings (37)5.3Operating conditions (38)5.3.1General operating conditions (38)5.3.2Operating conditions at power-up/power-down (39)5.3.3Embedded reset and power control block characteristics (40)5.3.4Embedded reference voltage (41)5.3.5Supply current characteristics (41)5.3.6External clock source characteristics (51)5.3.7Internal clock source characteristics (55)5.3.8PLL characteristics (57)5.3.9Memory characteristics (57)5.3.10EMC characteristics (58)5.3.11Absolute maximum ratings(electrical sensitivity) (60)5.3.12I/O current injection characteristics (61)5.3.13I/O port characteristics (62)5.3.14NRST pin characteristics (68)5.3.15TIM timer characteristics (69)5.3.16Communications interfaces (70)5.3.17CAN(controller area network)interface (75)5.3.1812-bit ADC characteristics (76)5.3.19T emperature sensor characteristics (80)6Package characteristics (81)6.1Package mechanical data (81)6.2Thermal characteristics (93)6.2.1Reference document (93)6.2.2Selecting the product temperature range (94)DocID13587Rev163/105Contents STM32F103x8,STM32F103xB7Ordering information scheme (96)8Revision history (97)4/105DocID13587Rev16STM32F103x8,STM32F103xB List of tables List of tablesT able1.Device summary (1)T able2.STM32F103xx medium-density device features and peripheral counts (10)T able3.STM32F103xx family (13)T able4.Timer feature comparison (17)T able5.Medium-density STM32F103xx pin definitions (28)T able6.Voltage characteristics (37)T able7.Current characteristics (38)T able8.Thermal characteristics (38)T able9.General operating conditions (38)T able10.Operating conditions at power-up/power-down (39)T able11.Embedded reset and power control block characteristics (40)T able12.Embedded internal reference voltage (41)T able13.Maximum current consumption in Run mode,code with data processingrunning from Flash (42)T able14.Maximum current consumption in Run mode,code with data processingrunning from RAM (42)T able15.Maximum current consumption in Sleep mode,code running from Flash or RAM (44)T able16.Typical and maximum current consumptions in Stop and Standby modes (45)T able17.Typical current consumption in Run mode,code with data processingrunning from Flash (48)T able18.Typical current consumption in Sleep mode,code running from Flash orRAM (49)T able19.Peripheral current consumption (50)T able20.High-speed external user clock characteristics (51)T able21.Low-speed external user clock characteristics (51)T able22.HSE4-16MHz oscillator characteristics (53)T able23.LSE oscillator characteristics(f LSE=32.768kHz) (54)T able24.HSI oscillator characteristics (55)T able25.LSI oscillator characteristics (56)T able26.Low-power mode wakeup timings (57)T able27.PLL characteristics (57)T able28.Flash memory characteristics (57)T able29.Flash memory endurance and data retention (58)T able30.EMS characteristics (59)T able31.EMI characteristics (59)T able32.ESD absolute maximum ratings (60)T able33.Electrical sensitivities (60)T able34.I/O current injection susceptibility (61)T able35.I/O static characteristics (62)T able36.Output voltage characteristics (66)T able37.I/O AC characteristics (67)T able38.NRST pin characteristics (68)T able39.TIMx characteristics (69)T able40.I2C characteristics (70)T able41.SCL frequency(f PCLK1=36MHz.,V DD_I2C=3.3V) (71)T able42.SPI characteristics (72)T B startup time (74)T B DC electrical characteristics (75)DocID13587Rev165/105List of tables STM32F103x8,STM32F103xBT B:Full-speed electrical characteristics (75)T able46.ADC characteristics (76)T able47.R AIN max for f ADC=14MHz (77)T able48.ADC accuracy-limited test conditions (77)T able49.ADC accuracy (78)T able50.TS characteristics (80)T able51.VFQFPN366x6mm,0.5mm pitch,package mechanical data (82)T able52.UFQFPN487x7mm,0.5mm pitch,package mechanical data (83)T able53.LFBGA100-10x10mm low profile fine pitch ball grid array packagemechanical data (85)T able54.LQPF100,14x14mm100-pin low-profile quad flat package mechanical data (87)T able55.UFBGA100-ultra fine pitch ball grid array,7x7mm,0.50mm pitch,packagemechanical data (88)T able56.LQFP64,10x10mm,64-pin low-profile quad flat package mechanical data (89)T able57.TFBGA64-8x8active ball array,5x5mm,0.5mm pitch,package mechanical data (90)T able58.LQFP48,7x7mm,48-pin low-profile quad flat package mechanical data (92)T able59.Package thermal characteristics (93)T able60.Ordering information scheme (96)T able61.Document revision history (97)6/105DocID13587Rev16STM32F103x8,STM32F103xB List of figures List of figuresFigure1.STM32F103xx performance line block diagram (11)Figure2.Clock tree (12)Figure3.STM32F103xx performance line LFBGA100ballout (21)Figure4.STM32F103xx performance line LQFP100pinout (22)Figure5.STM32F103xx performance line UFBGA100pinout (23)Figure6.STM32F103xx performance line LQFP64pinout (24)Figure7.STM32F103xx performance line TFBGA64ballout (25)Figure8.STM32F103xx performance line LQFP48pinout (26)Figure9.STM32F103xx performance line UFQFPN48pinout (26)Figure10.STM32F103xx performance line VFQFPN36pinout (27)Figure11.Memory map (34)Figure12.Pin loading conditions (36)Figure13.Pin input voltage (36)Figure14.Power supply scheme (36)Figure15.Current consumption measurement scheme (37)Figure16.Typical current consumption in Run mode versus frequency(at3.6V)-code with data processing running from RAM,peripherals enabled (43)Figure17.Typical current consumption in Run mode versus frequency(at3.6V)-code with data processing running from RAM,peripherals disabled (43)Figure18.Typical current consumption on V BAT with RTC on versus temperature at differentV BAT values (45)Figure19.Typical current consumption in Stop mode with regulator in Run mode versustemperature at V DD=3.3V and3.6V (46)Figure20.Typical current consumption in Stop mode with regulator in Low-power mode versustemperature at V DD=3.3V and3.6V (46)Figure21.Typical current consumption in Standby mode versus temperature atV DD=3.3V and3.6V (47)Figure22.High-speed external clock source AC timing diagram (52)Figure23.Low-speed external clock source AC timing diagram (52)Figure24.Typical application with an8MHz crystal (53)Figure25.Typical application with a32.768kHz crystal (55)Figure26.Standard I/O input characteristics-CMOS port (64)Figure27.Standard I/O input characteristics-TTL port (64)Figure28.5V tolerant I/O input characteristics-CMOS port (65)Figure29.5V tolerant I/O input characteristics-TTL port (65)Figure30.I/O AC characteristics definition (68)Figure31.Recommended NRST pin protection (69)Figure32.I2C bus AC waveforms and measurement circuit (71)Figure33.SPI timing diagram-slave mode and CPHA=0 (73)Figure34.SPI timing diagram-slave mode and CPHA=1(1) (73)Figure35.SPI timing diagram-master mode(1) (74)B timings:definition of data signal rise and fall time (75)Figure37.ADC accuracy characteristics (78)Figure38.Typical connection diagram using the ADC (79)Figure39.Power supply and reference decoupling(V REF+not connected to V DDA) (79)Figure40.Power supply and reference decoupling(V REF+connected to V DDA) (80)Figure41.VFQFPN366x6mm,0.5mm pitch,package outline(1) (82)Figure42.VFQFPN36recommended footprint(dimensions in mm)(1)(2) (82)DocID13587Rev167/105List of figures STM32F103x8,STM32F103xBFigure43.UFQFPN487x7mm,0.5mm pitch,package outline (83)Figure44.UFQFPN48recommended footprint (84)Figure45.LFBGA100-10x10mm low profile fine pitch ball grid array packageoutline (85)Figure46.Recommended PCB design rules(0.80/0.75mm pitch BGA) (86)Figure47.LQFP100,14x14mm100-pin low-profile quad flat package outline (87)Figure48.LQFP100recommended footprint(1) (87)Figure49.UFBGA100-ultra fine pitch ball grid array,7x7mm,0.50mm pitch,package outline (88)Figure50.LQFP64,10x10mm,64-pin low-profile quad flat package outline (89)Figure51.LQFP64recommended footprint(1) (89)Figure52.TFBGA64-8x8active ball array,5x5mm,0.5mm pitch,package outline (90)Figure53.Recommended PCB design rules for pads(0.5mm pitch BGA) (91)Figure54.LQFP48,7x7mm,48-pin low-profile quad flat package outline (92)Figure55.LQFP48recommended footprint(1) (92)Figure56.LQFP100P D max vs.T A (95)8/105DocID13587Rev16STM32F103x8,STM32F103xB Introduction 1IntroductionThis datasheet provides the ordering information and mechanical device characteristics ofthe STM32F103x8and STM32F103xB medium-density performance line microcontrollers.For more details on the whole STMicroelectronics STM32F103xx family,please refer toSection2.2:Full compatibility throughout the family.The medium-density STM32F103xx datasheet should be read in conjunction with the low-,medium-and high-density STM32F10xxx reference manual.The reference and Flash programming manuals are both available from theSTMicroelectronics website .For information on the Cortex™-M3core please refer to the Cortex™-M3T echnicalReference Manual,available from the website at the following address:/help/index.jsp?topic=/com.arm.doc.ddi0337e/2DescriptionThe STM32F103xx medium-density performance line family incorporates the high-performance ARM Cortex™-M332-bit RISC core operating at a72MHz frequency,high-speed embedded memories(Flash memory up to128Kbytes and SRAM up to20Kbytes),and an extensive range of enhanced I/Os and peripherals connected to two APB buses.Alldevices offer two12-bit ADCs,three general purpose16-bit timers plus one PWM timer,aswell as standard and advanced communication interfaces:up to two I2Cs and SPIs,threeUSART s,an USB and a CAN.The devices operate from a2.0to3.6V power supply.They are available in both the–40to+85°C temperature range and the–40to+105°C extended temperature range.Acomprehensive set of power-saving mode allows the design of low-power applications.The STM32F103xx medium-density performance line family includes devices in six differentpackage types:from36pins to100pins.Depending on the device chosen,different sets ofperipherals are included,the description below gives an overview of the complete range ofperipherals proposed in this family.These features make the STM32F103xx medium-density performance line microcontrollerfamily suitable for a wide range of applications such as motor drives,application control,medical and handheld equipment,PC and gaming peripherals,GPS platforms,industrialapplications,PLCs,inverters,printers,scanners,alarm systems,video intercoms,andHVACs.DocID13587Rev169/105TimersCommunicationDescription STM32F103x8,STM32F103xB 2.1Device overviewTable2.STM32F103xx medium-density device features and peripheral1.On the TFBGA64package only15channels are available(one analog input pin has been replaced by‘Vref+’).10/105DocID13587Rev16Peripheral STM32F103Tx STM32F103Cx STM32F103Rx STM32F103Vx Flash-Kbytes64128641286412864128SRAM-Kbytes20202020 General-purpose3333Advanced-control1111SPI12222I C1222USART2333USB1111CAN1111 GPIOs2637518012-bit synchronized ADCNumber of channels210channels210channels2(1)16channels216channels CPU frequency72MHzOperating voltage 2.0to3.6VOperating temperaturesAmbient temperatures:-40to+85°C/-40to+105°C(see Table9)Junction temperature:-40to+125°C(see Table9)Packages VFQFPN36LQFP48,UFQFPN48LQFP64,TFBGA64LQFP100,LFBGA100,UFBGA100f l a s ho b lI n t e r f a c eB u s M a t r i xA HB :F m a x =48/72M H zA PB 2:F m a x =48/72M H zA PB 1:F m a x =24/36M H zpbusPCLK2 HCLK CLOCK RTC AWUTAMPER -RTCSTM32F103x8, STM32F103xBDescriptionFigure 1. STM32F103xx performance line block diagramTRACECLKTRACED[0:3] as ASNJTRSTTRSTJTDIJTCK/SWCLK JTMS/SWDIOJTDO as AFTPIUTrace/trigSW/JTAGCortex -M3 CPUIbusF max : 7 2M Hz DbusTraceControlle rFlash 128 KB64 bitPOWERVOLT. REG. 3.3V TO 1.8V@VDDV DD = 2 to 3.6VV SSNVICSystemSRAM20 KB@VDDGP DMA7 channelsPCLK1 FCLKPLL &MANAGTXTAL OSC4-16 MHzOSC_INOSC_OUTRC 8 MHzNRST @VDDASUPPLYSUPERVISIONRC 40 kHz @VDDA@VBATIWDG Standby interfaceV BATVDDA VSSA 80AF PA[15:0] PB[15:0]POR / PDRPVDEXTIWAKEUPGPIOAGPIOBRstIntAHB2 AHB2APB2 APB1XTAL 32 kHzBackup reg Backu p i nterf ace TIM2 TIM3OSC32_IN OSC32_OUT4 Channels 4 ChannelsPC[15:0]GPIOCTIM 44 ChannelsPD[15:0]GPIOD PE[15:0] GPIOEUSART2USART3RX,TX, CTS, RTS,CK, SmartCard as AFRX,TX, CTS, RTS, CK, SmartCard as AF4 Channels3 compl. ChannelsETR and BKINMOSI,MISO, SCK,NSS as AFRX,TX, CTS, RTS,TIM1SPI12x(8x16bit)SPI2I2C1 I2C2MOSI,MISO,SCK,NSS as AFSCL,SDA,SMBA as AFSCL,SDA as AFSmartCard as AFUSART1@VDDAbxCANUSBDP/CAN_TXUSB 2.0 FSUSBDM/CAN_RX16AF V REF+ V REF -12bit ADC1 IF12bit ADC2 IFSRAM 512BWWDGTemp sensorai14390d1. T A = –40 °C to +105 °C (junction temperature up to 125 °C).2. AF = alternate function on I/O port pin.DocID13587 Rev 1611/105peripheralsIf (APB2 prescaler =1) x1 ADC /2, 4, 6, 8 ADCCLKDescriptionSTM32F103x8, STM32F103xBFigure 2. Clock treeFLITFCLKto Flash programming interface8 MHz HSI RCHSIUSBPrescaler 48 MHzUSBCLKto USB interface/2/1, 1.572 MHz maxClockHCLKto AHB bus, core, memory and DMA PLLSRCSWPLLMUL/8Enable (3 bits)to Cortex System timerFCLK Cortex..., x16 x2, x3, x4 PLLHSIPLLCLK HSESYSCLK72 MHz max AHB Prescaler /1, 2..512 APB1Prescaler/1, 2, 4, 8, 16free running clock36 MHz max PCLK1to APB1Peripheral Clock Enable (13 bits)TIM2,3, 4to TIM2, 3and 4CSSIf (APB1 prescaler =1) x1 TIMXCLKelse x2 Peripheral ClockEnable (3 bits)OSC_OUTOSC_IN4-16 MHzHSE OSCPLLXTPRE/2APB2Prescaler/1, 2, 4, 8, 16TIM1 timer 72 MHz maxPeripheral ClockEnable (11 bits) PCLK2peripherals to APB2to TIM1 TIM1CLK else x2 Peripheral ClockOSC32_INOSC32_OUTLSE OSC32.768 kHz/128LSERTCCLKto RTCPrescaler Enable (1 bit) to ADCRTCSEL[1:0]LSI RCLSIto Independent Watchdog (IWDG)40 kHzIWDGCLKLegend:HSE = high -speed external clock signalHSI = high -speed internal clock signalMCOMainClock Output/2PLLCLKHSI LSI = low -speed internal clock signal LSE = low -speed external clock signalHSESYSCLKMCOai149031. When the HSI is used as a PLL clock input, the maximum system clock frequency that can be achieved is 64 MHz.2. For the USB function to be available, both HSE and PLL must be enabled, with USBCLK running at 48 MHz.3. To have an ADC conversion time of 1 µs, APB2 must be at 14 MHz, 28 MHz or 56 MHz.12/105DocID13587 Rev 16STM32F103x8, STM32F103xBDescription2.2 Full compatibility throughout the familyThe STM32F103xx is a complete family whose members are fully pin -to -pin, software and feature compatible. In the reference manual, the STM32F103x4 and STM32F103x6 are identified as low -density devices, the STM32F103x8 and STM32F103xB are referred to as medium -density devices, and the STM32F103xC, STM32F103xD and STM32F103xE are referred to as high -density devices.Low - and high -density devices are an extension of the STM32F103x8/B devices, they are specified in the STM32F103x4/6 and STM32F103xC/D/E datasheets, respectively. Low - density devices feature lower Flash memory and RAM capacities, less timers and peripherals. High -density devices have higher Flash memory and RAM capacities, and additional peripherals like SDIO, FSMC, I 2S and DAC, while remaining fully compatible with the other members of the STM32F103xx family .The STM32F103x4, STM32F103x6, STM32F103xC, STM32F103xD and STM32F103xE are a drop -in replacement for STM32F103x8/B medium -density devices, allowing the user to try different memory densities and providing a greater degree of freedom during the development cycle.Moreover, the STM32F103xx performance line family is fully compatible with all existing STM32F101xx access line and STM32F102xx USB access line devices.1.For orderable part numbers that do not show the A internal code after the temperature range code (6 or 7),the reference datasheet for electrical characteristics is that of the STM32F103x8/B medium -density devices.DocID13587 Rev 16 13/105PinoutLow -density devicesMedium -density devices High -density devices 16 KB Flash 32 KB Flash (1) 64 KB Flash 128 KB Flash 256 KB Flash 384 KB Flash 512 KB Flash6 KB RAM 10 KB RAM 20 KB RAM 20 KB RAM 48 KB RAM 64 KB RAM 64 KB RAM144 5 × USART s 4 × 16-bit timers, 2 × basic timers2 3 × SPIs, 2 × I Ss, 2 × I2Cs USB, CAN, 2 × PWM timers 3 × ADCs, 2 × DACs, 1 × SDIOFSMC (100 and 144 pins) 100 3 × USART s 3 × 16-bit timers 2 2 × SPIs, 2 × I Cs, USB, CAN, 1 × PWM timer2 × ADCs 64 2 × USART s 2 × 16-bit timers 2 1 × SPI, 1 × I C, USB, CAN, 1 × PWM timer 2 × ADCs 48 36Description STM32F103x8,STM32F103xB 2.3Overview2.3.1ARM®Cortex™-M3core with embedded Flash and SRAMThe ARM Cortex™-M3processor is the latest generation of ARM processors for embeddedsystems.It has been developed to provide a low-cost platform that meets the needs of MCUimplementation,with a reduced pin count and low-power consumption,while deliveringoutstanding computational performance and an advanced system response to interrupts.The ARM Cortex™-M332-bit RISC processor features exceptional code-efficiency,delivering the high-performance expected from an ARM core in the memory size usuallyassociated with8-and16-bit devices.The STM32F103xx performance line family having an embedded ARM core,is thereforecompatible with all ARM tools and software.Figure1shows the general block diagram of the device family.2.3.2Embedded Flash memory64or128Kbytes of embedded Flash is available for storing programs and data.2.3.3CRC(cyclic redundancy check)calculation unitThe CRC(cyclic redundancy check)calculation unit is used to get a CRC code from a32-bitdata word and a fixed generator polynomial.Among other applications,CRC-based techniques are used to verify data transmission orstorage integrity.In the scope of the EN/IEC60335-1standard,they offer a means ofverifying the Flash memory integrity.The CRC calculation unit helps compute a signature ofthe software during runtime,to be compared with a reference signature generated at link-time and stored at a given memory location.2.3.4Embedded SRAMTwenty Kbytes of embedded SRAM accessed(read/write)at CPU clock speed with0waitstates.2.3.5Nested vectored interrupt controller(NVIC)The STM32F103xx performance line embeds a nested vectored interrupt controller able tohandle up to43maskable interrupt channels(not including the16interrupt lines ofCortex™-M3)and16priority levels.•Closely coupled NVIC gives low-latency interrupt processing•Interrupt entry vector table address passed directly to the core•Closely coupled NVIC core interface•Allows early processing of interrupts•Processing of late arriving higher priority interrupts•Support for tail-chaining•Processor state automatically saved•Interrupt entry restored on interrupt exit with no instruction overhead14/105DocID13587Rev16万联芯城专注电子元器件配单服务，只售原装现货库存，万联芯城电子元器件全国供应，专为终端生产，研发企业提供现货物料，价格优势明显，BOM配单采购可节省逐个搜索购买环节，只需提交BOM物料清单，商城即可为您报价，解决客户采购烦恼，为客户节省采购成本，点击进入万联芯城。

STM32F103系列微处理器，STM32F103器件* * STM32F103 * * Cortex-M3内核，CPU速度为72 MHz，最大闪存为1 MB。

包括电机控制外设和USB全速接口。

STM32系列臂式Cortex-M3 32位闪存微控制器具有低功耗，低电压，出色的性能和实时功能。

包类型系列适用于您的嵌入式应用程序。

MCU体系结构具有易于使用的STM32平台，适用于包括电机驱动，PC和游戏，HVAC以及工业应用在内的应用。

32位RISC引脚对引脚软件兼容的SRAM 高达96 KB闪存高达1MB电源：2 V至3.6 V温度范围：-40至+ 85°C或-40至+ 105°Cᦇstm32f1系列32位臂？皮质？-M3微控制器，意法半导体的STM32闪存微控制器。

STM32系列是基于ARM cortex Gamma M3的核心突破-嵌入式应用程序特殊开发的核心。

STM32系列受益于对Cortex-M3体系结构的增强，其中包括thumb-2指令集，该指令集提供了更高的性能，更好的编码密度，更快的中断响应以及所有领先的工业功耗。

出色的实时性能，出色的效率和新的外围设备，最大限度地提高了串行引脚，外围设备和软件兼容性之间的集成Stm32f103c8t6是中密度性能线，配备了Arm Cortex-M3 32位微控制器和48通道LQFP 封装。

它结合了高性能RISC内核，72MHz的工作频率，高速嵌入式存储器，增强的I / O范围以及与两条APB总线的外部连接。

Stm32f103c8t6具有12位ADC，计时器，PWM计时器，标准和高级通信接口。

全面的省电模式使设计人员能够设计低功耗应用。

工作电压范围：2V至3.6v.64k字节闪存。

20K字节SRAM.CRC计算单元，96位唯一ID。

两个12位，1μs ADC（最多10个通道）。

7通道DMA控制器，3个通用定时器和1个高级控制定时器。

STM32F10xxx参考手册参考手册小，中和大容量的STM32F101xx, STM32F102xx和STM32F103xxARM内核32位高性能微控制器导言本参考手册针对应用开发，提供关于如何使用小容量、中容量和大容量的STM32F101xx、STM32F102xx或者STM32F103xx微控制器的存储器和外设的详细信息。

在本参考手册中STM32F101xx、STM32F102xx和STM32F103xx被统称为STM32F10xxx。

STM32F10xxx系列拥有不同的存储器容量，封装和外设配置。

关于订货编号、电气和物理性能参数，请参考STM32F101xx、STM32F102xx和STM32F103xx 的数据手册。

关于芯片内部闪存的编程，擦除和保护操作，请参考STM32F10xxx闪存编程手册。

关于ARM Cortex™-M3内核的具体信息，请参考Cortex™-M3技术参考手册。

相关文档● Cortex™-M3技术参考手册，可按下述链接下载：/help/topic/com.arm.doc.ddi0337e/DDI0337E_cortex_m3_r1p1_trm.pdf下述文档可在ST网站下载(/mcu/)：● STM32F101xx、STM32F102xx和STM32F103xx的数据手册。

● STM32F10xxx闪存编程手册。

* 感谢南京万利提供原始翻译文档目录1文中的缩写 161.1寄存器描述表中使用的缩写列表 161.2术语表161.3可用的外设16 2存储器和总线构架 172.1系统构架172.2存储器组织182.3存储器映像192.3.1嵌入式SRAM 202.3.2位段202.3.3嵌入式闪存 212.4启动配置23 3CRC计算单元(CRC) 253.1CRC简介253.2CRC主要特性253.3CRC功能描述253.4CRC寄存器263.4.1数据寄存器(CRC_DR) 263.4.2独立数据寄存器(CRC_IDR) 263.4.3控制寄存器(CRC_CR) 273.4.4CRC寄存器映像 27 4电源控制(PWR) 284.1电源284.1.1独立的A/D转换器供电和参考电压 284.1.2电池备份区域 294.1.3电压调节器 294.2电源管理器294.2.1上电复位(POR)和掉电复位(PDR) 294.2.2可编程电压监测器(PVD) 304.3低功耗模式304.3.1降低系统时钟 314.3.2外部时钟的控制 314.3.3睡眠模式 314.3.4停止模式 324.3.5待机模式 334.3.6低功耗模式下的自动唤醒(AWU) 344.4电源控制寄存器 354.4.1电源控制寄存器(PWR_CR) 354.4.2电源控制/状态寄存器 364.4.3PWR寄存器地址映像 37 5备份寄存器(BKP) 385.1BKP简介385.2BKP特性385.3BKP功能描述385.3.1侵入检测 385.3.2RTC校准 395.4BKP寄存器描述 395.4.1备份数据寄存器x(BKP_DRx) (x = 1 … 10) 395.4.2RTC时钟校准寄存器(BKP_RTCCR) 395.4.3备份控制寄存器(BKP_CR) 405.4.4备份控制/状态寄存器(BKP_CSR) 405.4.5BKP寄存器映像 42 6复位和时钟控制(RCC) 456.1复位456.1.1系统复位 456.1.2电源复位 456.1.3备份域复位 466.2时钟466.2.1HSE时钟 486.2.2HSI时钟 486.2.3PLL 496.2.4LSE时钟 496.2.5LSI时钟496.2.6系统时钟(SYSCLK)选择 506.2.7时钟安全系统(CSS) 506.2.8RTC时钟 506.2.9看门狗时钟 506.2.10时钟输出 506.3RCC寄存器描述 516.3.1时钟控制寄存器(RCC_CR) 516.3.2时钟配置寄存器(RCC_CFGR) 526.3.3时钟中断寄存器 (RCC_CIR) 546.3.4APB2外设复位寄存器 (RCC_APB2RSTR) 566.3.5APB1外设复位寄存器 (RCC_APB1RSTR) 586.3.6AHB外设时钟使能寄存器 (RCC_AHBENR) 606.3.7APB2外设时钟使能寄存器(RCC_APB2ENR) 616.3.8APB1外设时钟使能寄存器(RCC_APB1ENR) 626.3.9备份域控制寄存器 (RCC_BDCR) 656.3.10控制/状态寄存器 (RCC_CSR) 666.3.11RCC寄存器地址映像 68 7通用和复用功能I/O(GPIO和AFIO) 697.1GPIO功能描述697.1.1通用I/O(GPIO) 707.1.2单独的位设置或位清除 717.1.3外部中断/唤醒线 717.1.4复用功能(AF) 717.1.5软件重新映射I/O复用功能 717.1.6GPIO锁定机制 717.1.7输入配置 717.1.8输出配置 727.1.9复用功能配置 737.1.10模拟输入配置 737.2GPIO寄存器描述 757.2.1端口配置低寄存器(GPIOx_CRL) (x=A..E) 757.2.2端口配置高寄存器(GPIOx_CRH) (x=A..E) 757.2.3端口输入数据寄存器(GPIOx_IDR) (x=A..E) 767.2.4端口输出数据寄存器(GPIOx_ODR) (x=A..E) 767.2.5端口位设置/清除寄存器(GPIOx_BSRR) (x=A..E) 777.2.6端口位清除寄存器(GPIOx_BRR) (x=A..E) 777.2.7端口配置锁定寄存器(GPIOx_LCKR) (x=A..E) 777.3复用功能I/O和调试配置(AFIO) 787.3.1把OSC32_IN/OSC32_OUT作为GPIO 端口PC14/PC15 787.3.2把OSC_IN/OSC_OUT引脚作为GPIO端口PD0/PD1 787.3.3CAN复用功能重映射 797.3.4JTAG/SWD复用功能重映射 797.3.5ADC复用功能重映射 807.3.6定时器复用功能重映射 807.3.7USART复用功能重映射 817.3.8I2C 1 复用功能重映射 827.3.9SPI 1复用功能重映射 827.4AFIO寄存器描述 837.4.1事件控制寄存器(AFIO_EVCR) 837.4.2复用重映射和调试I/O配置寄存器(AFIO_MAPR) 837.4.3外部中断配置寄存器1(AFIO_EXTICR1) 867.4.4外部中断配置寄存器2(AFIO_EXTICR2) 867.4.5外部中断配置寄存器3(AFIO_EXTICR3) 877.4.6外部中断配置寄存器4(AFIO_EXTICR4) 877.5GPIO 和AFIO寄存器地址映象 88 8中断和事件 898.1嵌套向量中断控制器 898.1.1系统嘀嗒(SysTick)校准值寄存器 898.1.2中断和异常向量 898.2外部中断/事件控制器(EXTI) 918.2.1主要特性 918.2.2框图928.2.3唤醒事件管理 928.2.4功能说明 928.2.5外部中断/事件线路映像 948.3EXTI 寄存器描述 958.3.1中断屏蔽寄存器(EXTI_IMR) 958.3.2事件屏蔽寄存器(EXTI_EMR) 958.3.3上升沿触发选择寄存器(EXTI_RTSR) 968.3.4下降沿触发选择寄存器(EXTI_FTSR) 968.3.5软件中断事件寄存器(EXTI_SWIER) 978.3.6挂起寄存器(EXTI_PR) 978.3.7外部中断/事件寄存器映像 98 9DMA 控制器(DMA) 999.1DMA简介999.2DMA主要特性999.3功能描述1009.3.1DMA处理 1009.3.2仲裁器1009.3.3DMA 通道 1019.3.4可编程的数据传输宽度，对齐方式和数据大小端 1029.3.5错误管理 1039.3.6中断1039.3.7DMA请求映像 1049.4DMA寄存器1079.4.1DMA中断状态寄存器(DMA_ISR) 1079.4.2DMA中断标志清除寄存器(DMA_IFCR) 1089.4.3DMA通道x配置寄存器(DMA_CCRx)(x = 1…7) 1089.4.4DMA通道x传输数量寄存器(DMA_CNDTRx)(x = 1…7) 1109.4.5DMA通道x外设地址寄存器(DMA_CPARx)(x = 1…7) 1109.4.6DMA通道x存储器地址寄存器(DMA_CPARx)(x = 1…7) 1109.4.7DMA寄存器映像 111 10模拟/数字转换(ADC) 11310.1ADC介绍11310.2ADC主要特征11310.3ADC功能描述11410.3.1ADC开关控制 11510.3.2ADC时钟 11510.3.3通道选择 11510.3.4单次转换模式 11510.3.5连续转换模式 11610.3.6时序图11610.3.7模拟看门狗 11610.3.8扫描模式 11710.3.9注入通道管理 11710.3.10间断模式 11810.4校准11910.5数据对齐11910.6可编程的通道采样时间 12010.7外部触发转换12010.8DMA请求12110.9双ADC模式12110.9.1同步注入模式 12210.9.2同步规则模式 12310.9.3快速交替模式 12310.9.4慢速交替模式 12410.9.5交替触发模式 12410.9.6独立模式 12510.9.7混合的规则/注入同步模式 12510.9.8混合的同步规则+交替触发模式 12510.9.9混合同步注入+交替模式 12610.10温度传感器12610.11ADC中断12710.12ADC寄存器描述 12810.12.1ADC状态寄存器(ADC_SR) 12810.12.2ADC控制寄存器1(ADC_CR1) 12910.12.3ADC控制寄存器2(ADC_CR2) 13110.12.4ADC采样时间寄存器1(ADC_SMPR1) 13310.12.5ADC采样时间寄存器2(ADC_SMPR2) 13310.12.6ADC注入通道数据偏移寄存器x (ADC_JOFRx)(x=1..4) 13410.12.7ADC看门狗高阀值寄存器(ADC_HTR) 13410.12.8ADC看门狗低阀值寄存器(ADC_LRT) 13410.12.9ADC规则序列寄存器1(ADC_SQR1) 13510.12.10ADC规则序列寄存器2(ADC_SQR2) 13510.12.11ADC规则序列寄存器3(ADC_SQR3) 13610.12.12ADC注入序列寄存器(ADC_JSQR) 13610.12.13ADC 注入数据寄存器x (ADC_JDRx) (x= 1..4) 13710.12.14ADC规则数据寄存器(ADC_DR) 13710.12.15ADC寄存器地址映像 138 11数字/模拟转换(DAC) 14011.1DAC简介14011.2DAC主要特征14011.3DAC功能描述14111.3.1使能DAC通道 14111.3.2使能DAC输出缓存 14111.3.3DAC数据格式 14211.3.4DAC转换 14211.3.5DAC输出电压 14311.3.6选择DAC触发 14311.3.7DMA请求 14411.3.8噪声生成 14411.3.9三角波生成 14511.4双DAC通道转换 14511.4.1无波形生成的独立触发 14511.4.2带相同LFSR生成的独立触发 14611.4.3带不同LFSR生成的独立触发 14611.4.4带相同三角波生成的独立触发 14611.4.5带不同三角波生成的独立触发 14611.4.6同时软件启动 14711.4.7不带波形生成的同时触发 14711.4.8带相同LFSR生成的同时触发 14711.4.9带不同LFSR生成的同时触发 14711.4.10带相同三角波生成的同时触发 14711.4.11带不同三角波生成的同时触发 14811.5DAC寄存器14911.5.1DAC控制寄存器(DAC_CR) 14911.5.2DAC软件触发寄存器(DAC_SWTRIGR) 15111.5.3DAC通道1的12位右对齐数据保持寄存器(DAC_DHR12R1) 15211.5.4DAC通道1的12位左对齐数据保持寄存器(DAC_DHR12L1) 15211.5.5DAC通道1的8位右对齐数据保持寄存器(DAC_DHR8R1) 15211.5.6DAC通道2的12位右对齐数据保持寄存器(DAC_DHR12R2) 15311.5.7DAC通道2的12位左对齐数据保持寄存器(DAC_DHR12L2) 15311.5.8DAC通道2的8位右对齐数据保持寄存器(DAC_DHR8R2) 15311.5.9双DAC的12位右对齐数据保持寄存器(DAC_DHR12RD) 15411.5.10双DAC的12位左对齐数据保持寄存器(DAC_DHR12LD) 15411.5.11双DAC的8位右对齐数据保持寄存器(DAC_DHR8RD) 15411.5.12DAC通道1数据输出寄存器(DAC_DOR1) 15511.5.13DAC通道2数据输出寄存器(DAC_DOR2) 15511.5.14DAC寄存器映像 156 12高级控制定时器(TIM1和TIM8) 15712.1TIM1和TIM8简介 15712.2TIM1和TIM8主要特性 15712.3TIM1和TIM8功能描述 15812.3.1时基单元 15812.3.2计数器模式 16012.3.3重复计数器 16712.3.4时钟选择 16812.3.5捕获/比较通道 17112.3.6输入捕获模式 17312.3.7PWM输入模式 17412.3.8强置输出模式 17412.3.9输出比较模式 17512.3.10PWM模式 17612.3.11互补输出和死区插入 17812.3.12使用刹车功能 17912.3.13在外部事件时清除OCxREF信号 18012.3.14产生六步PWM输出 18112.3.15单脉冲模式 18212.3.16编码器接口模式 18312.3.17定时器输入异或功能 18512.3.18与霍尔传感器的接口 18512.3.19TIMx定时器和外部触发的同步 18712.3.20定时器同步 19012.3.21调试模式 19012.4TIM1和TIM8寄存器描述 19112.4.1控制寄存器1(TIMx_CR1) 19112.4.2控制寄存器2(TIMx_CR2) 19212.4.3从模式控制寄存器(TIMx_SMCR) 19312.4.4DMA/中断使能寄存器(TIMx_DIER) 19512.4.5状态寄存器(TIMx_SR) 19612.4.6事件产生寄存器(TIMx_EGR) 19712.4.7捕获/比较模式寄存器1(TIMx_CCMR1) 19812.4.8捕获/比较模式寄存器2(TIMx_CCMR2) 20012.4.9捕获/比较使能寄存器(TIMx_CCER) 20212.4.10计数器(TIMx_CNT) 20312.4.11预分频器(TIMx_PSC) 20412.4.12自动重装载寄存器(TIMx_ARR) 20412.4.13重复计数寄存器(TIMx_RCR) 20412.4.14捕获/比较寄存器1(TIMx_CCR1) 20512.4.15捕获/比较寄存器2(TIMx_CCR2) 20512.4.16捕获/比较寄存器3(TIMx_CCR3) 20512.4.17捕获/比较寄存器(TIMx_CCR4) 20612.4.18刹车和死区寄存器(TIMx_BDTR) 20612.4.19DMA控制寄存器(TIMx_DCR) 20812.4.20连续模式的DMA地址(TIMx_DMAR) 20812.4.21TIM1和TIM8寄存器图 209 13通用定时器(TIMx) 21113.1TIMx简介21113.2TIMx主要功能21113.3TIMx功能描述21213.3.1时基单元 21213.3.2计数器模式 21313.3.3时钟选择 22113.3.4捕获/比较通道 22313.3.5输入捕获模式 22513.3.6PWM输入模式 22513.3.7强置输出模式 22613.3.8输出比较模式 22613.3.9PWM 模式 22713.3.10单脉冲模式 22913.3.11在外部事件时清除OCxREF信号 23113.3.12编码器接口模式 23113.3.13定时器输入异或功能 23313.3.14定时器和外部触发的同步 23313.3.15定时器同步 23513.3.16调试模式 23913.4TIMx寄存器描述 24013.4.1控制寄存器1(TIMx_CR1) 24013.4.2控制寄存器2(TIMx_CR2) 24113.4.3从模式控制寄存器(TIMx_SMCR) 24213.4.4DMA/中断使能寄存器(TIMx_DIER) 24313.4.5状态寄存器(TIMx_SR) 24413.4.6事件产生寄存器(TIMx_EGR) 24513.4.7捕获/比较模式寄存器1(TIMx_CCMR1) 24613.4.8捕获/比较模式寄存器2(TIMx_CCMR2) 24913.4.9捕获/比较使能寄存器(TIMx_CCER) 25113.4.10计数器(TIMx_CNT) 25213.4.11预分频器(TIMx_PSC) 25213.4.12自动重装载寄存器(TIMx_ARR) 25213.4.13捕获/比较寄存器1(TIMx_CCR1) 25213.4.14捕获/比较寄存器2(TIMx_CCR2) 25313.4.15捕获/比较寄存器3(TIMx_CCR3) 25313.4.16捕获/比较寄存器4(TIMx_CCR4) 25313.4.17DMA控制寄存器(TIMx_DCR) 25413.4.18连续模式的DMA地址(TIMx_DMAR) 25413.4.19TIMx寄存器图 255 14基本定时器(TIM6和TIM7) 25714.1TIM6和TIM7简介 25714.2TIM6和TIM7的主要特性 25714.3TIM6和TIM7的功能 25814.3.1时基单元 25814.3.2计数模式 25914.3.3时钟源26114.3.4调试模式 26214.4TIM6和TIM7寄存器 26214.4.1控制寄存器1(TIMx_CR1) 26214.4.2控制寄存器2(TIMx_CR2) 26314.4.3DMA/中断使能寄存器(TIMx_DIER) 26314.4.4状态寄存器(TIMx_SR) 26414.4.5事件产生寄存器(TIMx_EGR) 26414.4.6计数器(TIMx_CNT) 26414.4.7预分频器(TIMx_PSC) 26514.4.8自动重装载寄存器(TIMx_ARR) 26514.4.9TIM6和TIM7寄存器图 266 15实时时钟(RTC) 26715.1RTC简介26715.2主要特性26715.3功能描述26715.3.1概述26715.3.2复位过程 26815.3.3读RTC寄存器 26815.3.4配置RTC寄存器 26915.3.5RTC标志的设置 26915.4RTC寄存器描述 27015.4.1RTC控制寄存器高位(RTC_CRH) 27015.4.2RTC控制寄存器低位(RTC_CRL) 27015.4.3RTC预分频装载寄存器(RTC_PRLH/RTC_PRLL) 27115.4.4RTC预分频器余数寄存器(RTC_DIVH / RTC_DIVL) 27215.4.5RTC计数器寄存器 (RTC_CNTH / RTC_CNTL) 27215.4.6RTC闹钟寄存器(RTC_ALRH/RTC_ALRL) 27315.4.7RTC寄存器映像 275 16独立看门狗(IWDG) 27616.1简介27616.2IWDG主要性能27616.3IWDG功能描述27616.3.1硬件看门狗 27616.3.2寄存器访问保护 27616.3.3调试模式 27616.4IWDG寄存器描述 27716.4.1键寄存器(IWDG_KR) 27716.4.2预分频寄存器(IWDG_PR) 27816.4.3重装载寄存器(IWDG_RLR) 27816.4.4状态寄存器(IWDG_SR) 27916.4.5IWDG寄存器映像 279 17窗口看门狗(WWDG) 28017.1WWDG简介28017.2WWDG主要特性 28017.3WWDG功能描述 28017.4如何编写看门狗超时程序 28117.5调试模式28217.6寄存器描述28217.6.1控制寄存器(WWDG_CR) 28217.6.2配置寄存器(WWDG_CFR) 28317.6.3状态寄存器(WWDG_SR) 28317.6.4WWDG寄存器映像 284 18灵活的静态存储器控制器(FSMC) 28518.1FSMC功能描述28518.2框图28518.3AHB接口28618.3.1支持的存储器和操作 28618.4外部设备地址映像 28718.4.1NOR和PSRAM地址映像 28818.4.2NAND和PC卡地址映像 28818.5NOR闪存和PSRAM控制器 28918.5.1外部存储器接口信号 29018.5.2支持的存储器及其操作 29118.5.3时序规则 29118.5.4NOR闪存和PSRAM时序图 29118.5.5同步的成组读 30418.5.6NOR闪存和PSRAM控制器寄存器 30818.6NAND闪存和PC卡控制器 31318.6.1外部存储器接口信号 31318.6.2NAND闪存/PC卡支持的存储器及其操作 31418.6.3NAND闪存、ATA和PC卡时序图 31418.6.4NAND闪存操作 31518.6.5NAND闪存预等待功能 31618.6.6NAND闪存的纠错码ECC计算(NAND闪存) 31718.6.7NAND闪存和PC卡控制器寄存器 31718.7FSMC寄存器地址映象 324 19SDIO接口(SDIO) 32519.1SDIO主要功能32519.2SDIO总线拓扑32519.3SDIO功能描述32819.3.1SDIO适配器 32919.3.2SDIO AHB接口 33619.4卡功能描述33619.4.1卡识别模式 33619.4.2卡复位33619.4.3操作电压范围确认 33719.4.4卡识别过程 33719.4.5写数据块 33819.4.6读数据块 33819.4.7数据流操作，数据流写入和数据流读出(只适用于多媒体卡) 33819.4.8擦除：成组擦除和扇区擦除 33919.4.9宽总线选择和解除选择 34019.4.10保护管理 34019.4.11卡状态寄存器 34219.4.12SD状态寄存器 34419.4.13SD I/O模式 34719.4.14命令与响应 34819.5响应格式35019.5.1R1(普通响应命令) 35119.5.2R1b 35119.5.3R2(CID、CSD寄存器) 35119.5.4R3(OCR寄存器) 35119.5.5R4(快速I/O) 35219.5.6R4b 35219.5.7R5(中断请求) 35219.5.8R6(中断请求) 35319.6SDIO I/O卡特定的操作 35319.6.1使用SDIO_D2信号线的SDIO I/O读等待操作 35319.6.2使用停止SDIO_CK的SDIO读等待操作 35319.6.3SDIO暂停/恢复操作 35419.6.4SDIO中断 35419.7CE-ATA特定操作 35419.7.1命令完成指示关闭 35419.7.2命令完成指示使能 35419.7.3CE-ATA中断 35419.7.4中止CMD61 35419.8硬件流控制35419.9SDIO寄存器35519.9.1SDIO电源控制寄存器(SDIO_POWER) 35519.9.2SDIO时钟控制寄存器(SDIO_CLKCR) 35519.9.3SDIO参数寄存器(SDIO_ARG) 35619.9.4SDIO命令寄存器(SDIO_CMD) 35619.9.5SDIO命令响应寄存器(SDIO_RESPCMD) 35719.9.6SDIO响应1..4寄存器(SDIO_RESPx) 35719.9.7SDIO数据定时器寄存器(SDIO_DTIMER) 35819.9.8SDIO数据长度寄存器(SDIO_DLEN) 35819.9.9SDIO数据控制寄存器(SDIO_DCTRL) 35819.9.10SDIO数据计数器寄存器(SDIO_DCOUNT) 36019.9.11SDIO状态寄存器(SDIO_STA) 36019.9.12SDIO清除中断寄存器(SDIO_ICR) 36119.9.13SDIO中断屏蔽寄存器(SDIO_MASK) 36219.9.14SDIO FIFO计数器寄存器(SDIO_FIFOCNT) 36419.9.15SDIO数据FIFO寄存器(SDIO_FIFO) 36419.9.16SDIO寄存器映像 365 20USB全速设备接口(USB) 36620.1USB简介36620.2USB主要特征36620.3USB功能描述36720.3.1USB功能模块描述 36820.4编程中需要考虑的问题 36920.4.1通用USB设备编程 36920.4.2系统复位和上电复位 36920.4.3双缓冲端点 37220.4.4同步传输 37320.4.5挂起/恢复事件 37420.5USB寄存器描述 37520.5.1通用寄存器 37520.5.2端点寄存器 38020.5.3缓冲区描述表 38220.5.4USB寄存器映像 385 21控制器局域网(bxCAN) 38721.1bxCAN简介38721.2bxCAN主要特点 38721.2.1总体描述 38821.3bxCAN工作模式 38921.3.1初始化模式 39021.3.2正常模式 39021.3.3睡眠模式(低功耗) 39021.3.4测试模式 39021.3.5静默模式 39021.3.6环回模式 39121.3.7环回静默模式 39121.4bxCAN功能描述 39221.4.1发送处理 39221.4.2时间触发通信模式 39321.4.3接收管理 39321.4.4标识符过滤 39521.4.5报文存储 39821.4.6出错管理 39921.4.7位时间特性 40021.5bxCAN中断40221.6CAN 寄存器描述 40321.6.1寄存器访问保护 40321.6.2控制和状态寄存器 40321.6.3邮箱寄存器 41121.6.4CAN过滤器寄存器 41521.6.5bxCAN寄存器列表 419 22串行外设接口(SPI) 42222.1SPI简介42222.2SPI和I2S主要特征 42222.2.1SPI特征42222.2.2I2S功能42322.3SPI功能描述42422.3.1概述42422.3.2SPI从模式 42622.3.3SPI主模式 42722.3.4单工通信 42822.3.5状态标志 42822.3.6CRC计算 42922.3.7利用DMA的SPI通信 42922.3.8错误标志 43022.3.9关闭SPI 43022.3.10SPI中断43022.4I2S功能描述43122.4.1I2S功能描述 43122.4.2支持的音频协议 43222.4.3时钟发生器 43722.4.4I2S主模式 43822.4.5I2S从模式 43922.4.6状态标志位 44022.4.7错误标志位 44122.4.8I2S中断44122.4.9DMA功能 44122.5SPI和I2S寄存器描述 44222.5.1SPI控制寄存器1(SPI_CR1)(I2S模式下不使用) 44222.5.2SPI控制寄存器2(SPI_CR2) 44322.5.3SPI 状态寄存器(SPI_SR) 44422.5.4SPI 数据寄存器(SPI_DR) 44522.5.5SPI CRC多项式寄存器(SPI_CRCPR) 44622.5.6SPI Rx CRC寄存器(SPI_RXCRCR) 44622.5.7SPI Tx CRC寄存器(SPI_TXCRCR) 44622.5.8SPI_I2S配置寄存器(SPI_I2S_CFGR) 44722.5.9SPI_I2S预分频寄存器(SPI_I2SPR) 44822.5.10SPI 寄存器地址映象 449 23I2C接口45023.1I2C简介45023.2I2C主要特点45023.3I2C功能描述45123.3.1模式选择 45123.3.2I2C从模式 45223.3.3I2C主模式 45423.3.4错误条件 45623.3.5SDA/SCL线控制 45723.3.6SMBus 45723.3.7DMA请求 45923.3.8包错误校验(PEC) 46023.4I2C中断请求46123.5I2C调试模式46223.6I2C寄存器描述46223.6.1控制寄存器1(I2C_CR1) 46223.6.2控制寄存器2(I2C_CR2) 46423.6.3自身地址寄存器1(I2C_OAR1) 46523.6.4自身地址寄存器2(I2C_OAR2) 46523.6.5数据寄存器(I2C_DR) 46523.6.6状态寄存器1(I2C_SR1) 46623.6.7状态寄存器2 (I2C_SR2) 46823.6.8时钟控制寄存器(I2C_CCR) 46923.6.9TRISE寄存器(I2C_TRISE) 47023.6.10I2C寄存器地址映象 471 24通用同步异步收发器(USART) 47224.1USART介绍47224.2USART主要特性 47224.3USART功能概述 47324.3.1USART 特性描述 47424.3.2发送器47524.3.3接收器47724.3.4分数波特率的产生 48024.3.5多处理器通信 48124.3.6校验控制 48224.3.7LIN(局域互联网)模式 48324.3.8USART 同步模式 48524.3.9单线半双工通信 48724.3.10智能卡48724.3.11IrDA SIR ENDEC 功能块 48824.3.12利用DMA连续通信 49024.3.13硬件流控制 49124.4USART中断请求 49224.5USART模式配置 49324.6USART寄存器描述 49424.6.1状态寄存器(USART_SR) 49424.6.2数据寄存器(USART_DR) 49524.6.3波特比率寄存器(USART_BRR) 49624.6.4控制寄存器1(USART_CR1) 49624.6.5控制寄存器2(USART_CR2) 49824.6.6控制寄存器3(USART_CR3) 49924.6.7保护时间和预分频寄存器(USART_GTPR) 50124.6.8USART寄存器地址映象 502 25器件电子签名 50325.1存储器容量寄存器 50325.1.1闪存容量寄存器 50325.2产品唯一身份标识寄存器(96位) 503 26调试支持(DBG) 50526.1概况50526.2ARM参考文献50626.3SWJ调试端口(serial wire and JTAG) 50626.3.1JTAG-DP和SW-DP切换的机制 50726.4引脚分布和调试端口脚 50726.4.1SWJ调试端口脚 50726.4.2灵活的SWJ-DP脚分配 50726.4.3JTAG脚上的内部上拉和下拉 50826.4.4利用串行接口并释放不用的调试脚作为普通I/O口 50826.5STM32F10xxx JTAG TAP 连接 50926.6ID 代码和锁定机制 50926.6.1微控制器设备ID编码 50926.6.2边界扫描TAP 51026.6.3Cortex-M3 TAP 51026.6.4Cortex-M3 JEDEC-106 ID代码 51126.7JTAG调试端口51126.8SW调试端口51226.8.1SW协议介绍 51226.8.2SW协议序列 51226.8.3SW-DP状态机(Reset, idle states, ID code) 51326.8.4DP和AP读/写访问 51326.8.5SW-DP寄存器 51326.8.6SW-AP寄存器 514 26.9对于JTAG-DP或SWDP都有效的AHB-AP (AHB 访问端口) 514 26.10内核调试515 26.11调试器主机在系统复位下的连接能力 515 26.12FPB (Flash patch breakpoint) 515 26.13DWT(data watchpoint trigger) 516 26.14ITM (instrumentation trace macrocell) 51626.14.1概述51626.14.2时间戳包，同步和溢出包 516 26.15MCU调试模块(MCUDBG) 51726.15.1低功耗模式的调试支持 51726.15.2支持定时器、看门狗、bxCAN和I2C的调试 51826.15.3调试MCU配置寄存器 518 26.16TPIU (trace port interface unit) 52026.16.1导言52026.16.2跟踪引脚分配 52026.16.3TPUI格式器 52226.16.4TPUI帧异步包 52226.16.5同步帧包的发送 52226.16.6同步模式 52226.16.7异步模式 52326.16.8TRACECLKIN在STM32F10xxx内部的连接 52326.16.9TPIU寄存器 52326.16.10配置的例子 524 26.17DBG寄存器地址映象 5241 文中的缩写1.1 寄存器描述表中使用的缩写列表在对寄存器的描述中使用了下列缩写：read / write (rw) 软件能读写此位。

参考手册STM32F101xx和STM32F103xxARM内核32位高性能微控制器导言本参考手册针对应用开发，提供关于如何使用STM32F101xx和STM32F103xx微控制器的存储器和外设的详细信息。

在本参考手册中STM32F101xx和STM32F103xx被统称为STM32F10xxx。

STM32F10xxx系列拥有不同的存储器容量，封装和外设配置。

关于订货编号，电器和物理性能参数，请参考STM32F101xx和STM32F103xx数据手册。

关于芯片内部闪存的编程，擦除和保护操作，请参考STM32F10xxx闪存编程手册。

关于ARM Cortex™-M3内核的具体信息，请参考Cortex™-M3术参考手册。

* 感谢南京万利提供原始翻译文档目录1文中的缩写141.1寄存器描述表中使用的缩写列表------------------------------------------------------14 2存储器和总线构架152.1系统构架-------------------------------------------------------------------------------------152.2存储器组织---------------------------------------------------------------------------------162.3存储器映像---------------------------------------------------------------------------------172.3.1 外设存储器映像----------------------------------------------------------------------182.3.2 嵌入式SRAM--------------------------------------------------------------------------202.3.3 位段--------------------------------------------------------------------------------------202.3.4 嵌入式闪存----------------------------------------------------------------------------202.4启动配置-------------------------------------------------------------------------------------22 3电源控制(PWR) 233.1电源-------------------------------------------------------------------------------------------233.1.1 独立的A/D转换器供电和参考电压-----------------------------------------------233.1.2 电池备份区域-------------------------------------------------------------------------243.1.3 电压调节器----------------------------------------------------------------------------243.2电源管理器---------------------------------------------------------------------------------253.2.1 上电复位(POR)和掉电复位(PDR)-------------------------------------------------253.2.2 可编程电压监测器(PVD)-----------------------------------------------------------253.3低功耗模式---------------------------------------------------------------------------------263.3.1 降低系统时钟-------------------------------------------------------------------------273.3.2 外部时钟的控制----------------------------------------------------------------------273.3.3 睡眠模式-------------------------------------------------------------------------------273.3.4 停止模式-------------------------------------------------------------------------------283.3.5 待机模式-------------------------------------------------------------------------------293.3.6 低功耗模式下的自动唤醒(AWU)-------------------------------------------------313.4电源控制寄存器---------------------------------------------------------------------------323.4.1 电源控制寄存器(PWR_CR)--------------------------------------------------------323.4.2 电源控制/状态寄存器----------------------------------------------------------------333.5PWR寄存器地址映像--------------------------------------------------------------------34 4复位和时钟控制354.1复位-------------------------------------------------------------------------------------------354.1.1 系统复位-------------------------------------------------------------------------------354.1.2 电源复位-------------------------------------------------------------------------------364.1.3 备份域复位----------------------------------------------------------------------------364.2时钟-------------------------------------------------------------------------------------------364.2.1 HSE时钟--------------------------------------------------------------------------------384.2.2 HSI时钟---------------------------------------------------------------------------------394.2.3 PLL--------------------------------------------------------------------------------------394.2.4 LSE时钟--------------------------------------------------------------------------------394.2.5 LSI时钟---------------------------------------------------------------------------------404.2.6 系统时钟(SYSCLK)选择------------------------------------------------------------404.2.7 时钟安全系统(CSS)------------------------------------------------------------------404.2.8 RTC时钟--------------------------------------------------------------------------------414.2.9 看门狗时钟----------------------------------------------------------------------------414.2.10 时钟输出-------------------------------------------------------------------------------414.3RCC寄存器描述---------------------------------------------------------------------------414.3.1 时钟控制寄存器(RCC_CR)---------------------------------------------------------424.3.2 时钟配置寄存器(RCC_CFGR)-----------------------------------------------------434.3.3 时钟中断寄存器 (RCC_CIR)-------------------------------------------------------464.3.4 APB2外设复位寄存器 (RCC_APB2RSTR)-------------------------------------484.3.5 APB1外设复位寄存器 (RCC_APB1RSTR)-------------------------------------504.3.6 AHB外设时钟使能寄存器 (RCC_AHBENR)-----------------------------------524.3.7 APB2外设时钟使能寄存器(RCC_APB2ENR)---------------------------------534.3.8 APB1外设时钟使能寄存器(RCC_APB1ENR)---------------------------------544.3.9 备份域控制寄存器 (RCC_BDCR)-------------------------------------------------564.3.10 控制/状态寄存器 (RCC_CSR)------------------------------------------------------574.4RCC寄存器地址映像---------------------------------------------------------------------58 5通用和复用功能I/O(GPIO和AFIO) 605.1GPIO功能描述-----------------------------------------------------------------------------605.1.1 通用I/O(GPIO)------------------------------------------------------------------------625.1.2 单独的位设置或位清除-------------------------------------------------------------635.1.3 外部中断/唤醒线----------------------------------------------------------------------635.1.4 复用功能(AF)--------------------------------------------------------------------------635.1.5 软件重新映射I/O复用功能---------------------------------------------------------635.1.6 GPIO锁定机制------------------------------------------------------------------------635.1.7 输入配置-------------------------------------------------------------------------------645.1.8 输出配置-------------------------------------------------------------------------------645.1.9 复用功能配置-------------------------------------------------------------------------655.1.10 模拟输入配置-------------------------------------------------------------------------665.2GPIO寄存器描述--------------------------------------------------------------------------675.2.1 端口配置低寄存器(GPIOx_CRL) (x=A..E)--------------------------------------675.2.2 端口配置高寄存器(GPIOx_CRH) (x=A..E)--------------------------------------685.2.3 端口输入数据寄存器(GPIOx_IDR) (x=A..E)------------------------------------695.2.4 端口输出数据寄存器(GPIOx_ODR) (x=A..E)----------------------------------695.2.5 端口位设置/复位寄存器(GPIOx_BSRR) (x=A..E)-----------------------------705.2.6 端口位复位寄存器(GPIOx_BRR) (x=A..E)--------------------------------------705.2.7 端口配置锁定寄存器(GPIOx_LCKR) (x=A..E)---------------------------------715.3复用功能I/O和调试配置(AFIO)--------------------------------------------------------725.3.1 把OSC32_IN/OSC32_OUT作为GPIO 端口PC14/PC15-----------------------725.3.2 把OSC_IN/OSC_OUT引脚作为GPIO端口PD0/PD1---------------------------725.3.3 BXCAN复用功能重映射------------------------------------------------------------725.3.4 JTAG/SWD复用功能重映射--------------------------------------------------------725.3.5 定时器复用功能重映射-------------------------------------------------------------735.3.6 USART复用功能重映射-------------------------------------------------------------74复用功能重映射---------------------------------------------------------------7515.3.7 I2C1复用功能重映射---------------------------------------------------------------755.3.8 SPI5.4AFIO寄存器描述--------------------------------------------------------------------------765.4.1 事件控制寄存器(AFIO_EVCR)----------------------------------------------------775.4.2 复用重映射和调试I/O配置寄存器(AFIO_MAPR)-----------------------------775.4.3 外部中断配置寄存器1(AFIO_EXTICR1)---------------------------------------805.4.4 外部中断配置寄存器2(AFIO_EXTICR2)---------------------------------------805.4.5 外部中断配置寄存器3(AFIO_EXTICR3)---------------------------------------815.4.6 外部中断配置寄存器4(AFIO_EXTICR4)---------------------------------------815.5GPIO 和AFIO寄存器地址映象---------------------------------------------------------835.5.1 GPIO寄存器地址映象---------------------------------------------------------------835.5.2 AFIO寄存器地址映象---------------------------------------------------------------84 6中断和事件856.1嵌套向量中断控制器---------------------------------------------------------------------856.1.1 系统嘀嗒(SysTick)校准值寄存器--------------------------------------------------856.1.2 中断和异常向量----------------------------------------------------------------------856.2外部中断/事件控制器(EXTI)------------------------------------------------------------876.2.1 主要特性-------------------------------------------------------------------------------876.2.2 框图--------------------------------------------------------------------------------------886.2.3 唤醒事件管理-------------------------------------------------------------------------886.2.4 功能说明-------------------------------------------------------------------------------886.2.5 外部中断/事件线路映像-------------------------------------------------------------896.3EXTI 寄存器描述--------------------------------------------------------------------------916.3.1 外部中断/事件寄存器映像----------------------------------------------------------94 7DMA 控制器（DMA）957.1简介-------------------------------------------------------------------------------------------957.2主要特性-------------------------------------------------------------------------------------957.3功能描述-------------------------------------------------------------------------------------967.3.1 DMA处理------------------------------------------------------------------------------967.3.2 仲裁器----------------------------------------------------------------------------------97通道------------------------------------------------------------------------------977.3.3 DMA7.3.4 错误管理-------------------------------------------------------------------------------987.3.5 DMA请求映像------------------------------------------------------------------------987.4DMA寄存器--------------------------------------------------------------------------------1017.4.1 DMA中断状态寄存器(DMA_ISR)----------------------------------------------1017.4.2 DMA中断标志清除寄存器(DMA_IFCR)--------------------------------------1027.4.3 DMA通道x配置寄存器(DMA_CCRx)(x = 1…7)-----------------------------1037.4.4 DMA通道x传输数量寄存器(DMA_CNDTRx)(x = 1…7)-------------------1047.4.5 DMA通道x外设地址寄存器(DMA_CPARx)(x = 1…7)---------------------1057.4.6 DMA通道x存储器地址寄存器(DMA_CPARx)(x = 1…7)------------------1057.5DMA寄存器映像--------------------------------------------------------------------------1058实时时钟（RTC）1088.1简介------------------------------------------------------------------------------------------1088.2主要特性------------------------------------------------------------------------------------1088.3功能描述------------------------------------------------------------------------------------1098.3.1 概述------------------------------------------------------------------------------------1098.3.2 复位过程-----------------------------------------------------------------------------1108.3.3 读RTC寄存器------------------------------------------------------------------------1108.3.4 配置RTC寄存器---------------------------------------------------------------------1118.3.5 RTC标志的设置---------------------------------------------------------------------1118.4RTC寄存器描述--------------------------------------------------------------------------1138.4.1 RTC控制寄存器高位（RTC_CRH）-------------------------------------------1138.4.2 RTC控制寄存器低位（RTC_CRL）--------------------------------------------1138.4.3 RTC预分频装载寄存器（RTC_PRLH/RTC_PRLL）-----------------------1158.4.4 RTC预分频分频因子寄存器(RTC_DIVH / RTC_DIVL)--------------------1168.4.5 RTC计数器寄存器 (RTC_CNTH / RTC_CNTL)------------------------------1168.4.6 RTC闹钟寄存器（RTC_ALRH/RTC_ALRL）-------------------------------1178.5RTC寄存器映像--------------------------------------------------------------------------118 9备份寄存器(BKP) 1209.1简介------------------------------------------------------------------------------------------1209.2特性------------------------------------------------------------------------------------------1209.3侵入检测------------------------------------------------------------------------------------1209.4RTC校准-----------------------------------------------------------------------------------1219.5BKP寄存器描述--------------------------------------------------------------------------1219.5.1 备份数据寄存器x(BKP_DRx) (x = 1 … 10)-----------------------------------1219.5.2 RTC时钟校准寄存器（BKP_RTCCR）----------------------------------------1229.5.3 备份控制寄存器(BKP_CR)-------------------------------------------------------1229.5.4 备份控制/状态寄存器(BKP_CSR)----------------------------------------------1239.6BKP寄存器映像--------------------------------------------------------------------------124 10独立看门狗(IWDG) 12510.1简介------------------------------------------------------------------------------------------12510.1.1 硬件看门狗--------------------------------------------------------------------------12510.1.2 寄存器访问保护--------------------------------------------------------------------12610.1.3 调试模式-----------------------------------------------------------------------------12610.2IWDG寄存器描述------------------------------------------------------------------------12710.2.1 键寄存器（IWDG_KR）----------------------------------------------------------12710.2.2 预分频寄存器(IWDG_PR)--------------------------------------------------------12710.2.3 重装载寄存器(IWDG_RLR)------------------------------------------------------12810.2.4 状态寄存器(IWDG_SR)-----------------------------------------------------------12810.3IWDG寄存器映像------------------------------------------------------------------------129 11窗口看门狗(WWDG) 13011.1简介------------------------------------------------------------------------------------------13011.2主要特性------------------------------------------------------------------------------------13011.3功能描述------------------------------------------------------------------------------------13011.4如何编写看门狗超时程序--------------------------------------------------------------13111.5调试模式------------------------------------------------------------------------------------13311.6寄存器描述--------------------------------------------------------------------------------13311.6.1 控制寄存器(WWDG_CR)---------------------------------------------------------13311.6.2 配置寄存器(WWDG_CFR)-------------------------------------------------------13411.6.3 状态寄存器(WWDG_SR)---------------------------------------------------------13411.7WWDG寄存器映像----------------------------------------------------------------------135 12高级控制定时器(TIM1) 13612.1简介------------------------------------------------------------------------------------------13612.2主要特性------------------------------------------------------------------------------------13612.3框图------------------------------------------------------------------------------------------13712.4功能描述------------------------------------------------------------------------------------13812.4.1 时基单元-----------------------------------------------------------------------------13812.4.2 计数器模式--------------------------------------------------------------------------13912.4.3 重复向下计数器--------------------------------------------------------------------14712.4.4 时钟选择-----------------------------------------------------------------------------14812.4.5 捕获/比较通道-----------------------------------------------------------------------15112.4.6 输入捕获模式-----------------------------------------------------------------------15312.4.7 PWM输入模式----------------------------------------------------------------------15412.4.8 强置输出模式-----------------------------------------------------------------------15512.4.9 输出比较模式-----------------------------------------------------------------------155模式----------------------------------------------------------------------15712.4.10 PWM12.4.11 互补输出和死区插入--------------------------------------------------------16012.4.12 使用刹车功能-----------------------------------------------------------------16112.4.13 在外部事件时清除OCxREF信号------------------------------------------16312.4.14 六步PWM的产生-------------------------------------------------------------16412.4.15 单脉冲模式--------------------------------------------------------------------16512.4.16 编码器接口模式--------------------------------------------------------------16712.4.17 定时器输入异或功能--------------------------------------------------------16912.4.18 与霍尔传感器的接口--------------------------------------------------------16912.4.19 TIM1定时器和外部触发的同步-------------------------------------------17112.4.20 定时器同步--------------------------------------------------------------------17412.4.21 调试模式-----------------------------------------------------------------------17412.5TIM1寄存器描述--------------------------------------------------------------------------17512.5.1 控制寄存器1(TIM1_CR1)--------------------------------------------------------17512.5.2 控制寄存器2(TIM1_CR2)--------------------------------------------------------17612.5.3 从模式控制寄存器(TIM1_SMCR)----------------------------------------------17812.5.4 DMA/中断使能寄存器(TIM1_DIER)-------------------------------------------17912.5.5 状态寄存器(TIM1_SR)------------------------------------------------------------18112.5.6 事件产生寄存器(TIM1_EGR)----------------------------------------------------18212.5.7 捕获/比较模式寄存器1(TIM1_CCMR1)---------------------------------------18312.5.8 捕获/比较模式寄存器2(TIM1_CCMR2)---------------------------------------18612.5.9 捕获/比较使能寄存器(TIM1_CCER)-------------------------------------------18712.5.10 计数器(TIM1_CNT)----------------------------------------------------------19012.5.11 预分频器(TIM1_PSC)--------------------------------------------------------19012.5.12 自动重装载寄存器(TIM1_ARR)-------------------------------------------19012.5.13 周期计数寄存器(TIM1_RCR)----------------------------------------------19112.5.14 捕获/比较寄存器1(TIM1_CCR1)-----------------------------------------19112.5.15 捕获/比较寄存器2(TIM1_CCR2)-----------------------------------------19212.5.16 捕获/比较寄存器3(TIM1_CCR3)-----------------------------------------19212.5.17 捕获/比较寄存器(TIM1_CCR4)-------------------------------------------19312.5.18 刹车和死区寄存器(TIM1_BDTR)-----------------------------------------19312.5.19 DMA控制寄存器(TIM1_DCR)---------------------------------------------19512.5.20 连续模式的DMA地址(TIM1_DMAR)------------------------------------19512.6TIM1寄存器图-----------------------------------------------------------------------------196 13通用定时器(TIMx) 19813.1概述------------------------------------------------------------------------------------------19813.2主要特性------------------------------------------------------------------------------------19813.3框图------------------------------------------------------------------------------------------19913.4功能描述------------------------------------------------------------------------------------20013.4.1 时基单元-----------------------------------------------------------------------------20013.4.2 计数器模式--------------------------------------------------------------------------20113.4.3 时钟选择-----------------------------------------------------------------------------20913.4.4 捕获/比较通道-----------------------------------------------------------------------21213.4.5 输入捕获模式-----------------------------------------------------------------------21313.4.6 PWM输入模式----------------------------------------------------------------------21413.4.7 强置输出模式-----------------------------------------------------------------------21513.4.8 输出比较模式-----------------------------------------------------------------------21613.4.9 PWM 模式----------------------------------------------------------------------------21713.4.10 单脉冲模式--------------------------------------------------------------------22013.4.11 在外部事件时清除OCxREF信号------------------------------------------22113.4.12 编码器接口模式--------------------------------------------------------------22213.4.13 定时器输入异或功能--------------------------------------------------------22413.4.14 定时器和外部触发的同步--------------------------------------------------22413.4.15 定时器同步--------------------------------------------------------------------22713.4.16 调试模式-----------------------------------------------------------------------23213.5TIMx寄存器描述--------------------------------------------------------------------------23313.5.1 控制寄存器1(TIMx_CR1)--------------------------------------------------------23313.5.2 控制寄存器2(TIMx_CR2)--------------------------------------------------------23413.5.3 从模式控制寄存器(TIMx_SMCR)----------------------------------------------23513.5.4 DMA/中断使能寄存器(TIMx_DIER)-------------------------------------------23713.5.5 状态寄存器(TIMx_SR)------------------------------------------------------------23813.5.6 事件产生寄存器(TIMx_EGR)----------------------------------------------------24013.5.7 捕获/比较模式寄存器1(TIMx_CCMR1)---------------------------------------24113.5.8 捕获/比较模式寄存器2(TIMx_CCMR2)---------------------------------------24413.5.9 捕获/比较使能寄存器(TIMx_CCER)-------------------------------------------24513.5.10 计数器(TIMx_CNT)----------------------------------------------------------24613.5.11 预分频器(TIMx_PSC)--------------------------------------------------------24613.5.12 自动重装载寄存器(TIMx_ARR)-------------------------------------------24713.5.13 捕获/比较寄存器1(TIMx_CCR1)-----------------------------------------24713.5.14 捕获/比较寄存器2(TIMx_CCR2)-----------------------------------------24813.5.15 捕获/比较寄存器3(TIMx_CCR3)-----------------------------------------24813.5.16 捕获/比较寄存器4(TIMx_CCR4)-----------------------------------------24913.5.17 DMA控制寄存器(TIMx_DCR)---------------------------------------------24913.5.18 连续模式的DMA地址(TIMx_DMAR)------------------------------------25013.6TIMx寄存器图-----------------------------------------------------------------------------250 14控制器局域网(bxCAN) 25314.1简介------------------------------------------------------------------------------------------25314.2主要特点------------------------------------------------------------------------------------25314.3总体描述------------------------------------------------------------------------------------25414.3.1 CAN 2.0B内核-----------------------------------------------------------------------25414.3.2 控制、状态和配置寄存器--------------------------------------------------------25414.3.3 发送邮箱-----------------------------------------------------------------------------25514.3.4 接收过滤器--------------------------------------------------------------------------25514.3.5 接收FIFO-----------------------------------------------------------------------------25514.4工作模式------------------------------------------------------------------------------------25614.4.1 初始化模式--------------------------------------------------------------------------25614.4.2 正常模式-----------------------------------------------------------------------------25714.4.3 睡眠模式（低功耗）--------------------------------------------------------------25714.4.4 测试模式-----------------------------------------------------------------------------25814.4.5 静默模式-----------------------------------------------------------------------------25814.4.6 环回模式-----------------------------------------------------------------------------25814.4.7 环回静默模式-----------------------------------------------------------------------25914.5功能描述------------------------------------------------------------------------------------25914.5.1 发送处理-----------------------------------------------------------------------------25914.5.2 时间触发通信模式-----------------------------------------------------------------26114.5.3 接收管理-----------------------------------------------------------------------------26114.5.4 标识符过滤--------------------------------------------------------------------------26214.5.5 报文存储-----------------------------------------------------------------------------26614.5.6 出错管理-----------------------------------------------------------------------------26714.5.7 位时间特性--------------------------------------------------------------------------26814.6中断------------------------------------------------------------------------------------------27114.7寄存器访问保护--------------------------------------------------------------------------27214.8CAN 寄存器描述-------------------------------------------------------------------------27314.8.1 控制和状态寄存器-----------------------------------------------------------------27314.8.2 邮箱寄存器--------------------------------------------------------------------------28214.8.3 CAN过滤器寄存器-----------------------------------------------------------------28814.9bxCAN寄存器列表-----------------------------------------------------------------------291 15I2C接口29515.1介绍------------------------------------------------------------------------------------------29515.2主要特点------------------------------------------------------------------------------------29515.4功能描述------------------------------------------------------------------------------------29815.4.1 I2C从模式----------------------------------------------------------------------------29815.4.2 I2C主模式----------------------------------------------------------------------------30115.4.3 错误条件-----------------------------------------------------------------------------30415.4.4 SDA/SCL线控制--------------------------------------------------------------------30515.4.5 SMBus--------------------------------------------------------------------------------30615.4.6 DMA请求----------------------------------------------------------------------------30915.4.7 包错误校验(PEC)-------------------------------------------------------------------31015.5中断请求------------------------------------------------------------------------------------31115.6I2C调试模式-------------------------------------------------------------------------------31215.7I2C寄存器描述----------------------------------------------------------------------------31215.7.1 控制寄存器1(I2C_CR1)-----------------------------------------------------------31215.7.2 控制寄存器2(I2C_CR2)-----------------------------------------------------------31415.7.3 自身地址寄存器1 (I2C_OAR1)-------------------------------------------------31515.7.4 自身地址寄存器2(I2C_OAR2)--------------------------------------------------31615.7.5 数据寄存器(I2C_DR)--------------------------------------------------------------31615.7.6 状态寄存器1(I2C_SR1)-----------------------------------------------------------31715.7.7 状态寄存器2 (I2C_SR2)----------------------------------------------------------31915.7.8 时钟控制寄存器(I2C_CCR)------------------------------------------------------32015.7.9 TRISE寄存器(I2C_TRISE)--------------------------------------------------------32115.8I2C寄存器地址映象----------------------------------------------------------------------322 16模拟/数字转换(ADC) 32316.1介绍------------------------------------------------------------------------------------------32316.2主要特征------------------------------------------------------------------------------------32316.3引脚描述------------------------------------------------------------------------------------32416.4功能描述------------------------------------------------------------------------------------32516.4.1 ADC开关控制-----------------------------------------------------------------------32516.4.2 ADC时钟-----------------------------------------------------------------------------32516.4.3 通道选择-----------------------------------------------------------------------------32516.4.4 单次转换模式-----------------------------------------------------------------------32616.4.5 连续转换模式-----------------------------------------------------------------------32616.4.6 时序图--------------------------------------------------------------------------------32616.4.7 模拟看门狗--------------------------------------------------------------------------32716.4.8 扫描模式-----------------------------------------------------------------------------32816.4.9 注入通道管理-----------------------------------------------------------------------32816.4.10 间断模式-----------------------------------------------------------------------32916.5校准------------------------------------------------------------------------------------------33016.6数据对齐------------------------------------------------------------------------------------33116.7可编程的通道采样时间-----------------------------------------------------------------33116.8外部触发转换-----------------------------------------------------------------------------33116.9DMA请求-----------------------------------------------------------------------------------332。

数据手册STM32F103xC STM32F103xDSTM32F103xE 增强型，32位基于ARM核心的带512K字节闪存的微控制器USB、CAN、11个定时器、3个ADC 、13个通信接口功能■内核：ARM 32位的Cortex™-M3 CPU −最高72MHz工作频率，在存储器的0等待周期访问时可达1.25DMips/MHz(Dhrystone2.1)−单周期乘法和硬件除法■存储器−从256K至512K字节的闪存程序存储器−高达64K字节的SRAM−带4个片选的静态存储器控制器。

支持CF卡、SRAM、PSRAM、NOR和NAND存储器−并行LCD接口，兼容8080/6800模式■时钟、复位和电源管理− 2.0～3.6伏供电和I/O引脚−上电/断电复位(POR/PDR)、可编程电压监测器(PVD)−4～16MHz晶体振荡器−内嵌经出厂调校的8MHz的RC振荡器−内嵌带校准的40kHz的RC振荡器−带校准功能的32kHz RTC振荡器■低功耗−睡眠、停机和待机模式−V BAT为RTC和后备寄存器供电■3个12位模数转换器，1μs转换时间(多达21个输入通道)−转换范围：0至3.6V−三倍采样和保持功能−温度传感器■2通道12位D/A转换器■DMA：12通道DMA控制器−支持的外设：定时器、ADC、DAC、SDIO、I2S、SPI、I2C和USART■调试模式−串行单线调试(SWD)和JTAG接口− Cortex-M3内嵌跟踪模块(ETM)■多达112个快速I/O端口− 51/80/112个多功能双向的I/O口，所有I/O口可以映像到16个外部中断；几乎所有端口均可容忍5V信号■多达11个定时器−多达4个16位定时器，每个定时器有多达4个用于输入捕获/输出比较/PWM或脉冲计数的通道和增量编码器输入−2个16位带死区控制和紧急刹车，用于电机控制的PWM高级控制定时器−2个看门狗定时器(独立的和窗口型的)−系统时间定时器：24位自减型计数器−2个16位基本定时器用于驱动DAC■多达13个通信接口−多达2个I2C接口(支持SMBus/PMBus)−多达5个USART接口(支持ISO7816，LIN，IrDA接口和调制解调控制)−多达3个SPI接口(18M位/秒)，2个可复用为I2S接口− CAN接口(2.0B 主动)− USB 2.0全速接口− SDIO接口■CRC计算单元，96位的芯片唯一代码■ECOPACK®封装表1器件列表参考基本型号STM32F103xCSTM32F103RC、STM32F103VC、STM32F103ZCSTM32F103xDSTM32F103RD、STM32F103VD、STM32F103ZDSTM32F103xESTM32F103RE、STM32F103ZE、STM32F103VE本文档英文原文下载地址：/stonline/products/literature/ds/14611.pdf目录1介绍 (4)2规格说明 (5)2.1器件一览 (5)2.2系列之间的全兼容性 (6)2.3概述 (6)2.3.1ARM®的Cortex™-M3核心并内嵌闪存和SRAM (6)2.3.2内置闪存存储器 (6)2.3.3CRC(循环冗余校验)计算单元 (7)2.3.4内置SRAM (7)2.3.5FSMC(可配置的静态存储器控制器) (7)2.3.6LCD并行接口 (7)2.3.7嵌套的向量式中断控制器(NVIC) (7)2.3.8外部中断/事件控制器(EXTI) (7)2.3.9时钟和启动 (7)2.3.10自举模式 (8)2.3.11供电方案 (8)2.3.12供电监控器 (8)2.3.13电压调压器 (8)2.3.14低功耗模式 (8)2.3.15DMA (9)2.3.16RTC(实时时钟)和后备寄存器 (9)2.3.17定时器和看门狗 (9)2.3.18I2C总线 (10)2.3.19通用同步/异步收发器(USART) (10)2.3.20串行外设接口(SPI) (10)2.3.21I2S(芯片互联音频)接口 (11)2.3.22SDIO (11)2.3.23控制器区域网络(CAN) (11)2.3.24通用串行总线(USB) (11)2.3.25通用输入输出接口(GPIO) (11)2.3.26ADC(模拟/数字转换器) (11)2.3.27DAC(数字至模拟信号转换器) (11)2.3.28温度传感器 (12)2.3.29串行单线JTAG调试口(SWJ-DP) (12)2.3.30内嵌跟踪模块(ETM) (12)3引脚定义 (15)4存储器映像 (28)5电气特性 (29)5.1测试条件 (29)5.1.1最小和最大数值 (29)5.1.2典型数值 (29)5.1.3典型曲线 (29)5.1.4负载电容 (29)5.1.5引脚输入电压 (29)5.1.6供电方案 (30)5.1.7电流消耗测量 (30)5.2绝对最大额定值 (30)5.3工作条件 (32)5.3.1通用工作条件 (32)5.3.2上电和掉电时的工作条件 (32)5.3.3内嵌复位和电源控制模块特性 (32)5.3.4内置的参照电压 (33)5.3.5供电电流特性 (33)5.3.6外部时钟源特性 (40)5.3.7内部时钟源特性 (44)5.3.8PLL特性 (45)5.3.9存储器特性 (45)5.3.10FSMC特性 (45)5.3.11EMC特性 (60)5.3.12绝对最大值(电气敏感性) (61)5.3.13I/O端口特性 (62)5.3.14NRST引脚特性 (64)5.3.15TIM定时器特性 (65)5.3.16通信接口 (65)5.3.17CAN(控制器局域网络)接口 (71)5.3.1812位ADC特性 (72)5.3.19DAC电气参数 (75)5.3.20温度传感器特性 (76)6封装特性 (77)6.1封装机械数据 (77)6.2热特性 (83)6.2.1参考文档 (84)6.2.2选择产品的温度范围 (84)7订货代码 (86)8版本历史 (87)1 介绍本文给出了STM32F103xC、STM32F103xD和STM32F103xE大容量增强型产品的订购信息和器件的机械特性。