答案
数字逻辑基础
（一）将下列二进制数和十六进制数化成等值的十进制数
（1）(10110)2；（2）(1011010)2；（3）(0.1011)2；（4）(0101.0110)2；（5）(3B)16； (6) (FF)16；（7）(0.35)16；（8）(7A.C1)16
（二）已知逻辑函数Y的真值表如表T1.2,试写出Y的逻辑函数.
(三)列出逻辑函数Y=的真值表
(四)写出图T1.4中逻辑电路的逻辑函数式。
T1.4
(五)利用逻辑代数的基本公式和常用公式简化下列各式。
(六)指出下列各式中哪些是四变量A,B,C,D的最大项和最小项。在最小项后的（）里填m，在最大项后的（）里填M，其他填X。
（七）写出图T1.7中各卡诺图所示的逻辑函数式。
T1.7
(八)用卡诺图化简以下逻辑函数
(九)化简逻辑函数给定约束条件为
.
组合逻辑电路自我检测题
（一）分析图T3.1电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。
图T3.1
（二）图T3.2是一个多功能函数发生电路。试写出当S0S1S2S3为0000～1111共16种不同状态时输出Y的函数逻辑式。
图T3.2
（三）试写出图T3.3电路输出Z的逻辑函数式。4选1数据选择器74LS153的逻辑图见图
图T3.3
（四）写出图T3.4电路输出Y1,Y2的逻辑函数式。3线－8线译码器74LS138的逻辑图见图3.4。
图T3.4
（五）试用数据选择器设计一个"逻辑不一致"电路，要求4个输入逻辑变量取值不一致时输出为1，取值一致时输出为0。
（六）什么叫竞争－冒险?当门电路的两个输入端同时向相反的逻辑状态转换（即一个从0变成1，一个从1变成0）时，输出端输否一定有干扰脉冲产生？
时序逻辑电路
（一）触发器有哪几种常见的电路结构形式？它们各有什么样的动作特点？
（二）分别写出RS触发器﹑JK触发器﹑T触发器和D触发器的特性表和特征方程。
（三）触发器的逻辑功能和电路结构形式之间的关系如何？
（四）在主从结构RS触发器电路中，若R﹑S﹑CP端的电压波形如图T4.4所示，试画出Q﹑端对应的电压波形。假定触发器的初始状态为Q=0。
图Ｔ４.4
（五）在主从结构JK触发器中，已知J﹑K﹑CP端的电压波形如图T4.5 所示，试画出Q﹑!Q端对应的电压波形。设触发器的初始状态为Q=0.
图Ｔ４.5
（六）在主从结构 T触发器中，已知T﹑CP端的电压波形如图T4.6所示，试画出Q﹑!Q端对应的电压波形。设触发器的初始状态为Q=0。
图T4.6
（七）已知CMOS边沿触发器输入端D和时钟信号CP的电压波形如图T4.7 所示，试画出Q和!Q端对应的电压波形。假定触发器的初始状态为Q=0。
图T4.7
（八）试比较路和时序逻辑电组合逻辑电路在逻辑功能上和电路结构上有何不同。
（九）指出下列各种电路结构类型的触发器中哪些能构成移位寄存器，哪些不能构成移位寄存器。如果能够，请在（）内画√，否则画×：
（1）基本RS触发器（）；（2）同步RS触发器（）；（3）主从结构触发器（）；
（４）维持阻塞触发器（）；（５）用ＣＭＯＳ传输门的边沿触发器（）。
（十）分析图Ｔ4.10时序电路的逻辑功能，写出电路的驱动方程和输出方程，画出电路的状态转换图和时序图。
图T4.10
（十一）试画出用４片４位双向移位寄存器74LS194组成１６位环行计数器的接线图。74LS194的电路图和功能表见图T4.11和表4.11。
74LS194电路图和功能表
图T4.11表
4.11
（十二）画出用上升沿触发的维持阻塞触发起组成４位异步二进制加法计数器和减法计数器的逻辑图。
（十三）分析图T4.13时序逻辑电路功能，写出电路的驱动方程﹑状态方程和输出方程，画出电路的状态转换图，并说明该电路能否自启动。
图T4.13
（十四）试用ＪＫ触发器和门电路设计一个同步七进制计数器。
（十五）试用同步十六进制计数器74LS161接成十二进制计数器。74LS161的功能表见表4.15。它的外部引线排列及功能与74161相同。
表4.15
（十六）画出用两片同步十进制计数器74LS160接成同步三十一进制计数器的接线图。可以附加必要的门电路。 74160的逻辑图和功能表见图4.16和表4.15
图4.16
脉冲波形的产生和整形
（一）试述施密特触发器输入信号波形的工作特点和主要用途。
（二）若反响输出的施密特触发器输入波形如图T6.2所示，试画出输出信号的波形。施密特触发器的转换电平V T+,V T-已在输入信号波形上标出。
图T6.2
（三）在图6.3用CMOS反相器组成的施密特触发器电路中，若R1＝50KΩ，
R2=100KΩ,V DD=5V,V TH=0.5V DD,试求电路的转换电平V T+,V T-以及回差电压ΔVT.
图6.3
（四）试说明单稳态触发器的工作特点和主要用途。
（五）试判断在图T6.5所使得单稳态触发器电路中，为加大输出脉冲宽度所采取得下列措施哪些是对的，哪些失措的。如果是对的，在（）内打√；如果失措的，在（）内打×；（1）加大Rd();（2）减小R（）；（3）加大C（）；（4）提高V DD（）；(5)增加输入出发脉冲的脉冲的宽度（）。
图6.5
（六）在图T6.6所使的对称式多谐振荡器电路中，是判断为提高振荡频率所采取得下列措施哪些是对的，哪些是错的。如果是对的，在（）内画√；如果是错的，在（）内画×：（1）加大电容C的电容量（）；（2）见效电阻R的阻值；（3）提高电源电压（）。
图6.6
（七）图T6.7是由同样的与非门结成的换行振荡器。今测得输出信号的重复频率位10KHZ,是求每个门的平均传输延迟时间。假定所有与非门接成的环形振荡器，今测得输出信号的重复频率位10MHZ，是求每个门的平均传输延迟时间。
假定所有与非门的传输延迟时间相同，而且t PHL=t PLH=t pd。
图6.7
（八）试画出用555定时器组成施密特触发器，单稳态触发器和多谐振荡器时电路的连接图。
集成数模转换器和模数转换器
（一）在图8.2.1所示的权电阻网络D/A转换器中，若取V REF=5V，试求当输入数字量为d3d2d1d0=0101时输出电压的大小。
（二）在图8.2.3给出的倒T形电阻网络D/A转换器中，若取V REF=-8V，试计算当d3﹑d2﹑d1﹑d0每一位输入代码分别为1时在输出端所产生的模拟电压值。（三）在图8.2.5由CB7520所组成的D/A转换器中，已知V REF=-10V，试计算当输入数字量从全0变到全1时输出电压的变化范围。如果想把输出电压的变化范围缩小一半，可以采取那些方法？
（四）影响D/A转换器精度的主要因素有哪些？
（五） D/A转换器的电路结构有哪些类型，各有和优缺点？
（六）什么是量化误差？它是怎样产生的？
（七）若A/D转换器（包括取样-保持电路）输入模拟电压信号的最高变化频率为10KHz，试说明取样频率的下限是多少？完成一次A/D转换器所用时间的上限是多少？
（八）说明影响A/D转换器精度的主要因素有哪些？
（九）比较并联型A/D转换器﹑逐次渐近型A/D转换器和双积分型A/D转换器的优缺点，指出它们各适于在哪些情况下采用。
； 数字电子技术基础试题 一、填空题 : （每空1分，共10分） 1． 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。【 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 图 1
2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。 A、或非门 B、与非门 （ C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。 A、通过大电阻接地（>Ω） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 " 5.请判断以下哪个电路不是时序逻辑电路（）。图2 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。图2 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3 . A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（）。 A、B、C、D、 10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。 \ A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式 Y= A + 2、用卡诺图法化简为最简或与式
数字电路答案 第一章习题 1-1 （1）10 108222*86*826=+= {{82 010110 262610110== {{2161 6 101100001011016== （2） 210 1081081*85*84*8154=++= {{{82001100 101154154 1101100== {{2166 1101100011011006C C == （3）101 10813.1251*85*81*815.1-=++= {{{82001001 10115.115.1 1101.001== {{2162 1101.0011101.0010.2D D == （4）2101 108131.6252*80*83*85*8203.5-=+++= {{{{82010000011101 203.5203.510000011.101== {{{2168 3 10000011.10110000011.101083.A A == 1-2 （1）{{285 5 10110110110155== {{2162 101101001011012D D == 10 810555*85*845=+= （2）{{{283 4 5 11100101011100101345== {{2165 11100101111001015E E == 2108103453*84*85*8229=++=
（3）{{{285 1 4 101.0011101.001100 5.14== {{2165 3 101.00110101.0011 5.3== 012 8105.145*81*84*8 5.1875--=++= （4）{{{287 4 4 100111.101100111.10147.4== {{{2162 7 100111.10100100111.101027.A A == 101 018625.398*58*78*45.47=++=- 1-3 （1）10 810161*86*814=+= {{82001110 16161110== {21611101110E E == （2）210 8101721*87*82*8122=++= {{{82001010 111172172 1111010== {{167 2 7101001111111010 A A == （3）1012 81061.536*81*85*83*849.672--=+++= {{{{82001110101011 61.5361.53110001.101011== {{{{2163 1 110001.10101100110001.1010110031.A C AC == （4）21012 810126.741*82*86*87*84*886.9375--=++++= {{{{{82001010100 110111126.74126.74 1010110.1111== {{{2165 6 1010110.111101010110.111156.F F == 1-4 （1）{{ 16200101010 22101010A A == {{285 2 10101010101052== 10 810525*82*842=+=
题1.1 完成下面的数值转换： （1）将二进制数转换成等效的十进制数、八进制数、十六进制数。 ①（0011101）2②（11011.110）2③（110110111）2 解：①（0011101）2 =1×24+ 1×23+ 1×22+ 1×20=(29)10 （0011101）2 =(0 011 101)2= (35)8 （0011101）2 =(0001 1101)2= (1D)16 ②(27.75)10，(33.6)8，(1B.C)16； ③(439)10，(667)8，(1B7)16； （2）将十进制数转换成等效的二进制数（小数点后取4位）、八进制数及十六进制数。①（89） ②（1800）10③（23.45）10 10 解得到：①(1011001)2，(131)8，(59)16； ②(11100001000) 2，(3410) 8，(708) 16 ③(10111.0111) 2，(27.31) 8，(17.7) 16； （3）求出下列各式的值。①（54.2）16=（）10 ②（127）8=（）16 ③（3AB6）16=（）4解①(84.125)10；②(57)16；③(3222312)4； 题1.2 写出5位自然二进制码和格雷码。 题1.3 用余3码表示下列各数 ①（8）10 ②（7）10 ③（3）10
解（1）1011；（2）1010；（3）0110 题1.4 直接写出下面函数的对偶函数和反函数。 ()()Y AB C D E C '=++ ()()Y AB A C C D E ''=+++ (())Y A B C D E '''=++++ ()Y A B C A B C '''=++ 解 (1)(())(())(2)()(())()(())(3)(())(())(4)D D D D Y A B C D E C Y A B C D E C Y A B A C C D E Y A B AC C D E Y A BC DE Y A B C D E Y ABC A B C Y A B C A B C '''''''=+++=+++''''''''=+++=+++''''''''''=='''''''=+++=+++，，，， 题1.5 证明下面的恒等式相等 ()()()()()()()()AB C B ABC A BC ABC AB B A B A B BC AD A B B D A C C D A C B D B D AB BC ''+=++''++=++=++++'''+++=+ 1、(AB+C)B=AB+BC=AB ( C+C')+ ( A+A')BC =ABC +ABC'+ABC + A'BC= ABC+ABC'+ A'BC 2、AB'+B+A'B=A+B+A'B=A+B+B=A+B 3、左=BC+AD ， 对偶式为(B+C)(A+D)=AB+AC+BD+CD 右=(A+B)(B+D) (A+C)(C+D)，对偶式为： AB+AC+BD+CD 对偶式相等，推得左=右。 4、(A+C')(B+D)(B+D')= (A+C')(B+BD+BD')= (A+C')B=AB+BC' 题1.7 在下列各个逻辑函数中，当变量A 、B 、C 为哪些取值组合时，函数Y 的值为1。 Y AB BC A C '=++ Y AB A B C A B ABC '''''=+++ Y AB A B C A B ABC '''''=+++ () Y AB BC A B '=++ Y=AB+BC+A'C = AB(C+C')+BC (A+A')+A'C(B+B') =m7+m6+m1+m3 使以上四个最小项为1时，Y 为1. 即：111；110；011；001 （2）000,001,011,100 （3）100,101,000,011,010,111 （4）110,111,010
1、3线–8线译码器分析 【习题】分析图P4–5所示电路，写出F1、F2、F3的函数表达式。 图P4–5 （1）3线–8线译码器特性： Y m A A A Y m A A A Y m A A A Y m A A A Y m A A A Y m A A A Y m A A A Y m A A A 0021044210 1121055210 2221066210 3321077210 ==== ==== ==== ====（2）利用3线–8线译码器特性写函数表达式： CBA D A B C D A B C D m m m m m m Y Y Y F + ? + ? ? ? = + + = ? ? = ? ? = 7 4 1 7 4 1 7 4 1 1 2、3线–8线译码器设计 【例4–9】用译码器实现一组多输出函数 F AB BC AC F AB BC ABC F AC BC AC 1 2 3 =++ =++ =++ ? ? ? ? ? （1）将输出函数写成最小项表达式，并进行变换： 7 5 4 1 7 5 4 1 7 5 4 1 1 ) ( ) ( ) ( Y Y Y Y m m m m m m m m ABC C B A C B A C B A C B B A C B A A C C B A AC C B B A F ? ? ? = ? ? ? = + + + = + + + = + + + + + = + + = （2）画实现电路：
3、触发器电路状态转移方程 【习题】 （1）A Q A AQ J n n =+=11 B Q B BQ K n n =+=11 ][][111111↓?+=+=+CP BQ Q A Q K Q J Q n n n n n （2）n Q A D 2⊕= ][][22212↑?+=⊕==+CP Q A Q A Q A D Q n n n n 4、小规模时序逻辑电路分析 【例6–1】参见教材。
思考题与习题思考题与习题 第一章 【1-1】（1）（1101）2= （13）10（2）（10111）2=（23）10 （3）（110011）2=（51）10 （4）（11.011）2=（3.375）10 【1-2】（1）（35）10=（100011）2 （2）（168）10 =（10101000）2 （3）（19.85）10=（10011.11011）2 （4）（199）10=（11000111）2 【1-3】（1）(1011011682)()55()AD ==（2）(1110011011682)1()715()CD == （3） (11000111011682 )36()1435()D == （4）(1010101111682)157()527()== 【1-4】答：数字逻辑变量能取“1”，“0”值。它们不代表数量关系，而是代表两种状态，高低电平. 【1-5】答：数字逻辑系统中有“与”，“或”，“非”三种基本运算，“与”指只有决定事件发生的所有的条件都成立，结果才会发生，只要其中有一个条件不成立，结果都不会发生. “与“指只要所有的条件中有一个条件成立，结果就会发生，除非所有的条件都不成立，结果才不会发生. ”非“指条件成立，结果不成立。条件不成立，结果反而成立。 【1-6】答：逻辑函数：指用与，或，非，等运算符号表示函数中各个变量之间逻辑关系的代数式子。 将由真值表写出逻辑函数表达式的方法： 1.在真值表中挑选出所有使函数值为1的变量的取值组合。 2.将每一个选出的变量取值组合对应写成一个由各变量相与的乘积项，在此过程中，如果某变量取值为1，该变量以原变量的形式出现在乘积项中，如果某变量取值为0，则该变量以反变量的形式出现在乘积项中。 3.将所有写出的乘积项相或，即可得到该函数的表达式。 【1-7】答：在n 输入量的逻辑函数中，若m 为包含n 个因式的乘积项，而且这n 个输入变量均以原变量或反变量的形式在m 中出现且仅出现一次，这m 称为该n 变量的一个最小项。 只由最小项组成的表达式称为最小项表达式。 【1-8】将n 个变量的全部最小项各用一个小方块表示，并使具有逻辑相邻性的最小项在几何位置上也相邻地排列起来，所得到的图形称为n 变量的卡诺图。
(此文档为word格式，下载后您可任意编辑修改！) 1.1将下列各式写成按权展开式： （352.6）10=3×102+5×101+2×100+6×10-1 （101.101）2=1×22+1×20+1×2-1+1×2-3 （54.6）8=5×81+54×80+6×8-1 （13A.4F）16=1×162+3×161+10×160+4×16-1+15×16-2 1.2按十进制0~17的次序，列表填写出相应的二进制、八进制、十六进制数。 解：略 解：分别代表28=256和210=1024个数。 （1750）8=（1000）10 （3E8）16=（1000）10 1.5将下列各数分别转换为二进制数：（210）8，（136）10，（88）16 1.6将下列个数分别转换成八进制数：（111111）2，（63）10，（3F）16 解：结果都为（77）8 解：结果都为（FF）16 1.8转换下列各数，要求转换后保持原精度： （0110.1010）余3循环BCD码=（1.1110）2 1.9用下列代码表示（123）10，（1011.01）2： 解：（1）8421BCD码： （123）10=（0001 0010 0011）8421BCD （1011.01）2=（11.25）10=（0001 0001.0010 0101）8421BCD （2）余3 BCD码 （123）10=（0100 0101 0110）余3BCD （1011.01）2=（11.25）10=（0100 0100.0101 1000）余3BCD （1）按二进制运算规律求A+B，A-B，C×D，C÷D， （2）将A、B、C、D转换成十进制数后，求A+B，A-B，C×D，C÷D，并将结果与（1）进行比较。 A-B=（101011）2=（43）10 C÷D=（1110）2=（14）10 （2）A+B=（90）10+（47）10=（137）10 A-B=（90）10-（47）10=（43）10 C×D=（84）10×（6）10=（504）10 C÷D=（84）10÷（6）10=（14）10 两种算法结果相同。
数字电子技术试卷(1) 一．填空（16） 1．十进制数123的二进制数是 1111011 ；十六进制数是 7B 。 2．是8421BCD 码，其十进制为 861 。 3．逻辑代数的三种基本运算是 与 ， 或 和 非 。 4．三态门的工作状态是 0 ， 1 ， 高阻 。 5．描述触发器逻辑功能的方法有 真值表，逻辑图，逻辑表达式，卡诺图，波形图 。 6．施密特触发器的主要应用是 波形的整形 。 7．设4位D/A 转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为 。 8．实现A/D 转换的主要方法有 ， ， 。 三．化简逻辑函数（14） 1．用公式法化简- - +++=A D DCE BD B A Y ，化为最简与或表达式。 解；D B A Y +=- 2．用卡诺图化简∑∑= m d D C B A Y ），，，，（）＋，，，， （84210107653),,,(，化为最简与或表达式。 四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。（15） 解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。 五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画出Q 端波形（设初态Q ＝0）(15)
解；（1）AQ Q Q n +=- +1 ， （2）、A Q n =+1 六．试用触发器和门电路设计一个同步的五进制计数器。（15） 七．用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出V O ，V C 的工作波形，并求出振荡频率。（15）
《数字电路与逻辑设计》作业 教材：《数字电子技术基础》 （高等教育出版社，第2版，2012年第7次印刷）第一章： 自测题： 一、 1、小规模集成电路，中规模集成电路，大规模集成电路，超大规模集成电路 5、各位权系数之和，179 9、01100101，01100101，01100110； 11100101，10011010，10011011 二、 1、× 8、√ 10、× 三、 1、A 4、B 练习题： 1.3、解： (1) 十六进制转二进制： 4 5 C 0100 0101 1100 二进制转八进制：010 001 011 100 2 1 3 4 十六进制转十进制：(45C)16=4*162+5*161+12*160=(1116)10 所以：(45C)16=(10001011100)2=(2134)8=(1116)10 (2) 十六进制转二进制： 6 D E . C 8 0110 1101 1110 . 1100 1000 二进制转八进制：011 011 011 110 . 110 010 000 3 3 3 6 . 6 2 十六进制转十进制：(6DE.C8)16=6*162+13*161+14*160+13*16-1+8*16-2=(1758.78125)10 所以：(6DE.C8)16=(011011011110. 11001000)2=(3336.62)8=(1758.78125)10
(3) 十六进制转二进制：8 F E . F D 1000 1111 1110. 1111 1101二进制转八进制：100 011 111 110 . 111 111 010 4 3 7 6 . 7 7 2 十六进制转十进制： (8FE.FD)16=8*162+15*161+14*160+15*16-1+13*16-2=(2302.98828125)10 所以：(8FE.FD)16=(100011111110.11111101)2=(437 6.772)8=(2302.98828125)10 (4) 十六进制转二进制：7 9 E . F D 0111 1001 1110 . 1111 1101二进制转八进制：011 110 011 110 . 111 111 010 3 6 3 6 . 7 7 2 十六进制转十进制： (79E.FD)16=7*162+9*161+14*160+15*16-1+13*16-2=(1950. 98828125)10 所以：(8FE.FD)16=(011110011110.11111101)2=(3636.772)8=(1950.98828125)10 1.5、解： (74)10 =(0111 0100)8421BCD=(1010 0111)余3BCD (45.36)10 =(0100 0101.0011 0110)8421BCD=(0111 1000.0110 1001 )余3BCD (136.45)10 =(0001 0011 0110.0100 0101)8421BCD=(0100 0110 1001.0111 1000 )余3BCD (374.51)10 =(0011 0111 0100.0101 0001)8421BCD=(0110 1010 0111.1000 0100)余3BCD 1.8、解 （1）(+35)=(0 100011)原= (0 100011)补 （2）(+56 )=(0 111000)原= (0 111000)补 （3）(-26)=(1 11010)原= (1 11101)补 （4）(-67)=(1 1000011)原= (1 1000110)补
一、 时序逻辑电路与组合逻辑电路不同， 其电路由 组合逻辑电路 和 存储电路（触发器） 两部分组成。 二、描述同步时序电路有三组方程，分别是 驱动方程 、状态方程 和 输 出方程 。 三、时序逻辑电路根据触发器的动作特点不同可分为 同步时序逻辑电路 和 异步时序逻辑电路 两大类。 四、试分析图 T7.5时序电路的逻辑功能，写出电路的驱动方程、状态方程 和输出方程，画出电路的状态转换图和时序图。 解：驱动方程： 00110 1J K J K Q ==== 状态方程： 1001 1 10 10n n Q Q Q Q Q Q Q ++==+ 输出方程： 10Y Q Q = 状态图：功能：同步三进制计数器
五、试用触发器和门电路设计一个同步五进制计数器。 解：采用3个D触发器，用状态000到100构成五进制计数器。 （1）状态转换图 （2）状态真值表 （3）求状态方程
（4）驱动方程 （5）逻辑图（略） [题7.1] 分析图P7.1所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。 解：触发器的驱动方程 2 0010210 10 21 1 J Q K J Q J Q Q K Q K ====???? ? ? ==??? 触发器的状态方程
1 20 0 1 10 101 1 2 210 n n n Q Q Q Q Q Q Q Q Q Q Q Q + + + = =+ = ? ?? ? ? ?? 输出方程 2 Y Q = 状态转换图如图A7.1所示 所以该电路的功能是：能自启动的五进制加法计数器。 [题7.3] 试分析图P7.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。 解：驱动方程 输出方程 状态方程 状态转换图如图 A7.3所示 01 J X Q =⊕01 K= 10 J X Q =⊕ 1 1 K= 10 () Z X Q Q =⊕? 1 0000010 () n Q J Q K Q X Q Q +=+=⊕ 1 1111101 () n Q J Q K Q X Q Q +=+=⊕?
1、1将下列各式写成按权展开式: (352、6)10=3×102+5×101+2×100+6×10-1 (101、101)2=1×22+1×20+1×2-1+1×2-3 (54、6)8=5×81+54×80+6×8-1 (13A、4F)16=1×162+3×161+10×160+4×16-1+15×16-2 1、2按十进制0~17的次序,列表填写出相应的二进制、八进制、十六进制数。 解:略 1、3二进制数00000000~11111111与0000000000~1111111111分别可以代表多少个数？解:分别代表28=256与210=1024个数。 1、4将下列个数分别转换成十进制数:(1111101000)2,(1750)8,(3E8)16 解:(1111101000)2=(1000)10 (1750)8=(1000)10 (3E8)16=(1000)10 1、5将下列各数分别转换为二进制数:(210)8,(136)10,(88)16 解:结果都为:(10001000)2 1、6将下列个数分别转换成八进制数:(111111)2,(63)10,(3F)16 解:结果都为(77)8 1、7将下列个数分别转换成十六进制数:(11111111)2,(377)8,(255)10 解:结果都为(FF)16 1、8转换下列各数,要求转换后保持原精度: 解:(1、125)10=(1、0010000000)10——小数点后至少取10位 (0010 1011 0010)2421BCD=(11111100)2 (0110、1010)余3循环BCD码=(1、1110)2 1、9用下列代码表示(123)10,(1011、01)2: 解:(1)8421BCD码: (123)10=(0001 0010 0011)8421BCD (1011、01)2=(11、25)10=(0001 0001、0010 0101)8421BCD (2)余3 BCD码 (123)10=(0100 0101 0110)余3BCD (1011、01)2=(11、25)10=(0100 0100、0101 1000)余3BCD 1、10已知A=(1011010)2,B=(101111)2,C=(1010100)2,D=(110)2 （1）按二进制运算规律求A+B,A-B,C×D,C÷D, （2）将A、B、C、D转换成十进制数后,求A+B,A-B,C×D,C÷D,并将结果与(1)进行比较。解:(1)A+B=(10001001)2=(137)10 A-B=(101011)2=(43)10 C×D=(111111000)2=(504)10 C÷D=(1110)2=(14)10 (2)A+B=(90)10+(47)10=(137)10 A-B=(90)10-(47)10=(43)10 C×D=(84)10×(6)10=(504)10 C÷D=(84)10÷(6)10=(14)10 两种算法结果相同。 1、11试用8421BCD码完成下列十进制数的运算。 解:(1)5+8=(0101)8421BCD+(1000)8421BCD=1101 +0110=(1 0110)8421BCD=13
《时序逻辑电路》练习题 [5.1] 分析图P5.8的计数器电路，说明这是多少进制的计数器。十进制计数器74160的功能表见表5.3.4。 [5.2] 分析图P5.9的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。十六进制计数器74LS161的功能表如表5.3.4所示。 [5.11]试分析图P5.11的计数器在M=1和M=0时各为几进制。74LS160的功能表同上题。 [5.12]图P5.12电路是可变进制计数器。试分析当控制变量A为1和0时电路各为几进制计数器。74LS161的功能表见题5.10。 [5.13]设计一个可控制进制的计数器，当输入控制变量M=0时工作在五进制，M=1
时工作在十五进制。请标出计数输入端和进位输出端。 [解] 见图A5.13。 [5.15]试分析图P5.15计数器电路的分频比(即Y与CP的频率之比)。74LS161的功能表见题5.10。 [解] 利用与上题同样的分析方法，可得74LS161(1)和74LS161(2)的状态转换图如图A5.15(a)、(b)所示。可见，74LS 161(1)为七进制计数器，且每当电路状态由1001~1111时，给74LS 161(2)一个计数脉冲。74LS 161(2)为九进制计数器，计数状态由0111~1111循环。整个电路为63进制计数器，分频比为1:63。 [5.16] 图P5.16电路是由两片同步十进制计数器74160组成的计数器，试分析这是多少进制的计数器，两片之间是几进制。74160的功能表见题5.10。 [解] 第（1）片74160接成十进制计数器，第（2）片74160接成了三进制计数器。第（1）片到第（2）片之间为十进制，两片中串联组成71~90的二十进制计数器。
第1单元能力训练检测题（共100分，120分钟） 一、填空题：（每空分，共20分） 1、由二值变量所构成的因果关系称为逻辑关系。能够反映和处理逻辑关系的数学工具称为逻辑代数。 2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。 3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。在逻辑关系中，最基本的关系是与逻辑、或逻辑和非逻辑。 4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的 权不同。十进制计数各位的基数是10，位权是10的幂。 5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。 6、进位计数制是表示数值大小的各种方法的统称。一般都是按照进位方式来实现计数的，简称为数制。任意进制数转换为十进制数时，均采用按位权展开求和的方法。 7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用 乘2取整法。 8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换 的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。 9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。 10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。 13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。 14、在化简的过程中，约束项可以根据需要看作1或0。 二、判断正误题（每小题1分，共10分） 1、奇偶校验码是最基本的检错码，用来使用PCM方法传送讯号时避免出错。（对） 2、异或函数与同或函数在逻辑上互为反函数。（对） 3、8421BCD码、2421BCD码和余3码都属于有权码。（错） 4、二进制计数中各位的基是2，不同数位的权是2的幂。（对）
第一章 二进制到十六进制、十进制 (1)()2=(97)16=(151)10 (2)(1101101)2=(6D)16=(109)10 (3)2=16=(0.)10 (4)2=16=10 十进制到二进制、十六进制 (1)(17)10=(10001)2=(11)16 (2)(127)10=(1111111)2=(7F)16 16 21016210)3.19()1010 1(11001.101(25.7)(4))A D7030.6()0101 0000 0111 1101 0110 (0.0110(0.39)(3) B 用公式化简逻辑函数 (1)Y=A+B (3)Y=1 ） ＝＋（解：1A A 1)2( C B A C C B A C B Y C B A C B A Y AD C C B AD C B C B AD D C A AB D CD B A Y )()(Y )4(解： (5)Y=0 (7)Y=A+CD E ABCD E C ABCD CE AD B BC CE AD B BC Y CE AD B BC B A D C AC Y )()()() ()()6(解： C B A C B C B A A C B A C B A C B A C B C B A A C B A C B A C B A Y C B A C B A C B A Y )() )(())()(() )()((8解：）（ D A D A C B Y )9( E BD E D B F E A AD AC Y )10( (a) C B C B A Y (b) C B A ABC Y (c) ACD D C A D C A B A Y D AC B A Y 21, (d) C B A ABC C B A C B A Y BC AC AB Y 21, 1.10 求下列函数的反函数并化简为最简与或式 (1)C B C A Y (2)D C A Y C B C B AC C B AC B A BC AC C A B A BC AC C A B A Y BC AC C A B A Y ))((]))([())(())(()3(解： (4)C B A Y D C AB D C B D C A D C B D A C A C D C B C A D A Y C D C B C A D A Y )() )(())()(()5(解： (6)0 Y 1.11 将函数化简为最小项之和的形式 C B A C B A ABC BC A C B A C B A C B A ABC BC A C B A A C B B A BC A C B AC BC A Y C B AC BC A Y )()()1(解： D C B A CD B A D C B A ABCD BCD A D C B A Y ）（2
数字电子技术基础考题 」、填空题：（每空3分，共15分） 辑表达式 ）和（ 卡诺图 路，称为全加器。 等° 17. 根据不同需要，在集成计数器芯片的基础上，通过采用 进位输出置最小数法 等方法可以实现任意进制的技术器。 18. 4. 一个JK 触发器有_2_个稳态，它可存储_J — 位二进制数。 19. 若将一个正弦波电压信号转换成 同一频率的矩形波，应采用 多谐振荡器 _______ 电路。 20. __________________________________________ 把JK 触发器改成T 触发器的方法是J=k=t __________________________________________________ 。 21. N 个触发器组成的计数器最多可以组成 _^n 进制的计数 器。 1逻辑函数有四种表示方法，它们分别是（ 真值表 ）、（ 逻辑图 2. 将2004个“ 1 ”异或起来得到的结果是（ 3. 由555定时器构成的三种电路中, ）和（ 是脉冲的整形电路。 4. TTL 器件输入脚悬空相当于输入（ 电平。 5. 基本逻辑运算有：（and not ）和（or ）运算。 6. 采用四位比较器对两个四位数比较时, 先比较 最咼 位。 7. 触发器按动作特点可分为基本型、 （同步型 主从型 ）和边沿型; 如果要把一宽脉冲变换为窄脉冲应采用 积分型单稳态 触发器 9. 目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是 TTL ）电路和 CMOS ）电路。 10. 施密特触发器有（ 2 ）个稳定状态?，多谐振荡器有（0 ）个稳定状态。 11.数字系统按组成方式可分为 功能扩展电路、功能综合电路 两种; 12?两二进制数相加时，不考虑低位的进位信号是 加器。 13?不仅考虑两个 本位 .相加，而且还考虑来自 低位进位 _______ 相加的运算电 14.时序逻辑电路的输出不仅和 该时刻输入变量的取值 有关，而且还与_电路原来 的状态 有关。 15?计数器按CP 脉冲的输入方式可分为 同步计数器和 异步计数器。 16?触发器根据逻辑功能的不同，可分为 rs jk 反馈归零法 置数法
数字电子技术练习题及答案 一、填空题 1、(238)10＝( )2 ＝( EE )16。(110110.01)2＝( 36.4 )16＝( 54.25 )10。 2、德?摩根定理表示为 B A +＝( B A ? ) , B A ?＝( B A + )。 3、数字信号只有（ 两 ）种取值，分别表示为（ 0 ）和（ 1 ）。 4、异或门电路的表达式是( B A B A B A +=⊕ )；同或门的表达式是( B A AB B A ?+=⊙ ) 。 5、组成逻辑函数的基本单元是（ 最小项 ）。 6、与最小项C AB 相邻的最小项有( C B A )、( C B A ? ) 和 ( ABC ) 。 7、基本逻辑门有（ 与门 ）、（ 或门 ）和（ 非门 ）三种。复合门有（ 与非门 ）、（ 或非门 ）、（ 与或非门 ）和（ 异或门 ）等。 8、 9、 10、最简与或式的定义是乘积项的（ 个数最少 ），每个乘积项中相乘的（ 变量个数也最少）的与或表达式。 11、在正逻辑的约定下，“1”表示（ 高电平 ），“0”表示（ 低电平 ）。在负逻辑的约定下，“1”表示（ 低电平 ），“0”表示（ 高电平 ）。 12、一般TTL 门电路输出端( 不能 )直接相连，实现线与。(填写“能”或“不能”) 13、三态门的三种可能的输出状态是( 高电平 )、( 低电平 )和( 高阻态 )。 14、实现基本和常用逻辑运算的(电子电路)，称为逻辑门电路，简称门电路。 15、在TTL 三态门、OC 门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为（OC 门），能实现总线连接方式的的门为（三态门）。 16、T TL 与非门的多余输入端不能接（ 低 ）电平。 17、 18、真值表是将输入逻辑变量的（ 所有可能取值 ）与相应的（ 输出变量函数值 ）排列在一起而组成的表格。 19、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于（该时刻各个输入变量的取值）。 20、用文字、符号或者数码表示特定对象的过程叫做（ 编码 ）。把代码的特定含义翻译出来的过程叫（ 译码 ）。 在几个信号同时输入时，只对优先级别最高的进行编码叫做（ 优先编码 ）。 21、两个1位二进制数相加，叫做（半加器）。两个同位的加数和来自低位的进位三者相加，叫做（全加器）。 22、比较两个多位二进制数大小是否相等的逻辑电路，称为(数值比较器)。 23、半导体数码显示器的内部接法有两种形式：共(阳)极接法和共(阴)极接法。对于共阳接法的发光二极管数码显示器，应采用(低)电平驱动的七段显示译码器。 24、能够将（ 1个 ）输入数据，根据需要传送到（ m 个 ）输出端的任意一个输出端的电路，叫做数据分配器。 25、在多路传输过程中，能够根据需要将（ 其中任意一路挑选出来 ）的电路，叫做数据选择器，也称为多路选择器或多路开关。 26、触发器又称为双稳态电路，因为它具有（ 两个 ）稳定的状态。 27、根据逻辑功能不同，触发器可分为（ RS 触发器 ）、（ D 触发器 ）、（ JK 触发器 ）、（ T 触发器 ）和（ T ’触发器 ）等。根据逻辑结构不同，触发器可分为（ 基本触发器 ）、（ 同步触发器 ）和（ 边沿触发器 ）等。 28、JK 触发器在JK ＝00时，具有（ 保持 ）功能，JK ＝11时；具有（ 翻转 ）功能；JK ＝01时，具有（ 置0 ）功能；JK ＝10时，具有（ 置1 ）功能。 29、JK 触发器具有（ 保持 ）、（ 置0 ）、（ 置1 ）和（ 翻转 ）的逻辑功能。D 触发器具有（ 置0 ）和（ 置1 ）的逻辑功能。RS 触发器具有（ 保持 ）、（ 置0 ）和（ 置1 ）的逻辑功能。 T 触发器具有（ 保持 ）和（ 翻转 ）的逻辑功能。T ’触发器具有（ 翻转 ）的逻辑功能。 30、边沿触发器具有共同的动作特点，即触发器的次态仅取决于CP 信号（ 上升沿或下降沿 ）到来时刻输入的逻辑状态，而在这时刻之前或之后，输入信号的变化对触发器输出的状态没有影响。 31、基本RS 触发器的特性方程是（ n n Q R S Q +=+1 ）；其约束条件是（ 0=RS ）。JK 触发器的特性方程是（ n n n Q K Q J Q +=+1 ）；D 触发器的特性方程是（ D Q n =+1 ）；T 触发器的特性方程是（ n n n Q T Q T Q +=+1 ）； T ’触发器的特性方程是（ n n Q Q =+1 ）。
数电课后答案康华光第五版(完整)
第一章数字逻辑习题1．1数字电路与数字信号 1.1.2 图形代表的二进制数 010110100 1．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例 MSB LSB 0 1 2 11 12 （ms） 解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ 占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10% 1.2数制 1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于42 （2）127 （4）2.718 解：（2）（127）D=72-1=（10000000）B-1=（1111111）B=（177）O=（7F）H
（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H 1.4二进制代码 1.4.1将下列十进制数转换为8421BCD码：（1）43 （3）254.25 解：（43）D=（01000011）BCD 1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28 （1）+ （2）@ （3）you (4)43 解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。 （1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H （2）@的ASCⅡ码为1000000,(01000000)B=(40)H (3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75 (4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,33 1.6逻辑函数及其表示方法 1.6.1在图题1. 6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
数字电子技术练习题及 答案 TPMK standardization office【 TPMK5AB- TPMK08- TPMK2C- TPMK18】
数 字电子技术练习题及答案 一、填空题 1、(238)10＝( 11101110 )2 ＝( EE )16。(110110.01)2＝( 36.4 )16＝( 54.25 )10。 2、德?摩根定理表示为 B A +＝( B A ? ) , B A ?＝( B A + )。 3、数字信号只有（ 两 ）种取值，分别表示为（ 0 ）和（ 1 ）。 4、异或门电路的表达式是( B A B A B A +=⊕ )；同或门的表达式是( B A AB B A ?+=⊙ ) 。 5、组成逻辑函数的基本单元是（ 最小项 ）。 6、与最小项C AB 相邻的最小项有( C B A )、( C B A ? ) 和 ( ABC ) 。 7、基本逻辑门有（ 与门 ）、（ 或门 ）和（ 非门 ）三种。复合门有（ 与非门 ）、（ 或非门 ）、（ 与或非门 ）和（ 异或门 ）等。 8、 9、 10、最简与或式的定义是乘积项的（ 个数最少 ），每个乘积项中相乘的（ 变量个数也最少）的与或表达式。 11、在正逻辑的约定下，“1”表示（ 高电平 ），“0”表示（ 低电平 ）。在负逻辑的约定下，“1”表示（ 低电平 ），“0”表示（ 高电平 ）。 12、一般TTL 门电路输出端( 不能 )直接相连，实现线与。(填写“能”或“不能”) 13、三态门的三种可能的输出状态是( 高电平 )、( 低电平 )和( 高阻态 )。 14、实现基本和常用逻辑运算的(电子电路)，称为逻辑门电路，简称门电路。 15、在TTL 三态门、OC 门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为（OC 门），能实现总线连接方式的的门为（三态门）。 16、T TL 与非门的多余输入端不能接（ 低 ）电平。 17、 18、真值表是将输入逻辑变量的（ 所有可能取值 ）与相应的（ 输出变量函数值 ）排列在一起而组成的表格。 19、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于（该时刻各个输入变量的取值）。 20、用文字、符号或者数码表示特定对象的过程叫做（ 编码 ）。把代码的特定含义翻译出来的过程叫（ 译码 ）。 在几个信号同时输入时，只对优先级别最高的进行编码叫做（ 优先编码 ）。 21、两个1位二进制数相加，叫做（半加器）。两个同位的加数和来自低位的进位三者相加，叫做（全加器）。 22、比较两个多位二进制数大小是否相等的逻辑电路，称为(数值比较器)。 23、半导体数码显示器的内部接法有两种形式：共(阳)极接法和共(阴)极接法。对于共阳接法的发光二极管数码显示器，应采用(低)电平驱动的七段显示译码器。 24、能够将（ 1个 ）输入数据，根据需要传送到（ m 个 ）输出端的任意一个输出端的电路，叫做数据分配器。 25、在多路传输过程中，能够根据需要将（ 其中任意一路挑选出来 ）的电路，叫做数据选择器，也称为多路选择器或多路开关。