第三章组合逻辑电路 第一节重点与难点 一、重点： 1.组合电路的基本概念 组合电路的信号特点、电路结构特点以及逻辑功能特点。 2.组合电路的分析与设计 组合电路分析是根据已知逻辑图说明电路实现的逻辑功能。 组合电路设计是根据给定设计要求及选用的器件进行设计，画出逻辑图。如果选用小规模集成电路SSI，设计方法比较规范且容易理解，用SSI设计是读者应掌握的最基本设计方法。由于设计电路由门电路组成，所以使用门的数量较多，集成度低。 若用中规模集成电路MSI进行设计，没有固定的规则，方法较灵活。 无论是用SSI或MSI设计电路，关键是将实际的设计要求转换为一个逻辑问题，即将文字描述的要求变成一个逻辑函数表达式。 3.常用中规模集成电路的应用 常用中规模集成电路有加法器、比较器、编码器、译码器、数据选择器和数据分配器等，重要的是理解外部引脚功能，能在电路设计时灵活应用。 4.竞争冒险现象 竞争冒险现象的产生原因、判断是否存在竞争冒险现象以及如何消除。 二、难点： 1.组合电路设计 无论是用SSI还是用MSI设计电路，首先碰到的是如何将设计要求转换为逻辑问题，得到明确的真值表，这一步既是重点又是难点。总结解决这一难点的方法如下： （1）分析设计问题的因果关系，分别确定输入变量、输出变量的个数及其名称。 （2）定义逻辑变量0、1信号的含义。无论输入变量、输出变量均有两个状态0、1，这两个状态代表的含义由设计者自己定义。 （3）再根据设计问题的因果关系以及变量定义，列出真值表。 2.常用组合电路模块的灵活应用 同样的设计要求，用MSI设计完成后，所得的逻辑电路不仅与所选芯片有关，而且还与设计者对芯片的理解及灵活应用能力有关。读者可在下面的例题和习题中体会。 3.硬件描述语言VHDL的应用 VHDL的应用非常灵活，同一个电路问题可以有不同的描述方法，初学者可以先仔细阅读已有的程序实例，再自行设计。 三、考核题型与考核重点 1.概念与简答 题型1为填空、判断和选择； 题型2为叙述基本概念与特点。 建议分配的分数为3～6分。 2.综合分析与设计
数字电路教案 本课程理论课学时数为70，实验24学时。各章学时分配见下表：
第一章逻辑代数基础 【本周学时分配】 本周5学时。周二1~2节，周四3~5节。 【教学目的与基本要求】 1、掌握二进制数、二—十进制数（主要是8421 BCD码） 2、熟练掌握逻辑代数的若干基本公式和常用公式。 3、熟练掌握逻辑函数的几种表达形式。 【教学重点与教学难点】 本周教学重点： 1、绪论：重点讲述数字电路的基本特点、应用状况和课程主要内容。 2、逻辑代数的基本运算：重点讲述各种运算的运算规则、符号和表达式。 3、逻辑代数的基本公式和常用公式：重点讲述逻辑代数的基本公式与普通代数公式的区别，常用公式的应用背景。 4、逻辑函数的表示方法：重点讲述各种表示方法的特点和相互转换方法。 本周教学难点： 反演定理和对偶定理：注意两者之间的区别、应用背景和变换时应注意的问题。【教学内容与时间安排】 一、绪论（约0.5学时） 1、电子电路的分类。 2、数字电路的基本特点。 3、数字电路的基本应用。 4、本课程的主要内容； 5、本课程的学习方法和对学生的基本要求。 二、数制与码制（约1.5学时）（若前置课程已学，可作简单复习0.5学时） 1、几种不同进制（二、八、十、十六进制）。 2、几种不同进制相互转换。 3、码制（BCD码）。 三、逻辑代数 1、基本逻辑运算和复合逻辑运算：与、或、非运算是逻辑代数的基本运算；还可以形成其他复合运算，常用的是与非、或非、与或非、异或、同或运算。（约0.5学时） 2、常用公式（18个）（约0.5学时） 3、基本定理（代入定理、反演定理、对偶定理）（约0.5学时） 4、逻辑函数的概念及表示方法（约0.5学时） 5、逻辑函数各种表示方法间的转换：常用的转换包括：函数式←→真值表；函数式←→逻辑图（约1学时）
数字电子技术第6版答案[《数字电子技术》课程考 试改革初探] 1 传统的《数字电子技术》课程主要问题及考试、成绩评定方法 数字电子技术的教学与实验,与本科院校的教学方法相似,以系统传授电路知识和测试为目标,教学分为理论教学和实验教学,实验只是为了验证理论分析结论。这样的教学必然会导致问题。譬如:理论与实际脱节,学生所学知识不能解决生产实际问题。如学生顶岗时往往说得头头是道,对电路的理论计算分析也不差,却不能实际判断电路的逻辑关系,碰到实际问题无从下手,甚至连简单的与非逻辑关系都不能实际判断。这样的一些问题引发了我们对课程的思考,以前,我们只注重了理论或单项技能的传授,却忽视了课程核心能力的培养。 在评价内容上,根据课程考核说明的要求命题,采用闭卷方式统一考试,重点考核本课程的基本概念、基本知识、基本技能和知识应用能力。课程成绩由平时考核和期末考试两部分组成:平时成绩占课程总分的40％(平时作业10%、课堂答问10%、实验20%),期末考试占课程总分的60％。 2 《数字电子技术》课程考试改革初探 2.1?考试改革的意义 传统教学的弊端和现代企业对学生专业知识和职业能力的要求形成了一对矛盾。从学生的就业考虑,从学校的专业发展考虑,我们必须进行数字电子技术的教学改革。 (1)考试改革是高职学院适应社会对专业人才的变化的必然要求。要求学生正确识别、检测数字逻辑器件及正确使用与维护数字逻辑测试仪表的能力;具有分析、测试、改进、制作常用数字逻辑电路的能力;具有整机电路设计、分析、焊接、装配、调试与测试的能力。 (2)考试内容和方法的改革是更好地巩固所学知识,培养学生动手
和理论实践结合能力的必然要求。通过考试模式的改革,把过去单纯的应试教育转变为综合培养学生综合素质的大检阅台,能够加深学生的专业知识,是扩大学生视野的良好措施。 (3)考试模式改革是探索新形势要求下的必然选择。对考试模式的不断改革,寻找适应在现代教育制度下更好地把书本知识和工程实践相结合,对于申报省级教改试点专业,争创示范性高职的需要。 2.2?考试改革的总体思路 我们打破了过去仅通过一张考卷来定学生学习成绩的做法。如今我们实行“理论课”与“实践课”分别考核的办法。“理论课”的考核又分平时考核和期末考核两部分。平时考核注重考查学生对教学过程的参与程度;期末考核注重学生对理论性知识和技能性知识的理解、把握与运用情况。“实践课”的考核主要是考查学生的技能训练情况和结果,包括学生的动手能力、对知识及实践技能的掌握程度、处理现场问题的方法及能力等情况,由多方面共同构成学生的成绩,而且由学生自己、其他同学、教师共同参与成绩评定。同时尝试师生共同出题建设课程考课,并及时更新;开设诚信考场(无教师监考,学生签订并遵守诚信承诺)。 2.3?考试改革的具体做法 学生的最后成绩由四部分构成,出勤及学习态度占10%,作业及其质量占10%,实践动手能力占20%,的综合应用能力60%。 (1)学生课程出勤及学习态度方面。此次改革对学生出勤的权重是占总体分值比例为10%。本部分内容不仅包括学生的出勤次数,而且综合考虑学生笔记、课堂问题回答情况。 (2)作业及其质量方面。本次改革对学生作业及其质量的权重占总体分值比例为10%。本部分需要考查学生平时作业完成次数,同时还应考虑学生作业质量完成情况。 (3)实践动手能力方面。给定学生做数字电子技术实验,考查学生在规定的时间和条件下完成任务的效果。本次改革对学生实践动手能力的权重为20%。
第一章 二进制到十六进制、十进制 (1)()2=(97)16=(151)10 (2)(1101101)2=(6D)16=(109)10 (3)2=16=(0.)10 (4)2=16=10 十进制到二进制、十六进制 (1)(17)10=(10001)2=(11)16 (2)(127)10=(1111111)2=(7F)16 16 21016210)3.19()1010 1(11001.101(25.7)(4))A D7030.6()0101 0000 0111 1101 0110 (0.0110(0.39)(3) B 用公式化简逻辑函数 (1)Y=A+B (3)Y=1 ） ＝＋（解：1A A 1)2( C B A C C B A C B Y C B A C B A Y AD C C B AD C B C B AD D C A AB D CD B A Y )()(Y )4(解： (5)Y=0 (7)Y=A+CD E ABCD E C ABCD CE AD B BC CE AD B BC Y CE AD B BC B A D C AC Y )()()() ()()6(解： C B A C B C B A A C B A C B A C B A C B C B A A C B A C B A C B A Y C B A C B A C B A Y )() )(())()(() )()((8解：）（ D A D A C B Y )9( E BD E D B F E A AD AC Y )10( (a) C B C B A Y (b) C B A ABC Y (c) ACD D C A D C A B A Y D AC B A Y 21, (d) C B A ABC C B A C B A Y BC AC AB Y 21, 1.10 求下列函数的反函数并化简为最简与或式 (1)C B C A Y (2)D C A Y C B C B AC C B AC B A BC AC C A B A BC AC C A B A Y BC AC C A B A Y ))((]))([())(())(()3(解： (4)C B A Y D C AB D C B D C A D C B D A C A C D C B C A D A Y C D C B C A D A Y )() )(())()(()5(解： (6)0 Y 1.11 将函数化简为最小项之和的形式 C B A C B A ABC BC A C B A C B A C B A ABC BC A C B A A C B B A BC A C B AC BC A Y C B AC BC A Y )()()1(解： D C B A CD B A D C B A ABCD BCD A D C B A Y ）（2
第六章习题 第六章（选择、判断共25题） 一、选择题 1．下列表达式中不存在竞争冒险的有 。 A.Y =B +A B B.Y =A B +B C C.Y =A B C +A B D.Y =(A +B )A D 2．若在编码器中有50个编码对象，则要求输出二进制代码位数 为 位。 A.5 B.6 C.10 D.50 3.一个16选一的数据选择器，其地址输入（选择控制输入）端 有 个。 A.1 B.2 C.4 D.16 4.下列各函数等式中无冒险现象的函数式有 。 A.B A AC C B F ++= B.B A BC C A F ++= C. B A B A B C C A F +++= D.C A B A BC B A AC C B F +++++= E.B A B A AC C B F +++= 5．函数C B AB C A F ++=，当变量的取值为 时，将出现冒险现象。 A.B =C =1 B.B =C =0 C.A =1，C =0 D.A =0，B =0
6．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的 逻辑表达式为Y = 。 A.3X A A X A A X A A X A A 01201101001+++ B.001X A A C.101X A A D.3X A A 01 7.一个8选一数据选择器的数据输入端有 个。 A.1 B.2 C.3 D.4 E.8 8．在下列逻辑电路中，不是组合逻辑电路的有 。 A.译码器 B.编码器 C.全加器 D.寄存器 9．八路数据分配器，其地址输入端有 个。 A.1 B.2 C.3 D.4 E.8 10．组合逻辑电路消除竞争冒险的方法有 。 A. 修改逻辑设计 B.在输出端接入滤波电容 C.后级加缓冲电路 D.屏蔽输入信号的尖峰干扰 11．101键盘的编码器输出 位二进制代码。
第六章 脉冲波形的产生和整形 [题6.1] 用施密特触发器能否寄存1位二值数据，说明理由。 [解] 不能，因为施密特触发器不具备记忆功能。 [题6.2] 在图P6.2（a ）所示的施密特触发器电路中，已知Ω=k R 101，Ω=k R 302。G 1和G 2为CMOS 反相器，V DD =15Ｖ。 （1）试计算电路的正向阈值电压ＶＴ＋、负向阈值电压ＶＴ－和回差电压△V T 。 （2）若将图P6.2（b ）给出的电压信号加到P6.2（a ）电路的输入端，试画出输出电压的波形。 ［解］ (1) V V V R R V TH T 1021530101121=???? ??+=???? ??+=+ V V V R R V TH T 521530101121=???? ??-=???? ??-=- V V V V T T T 5=-=?-+ (2) 见图A6.2。 ［题6.3］ 图P6.3是用ＣMOS 反相器接成的压控施密特触发器电路，试分析它的转换 电平ＶT+、V T- 以及回差电压△ＶT 与控制电压ＶCO 的关系。
[解] 设反相器G 1输入端电压为,I υ'则根据叠加定理得到 3123102132132132//////////// R R R R R R R R R R V R R R R R CO I I +++++='υυυ （1）在I υ升高过程中00=υ。当升至TH I V ='υ时，+=T I V υ，因而得到 2132132132////////R R R R R V R R R R R V V CO T TH +++=+ 3232121321////////R R R R R R R R R R V V V CO TH T +???? ??+-=+CO TH V R R R R R R V 3121311-???? ??++= （2）在I υ降低过程中DD 0V =υ。当降至TH I V ='υ时，-=T I V υ，于是可得 312312132132132////////////R R R R R V R R R R R V R R R R R V V DD CO T TH +++++=- 323213123121321////////////R R R R R R R R R R V R R R R R V V V DD CO TH T +???? ??+-+-=- CO TH V R R R R R R V 3121311-???? ??-+= （3） DD TH T T T V R R V R R V V V 21212==-=?-+（与V CO 无关） 根据以上分析可知，当Vco 变小时，V T+ 和V T- 均增大，但回差电压△V T 不变。 [题6.4] 在图P6.4施密特触发器电路中，若G 1和G 2为74LS 系列与非门和反相器它们的阈值电压V TH =1.1V ，R 1=1K Ω，二极管的导通压降V D =0.7V ，试计算电路的正向阈值电压V T+、负向阈值电压V T - 和回差电压△V T 。 [解] （1） 01 ,0===O O I υυυ，。 )(212D I I V R R R -+='υυ υI 增加，υI ˊ也增加，当υI = V T+ 时，υI ˊ=V TH =1.1V ，即 )(212D T TH V V R R R V -+=+
第六章习题课后 一、选择题 1．PROM和PAL的结构是。 A.PROM的与阵列固定，不可编程 B. PROM与阵列、或阵列均不可编程 C.PAL与阵列、或阵列均可编程 D. PAL的与阵列可编程 2．PAL是指。 A.可编程逻辑阵列 B.可编程阵列逻辑 C.通用阵列逻辑 D.只读存储器3．当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于。 A.组合逻辑电路 B.时序逻辑电路 C.存储器 D.数模转换器 4．PLD器件的基本结构组成有。 A.输出电路 B.或阵列 C. 与阵列 D. 输入缓冲电路 5．PLD器件的主要优点有。 A.集成密度高 B. 可改写 C.可硬件加密 D. 便于仿真测试 6．GAL的输出电路是。 A.OLMC B.固定的 C.只可一次编程 D.可重复编程 7．PLD开发系统需要有。 A.计算机 B. 操作系统 C. 编程器 D. 开发软件 8．只可进行一次编程的可编程器件有。 A.PAL B.GAL C.PROM D.PLD 9．可重复进行编程的可编程器件有。 A.PAL B.GAL C.PROM D.ISP-PLD 10．ISP-PLD器件开发系统的组成有。 A.计算机 B.编程器 C.开发软件 D.编程电缆 11．全场可编程（与、或阵列皆可编程）的可编程逻辑器件有。 A.PAL B.GAL C.PROM D.PLA 12.GAL16V8的最多输入输出端个数为。 A.8输入8输出 B.10输入10输出 C.16输入8输出 D.16输入1输出
13一个容量为1K×8的存储器有个存储单元。 A.8 B. 8192 C.8000 D. 8K 14．要构成容量为4K×8的RAM，需要片容量为256×4的RAM。 A. 8 B.4 C. 2 D.32 15．寻址容量为16K×8的RAM需要根地址线。 A. 8 B. 4 C.14 D.16K E. 16 16．RAM的地址码有8位，行、列地址译码器输入端都为4个，则它们的字线加位线共有条。 A.8 B.16 C.32 D.256 17．某存储器具有8根地址线和8根双向数据线，则该存储器的容量为。 A.8×3 B.8K×8 C.256×8 D. 256×256 18.采用对称双地址结构寻址的1024×1的存储矩阵有。 A.10行10列 B.5行5列 C.32行32列 D.1024行1024列 19．随机存取存储器具有功能。 A.读/写 B.无读/写 C.只读 D.只写 20．欲将容量为128×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输出端数为。 A.1 B.2 C.3 D.8 21．欲将容量为256×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输入端数为。 A.4 B.2 C.3 D.8 22．只读存储器ROM在运行时具有功能。 A.读/无写 B.无读/写 C.读/写 D.无读/无写 23．只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容。 A.全部改变 B.全部为0 C.不可预料 D.保持不变 24．随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的内容。 A.全部改变 B.全部为1 C.不确定 D.保持不变 25．一个容量为512×1的静态RAM具有。 A.地址线9根，数据线1根 B.地址线1根，数据线9根 C.地址线512根，数据线9根 D.地址线9根，数据线512根 26．用若干RAM实现位扩展时，其方法是将相应地并联在一起。
辽宁石油化工大学考试题 2007 -- 2008 学年第 2 学期 课程名称：数字电子技术考试形式：闭卷 授课学院：信息与控制工程学院试卷共8 页试卷：A 适用专业班级：自动化、电气、电信、测控06级 1．（166）8=（）16 =（）10 =（）2 2．D触发器的特征方程为，JK触发器的特征方 程为，T触发器的特征方程为。 3．能够存储二值信息或代码的器件有_____________、______________、 _______________。 4．下图所示权电阻网络D/A转换器中，若取V REF =5V，则当输入数字 量为d 3d 2 d 1 d =1101时输出电压为_____________。 5．下图中G1为TTL门电路，输出状态为_________。 二、选择题（每题3分，共15分） 1．测得某逻辑门输入A，B和输出F的波形如图所示，则F（A，B）的表达式为。
A、F=AB B、F=A+B C、F=A⊕B D、F=AB A B F 2．能实现分时传送数据逻辑功能的是（）。 A、TTL与非门 B、三态逻辑门 C、集电极开路门 D、CMOS逻辑门3．由555定时器构成的单稳态触发器，其输出脉冲宽度取决于。 A、电源电压 B、触发信号幅度 C、触发信号宽度 D、外接R、C的数值 4．为了构成4096×8的RAM，需要________片1024×2的RAM。 A、16片； B、8片； C、4片； D、2片。 5．某模/数转换器的输入为0 ~10V模拟电压，输出为8位二进制数字信号（D7 ~ D0)。若输入电压是2V，则输出的数字信号为____________。 A、00100011 B、00110011 C、00100001 D、00110001 三、(6分)用卡诺图将下列逻辑函数化成最简“与或”式。 F(A,B,C,D)=∑m(0,6,9,10,12,15)+∑d(2,7,8,11,13,14) 四、（15分）某工厂有A、B、C三个车间，各需电力10千瓦，由变电所的 X、Y两台变压器供电。其中X变压器的功率为13千伏安，Y变压器的功率 为25千伏安。为合理供电，需设计一个送电控制电路。使控制电路的输出接 继电器线圈。送电时线圈通电；不送电时线圈不通电。要求利用与非门和异 或门完成设计电路。（写出真值表、列出逻辑表达式并化简、画出逻辑电路） 五、（10分）根据触发脉冲CP与输入信号D，B画出波形Q1、Q2，设Q1、Q2初 态为0。
第三章（组合逻辑电路）作业及答案 1、写出图3-1所示组合逻辑电路中输入输出的逻辑关系式和真值表。 图3-1：组合逻辑电路逻辑图 解：（1）C A A AC B A Y +=++=1 （2）D B C B A CD B A CD B A D BD CD A B A Y ++=++=+=++=）（ 2 2、试分析图3-2所示组合逻辑电路，写出其逻辑函数表达式。若设S 1﹑S 0为功能控制信号，A ﹑B 为输入信号，L 为输出，说明当S 1﹑S 0取不同信号值时，电路所实现的逻辑功能。 图3-2：组合逻辑电路逻辑图 3、试用与门、或门和非门，或者与门、或门和非门的组合来实现如下各逻辑函数关系，画出相应的逻辑电路图。 （1）1 Y AB BC =+ A B S 1 S =1 =1 & =1
（2）2Y A C B =+（） （3）3Y ABC B EF G =++（） & & 1 ≥Y1. 1 A B C . & 1 ≥Y2 . 1 A B C & 1 ≥1 ≥& & 1 A B C . E F G .Y3 . . . 4、试用门电路设计4线-2线优先编码器，输入、输出信号都是高电平有效，要求任一按键按下时，G S 为1，否则G S =0；还要求没有按键按下时，E O 信号为1，否则为0。
5、试用逻辑门电路设计一个2选1数据选择器，输入信号为A、B，选择信号为S，输出信号为Y，要求写出真值表、逻辑函数表达式和画出逻辑电路图。 6、某公司3条装配线各需要100kW电力，采用两台发电动机供电，一台100kW，另外一台是200kW，3条装配线不同时开工，试设计一个发电动机控制电路，可以按照需求启动发电动机以达到节电的目的。
第三章 组合逻辑电路 根据组合逻辑电路的不同特点，数字电路分成：组合逻辑电路（组合电路） 时序逻辑电路（时序电路） 组合逻辑电路的特点：任意时刻的输出仅仅取决于该时刻的输入，与电路原来状态无关。 ()n i i A A A f F Λ21，=（i =1，2，…m ） 3.1组合逻辑电路的分析 组合逻辑电路的分析方法：1）由逻辑图写出各输出端的逻辑表达式 2）化简和变换各逻辑表达式 3）列真值表 4）分析确定功能 例： C B A L ⊕⊕= 3.1.1 分析加法器 半加器真值表 (1)1位加法器 1）半加器 不考虑由低位进位来的加法器 B A A S ⊕== A B B
AB Co = 2）全加器 考虑低位进位的加法器 CI B A CI AB CI B A BCI A S +++= 全加器真值表 CI B B A CI A CO ++= S “奇数个1时，S 为1”CI “两个以上1时，CI 为1” A (2)多位加法器 1、并行相加串行进位的加法器 例如：四位二进制数A 3 A 2A 1A 0和B 3 B 3 B 3 B 3相加 CI CO Σ CI CO Σ CI CO Σ CI CO Σ CO S 1 S 0 S 2 S 3 A 0B 0 A 1 B 1 A 2 B 2 A 3 B 3 每位进位信号作为高位的输入信号――串行进位 故任一位的加法运算必须在低一位的运算完成后才能进行――速度慢 2、超前进位 00011011 0 1 A B CI 01011 1 00011011 0 1 A B CI 00100 1 1 1
每位的进位只由加数和被加数决定，而与低位的进位无关。 1-⊕⊕=i i i i C B A S ()1-⊕+=i i i i i i C B A B A C 3.1.2 分析数据选择器 数据分配器：将公共数据线上的信号送往不同的通道 数据选择器：将不同通道的信号送往公共数据线 74LS153为例：通过给定不同的地址代码，即可从4个输入数据中选出所要得输出 函数式：()()()()[] 01130112011101101A A D A A D A A D A A D Y +++= 总结：1、数据选择器可将多通道输入的数据有选择的传送到输出端 2、数据选择器还可作为一般的逻辑函数产生器，一个2n 选一的数据选择器可以产生n 或少于n 个输入变量的逻辑函数 3、构成逻辑函数产生器的关键是确定常量输入端的逻辑值。可由导出的最小项或真值表获得。 3.1.3 分析多路分配器 D A A D 010= D A A D 011= D A A D 012= A A D 013= A A D 3.1.4 分析数值比较器 (1)1位数值比较器 两个数AB 比较（A >B ，A 数字电子技术第六章
习 题 一、填空题 1. 寄存器可以分为基本寄存器和移位寄存器两种。 2. 74LS161是具有同步置数、异步清零、保持和计数4种功能。 3. 时序逻辑电路输出信号的特点可以分为Mealy 型和Moore 型。 4. 计数器按内部触发器是否同时翻转可以分为同步计数器和异步计数器。 5. 计数器按计数增减趋势不同 可以分为加法计数器、减法计数器和可逆计数器。 6. 用n 个D 触发器构成的环形计数器，其有效循环中状态数为n 个。 7. 用n 个D 触发器构成的扭环形计数器，其有效循环中状态数为2n 个。 8. 用4位二进制加法计数器计数，最多可以计15个脉冲信号。 9. 要使8位代码全部串行移入8位寄存器中，需要串行输入8个移位脉冲。 10. 4位同步并行输入寄存器输入一个新的4位数据需要1个移位脉冲信号。 二、分析与设计题 1. 分析题图6.1所示时序逻辑电路的逻辑功能，要求写出电路的驱动方程、状态方程和输出方程，画出状态转换图，说明能否自启动。 Y 题图6.1 解：该电路为同步时序逻辑电路，驱动方程为n n n n n Q K Q Q J Q K J Q K J 332 13122 311' ====== 特性方程为n n 1 Q K''JQ +=+n Q 状态方程为' Q Q ''Q Q 'K 'Q J Q ''Q Q 'K 'Q J Q 'Q 'Q 'K 'Q J n 321n 33n 321n 33n 3313n 2 1n 21n 22n 221 2 n 1 3n 13n 11n 1111n n n n n n n n n n n n Q Q Q Q Q Q Q Q Q Q Q Q =+=+=+=+=+=+=+++ 输出方程为n Q Y 3= 状态转换表为
第3章 [题3.1] 分析图P3.1电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。 [解] BC AC AB Y BC AC AB C B A ABC Y ++=+++++=21)( B 、 C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。 [题3.2] 图P3.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
[解] （1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。 3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++= （2）COMP=0、Z=0时， Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。 COMP =0、Z=0的真值表从略。 [题3.3] 用与非门设计四变量的 多数表决电路。当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。 [解] 题3.3的真值表如表A3.3所示，逻辑图如图A3.3所示。 ABCD D ABC D C AB CD B A BCD A Y ++++= BCD ACD ABC ABC +++= B C D A C D A B D A B C ???=
[题3.4] 有一水箱由大、小两台泵M L 和M S 供水，如图P3.4所示。水箱中设置了3个水位检测元件A 、B 、C 。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。 [解] 题3.4的真值表如表A3.4所示。 真值表中的C B A 、C B A 、C B A 、C AB 为约束项，利用卡诺图图A3.4(a)化简后得到： C B A M S +=， B M L =（M S 、M L 的1状态表示工作，0状态表示停止）。 逻辑图如图A3.4(b)。
第三章集成逻辑门电路 一、选择题 1. 三态门输出高阻状态时，（）是正确的说法。 A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动 2. 以下电路中可以实现“线与”功能的有（）。 A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门 3．以下电路中常用于总线应用的有（）。 A.TSL门 B.OC门 C. 漏极开路门 D.CMOS与非门 4．逻辑表达式Y=AB可以用（）实现。 A.正或门 B.正非门 C.正与门 D.负或门 5．TTL电路在正逻辑系统中，以下各种输入中（）相当于输入逻辑“1”。 A.悬空 B.通过电阻2.7kΩ接电源 C.通过电阻2.7kΩ接地 D.通过电阻510Ω接地 6．对于TTL与非门闲置输入端的处理，可以（）。 A.接电源 B.通过电阻3kΩ接电源 C.接地 D.与有用输入端并联 7．要使TTL与非门工作在转折区，可使输入端对地外接电阻RI（）。 A.＞RON B.＜ROFF C.ROFF＜RI＜RON D.＞ROFF 8．三极管作为开关使用时，要提高开关速度，可( )。 A.降低饱和深度 B.增加饱和深度 C.采用有源泄放回路 D.采用抗饱和三极管 9．CMOS数字集成电路与TTL数字集成电路相比突出的优点是（）。 A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽 10．与CT4000系列相对应的国际通用标准型号为（）。 A.CT74S肖特基系列 B. CT74LS低功耗肖特基系列 C.CT74L低功耗系列 D. CT74H高速系列 11．电路如图（a），（b）所示，设开关闭合为1、断开为0；灯亮为1、灯灭为0。F 对开关A、B、C的逻辑函数表达式（）。
第3章 时序逻辑基础 习题3 3-1 解 该电路的状态图如图3-5 输入序列： 1 1 1 0 0 1 0 1 状态序列：S 0 S 1 S 2 S 2 S 3 S 4 S 5 S 5 S 1 输出序列： 0 0 0 0 0 1 1 0 最后一位输入后电路处于S 1状态。 3-2解 该电路的状态表如表3-5所示，为米里型电路。 输入序列： 1 0 1 1 1 0 1 状态序列： A C C D B C C D 输出序列： 0 0 0 0 1 0 0 最后一位输入后电路处于D 状态。 3-3 解 逻辑符号如图3-8所示，真值表如表3-6所示，工作波形如图3-9所示。 3-4 解 输出波形如图3-11所示。 S R Q 0 1 0 1 Q n 0 1
3-5 解 Q端波形如图3-13所示。 3-19(a)、 (b)、(c) 所示。 3-9 解 Q 3-10 解 Q1、Q0的输出波形如图3-23 图3-22 X 图3-16 1J 1K C1 Q Q CP J K R S CLR PR 图3-20
3-11 解 8进制异步行波加法计数器电路如图3-24所示。 3-12解 4进制异步行波可逆计数器电路如图3-25所示。 3-13 解 5进制异步加法计数器电路如图3-26所示。 3-14 解 8进制同步减法计数器电路如图3-27所示。 3-15 解 4 图3-24 CLK 1D Q 0 Q 0 C1 1D Q 1 Q 1 C1 1D Q 2 Q 2 C1
3-16 解 用7493构成的13进制和172进制计数器电路分别如图3-29和图3-30所示，因为13=(1101)2，172=1610+12。 3-17 分别用74163构成8421BCD 和5421BCD 加法计数器，并画出全状态图。 解 8421BCD 加法计数器及全状态图如图3-31所示，采用同步清0方式变模。 5421BCD 加法计数器及全状态图如图3-32所示，采用预置方式变模。根据5421BCD 码的编码规律，当Q D Q C Q B Q A =0100时，下一个CP 脉冲应置入1000；当Q D Q C Q B Q A =1100时，下一个CP 脉冲应置入0000。因此，当Q C Q B Q A =100时应使74163处于置数状态，即0=LD ，且预置数000D Q DCBA =。 图3-30 7493 CP A CP B R 01R 02Q D Q C Q B Q A CLK 7493 CP A CP B R 01R 02Q D Q C Q B Q A & 7493 CP A CP B R 01 R 02Q D Q C Q B Q A & CLK 图3-29 74163 CO CLR CP P T Q D Q C Q B Q A LD D C B A CLK 1 & 0000 0001 0010 0011 0100 1001 1000 0111 0110 0101 1010 1011 1100 1101 1111 1110 图3-31
数电课程各章重点 第一、二章 逻辑代数基础知识要点 一、二进制、十进制、十六进制数之间的转换；二进制数的原码、反码和补码 二、逻辑代数的三种基本运算以及5种复合运算的图形符号、表达式和真值表：与、或、非 三、逻辑代数的基本公式和常用公式、基本规则 逻辑代数的基本公式 逻辑代数常用公式： 吸收律：A AB A =+ 消去律：B A B A A +=+ A B A AB =+ 多余项定律：C A AB BC C A AB +=++ 反演定律：B A AB += B A B A ?=+ B A AB B A B A +=+ 基本规则：反演规则和对偶规则，例1-5 四、逻辑函数的三种表示方法及其互相转换 逻辑函数的三种表示方法为：真值表、函数式、逻辑图 会从这三种中任一种推出其它二种，详见例1-7 五、逻辑函数的最小项表示法：最小项的性质；例1-8 六、逻辑函数的化简：要求按步骤解答 1、 利用公式法对逻辑函数进行化简 2、 利用卡诺图对逻辑函数化简 3、 具有约束条件的逻辑函数化简 例1.1 利用公式法化简 BD C D A B A C B A ABCD F ++++=)( 解：BD C D A B A C B A ABCD F ++++=)( BD C D A B A B A ++++= )(C B A C C B A +=+
BD C D A B +++= )(B B A B A =+ C D A D B +++= )(D B BD B +=+ C D B ++= )(D D A D =+ 例1.2 利用卡诺图化简逻辑函数 ∑=)107653()(、、、、 m ABCD Y 约束条件为 ∑8)4210(、、、、 m 解：函数Y 的卡诺图如下： 00 01 11 1000011110AB CD 111 × 11××××D B A Y += 第四章 组合逻辑电路知识要点 一、组合逻辑电路：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关 二、 组合逻辑电路的分析方法（按步骤解题） 逻辑功能 真值表化简写出逻辑函数式逻辑图→→→→ 三、 若干常用组合逻辑电路 译码器（74LS138） 全加器（真值表分析） 数选器（74151和74153） 四、 组合逻辑电路设计方法（按步骤解题） 1、 用门电路设计 2、 用译码器、数据选择器实现 例3.1 试设计一个三位多数表决电路 1、 用与非门实现 2、 用译码器74LS138实现 3、 用双4选1数据选择器74LS153
第三章 组合逻辑电路思考题与习题参考答案 [题3-1]解：图P3-1：21,F F 真值表如表D3-1所示。 ABC C B A F ABC F +==21, [题3-2]解：图P3-2(a)因为B A AB A F ==1 A B AB B F ==3 A B B A F +=2 (a) 图是一位数值比较器 (b) 1 111)(----⊕⊕=++=?⊕=i i i i i C B A S AC BC AB AB B A C C 所以(b)图是一位全加器 [题3-3]解：图P3-3：21,F F 真值表如表D3-2、表D3-3 表D3-2
表D3-3 11001B A B A F ⊕+⊕= D C B A F ⊕⊕⊕=2 所以图P3-3(a)逻辑电路图是2位二进制数等值比较器，当0101B B A A =时，输出11=F 否则01=F 图P3-3(b)逻辑电路图是输入信号A 、B 、C 、D 中含有偶数个0时，输出12=F 否则01=F [题3-4]解：设4变量为A 、B 、C 、D ，输出为F ，根据题意，列真值表如表D3-4所示。
根据真值表画卡诺图如图D3-1所示。 图D3-1 CD B A D C B A D ABC D C AB BCD A D C B A D C B A D C B A F +++++++= 先构成CD D C D C D C AB B A B A B A ????,,,，然后构成F 逻辑图如图D3-3所示。 F
图D3-2 [题3-5]解：设输入信号为012,,A A A ；输出信号为012,,F F F 。根据题意列真值表如表D3-5所示。 表D3-5 可以用异或门实现。 001122,,A C F A C F A C F ⊕=⊕=⊕= 逻辑电路图如图D3-3所示。 图D3-3 2 A C 2 F 1 A 0 A C 1 F 0 F
第3章习题解答 题3.1 已知输入变量A、B电压波形，试画出图题3.1所示各个门电路输出Y的电压波形。 t t A B Y A B Y Y 图题3.1
t t t t t 题3.2 写出图题3.2所示各个电路的输出41~Y Y 的逻辑表达式，并根据(e)图所示的输入A 、B 、C 的波形画出各个电路输出41Y Y ～波形。
(a) (c) (d) B C A (e) 图题3.2 1 Y 2 3 4 解：写出各个逻辑图的输出表达式 C B A Y )(1'+= A Y '=2 )(3'=ABC Y A Y =4 B C A Y 1Y 2Y 3 Y 4
题 3.3 在图题 3.3(a)、(b)所示电路中，CC 5V V =，发光二极管正常发光的电流范围为 D 10mA 15mA I ≤≤，正向电压为1.8V 。TTL 与非门输出高电平OH 3V V =，输出高电平 电流OH 0.4mA I =-，输出低电平OL 0.3V V =，输出低电平电流OL 16mA I =。分别求出保证二极管D 正常发光图题3.3中电阻L1R 、L1R 的范围。 A B L2 R (a) (b) 图题3.3 解：对于图(a)二极管正常发光时，R L 的取值范围 Ω ≤≤Ω≤≤≤--≤ ≤--≤ 290 193109 .2159.215 8 .13.051015 10L L D OL CC L L R R R R V V V 对于图(b)二极管正常发光时，R L 的取值范围 Ω ≤≤Ω≤≤≤-≤?≤-≤ 400 7.2668 2.3122.3128 .158 128L L L D CC R R R R V V L 题 3.4 图题 3.4(a)～(e)所示TTL 门电路中，已知开门电阻ON 1.93k ΩR =，关闭电阻 OFF 0.9k ΩR =，试写出图题3.4(a)～(e)所示TTL 门电路中输出Y 的逻辑表达式。
一、填空题：（每空3分，共15分） 1．逻辑函数有四种表示方法，它们分别是（）、（）、（）和（）。2．将2004个“1”异或起来得到的结果是（）。 3．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。4．TTL器件输入脚悬空相当于输入（）电平。 5．基本逻辑运算有: （）、（）和（）运算。 6．采用四位比较器对两个四位数比较时，先比较（）位。 7．触发器按动作特点可分为基本型、（）、（）和边沿型； 8．如果要把一宽脉冲变换为窄脉冲应采用（）触发器 9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（）电路和（）电路。 10．施密特触发器有（）个稳定状态.，多谐振荡器有（）个稳定状态。 11．数字系统按组成方式可分为、两种； 12．两二进制数相加时，不考虑低位的进位信号是（）加器。 13．不仅考虑两个____________相加，而且还考虑来自__________相加的运算电路，称为全加器。 14．时序逻辑电路的输出不仅和_________有关，而且还与_____________有关。 15．计数器按CP脉冲的输入方式可分为___________和___________。 16．触发器根据逻辑功能的不同，可分为___________、___________、___________、___________、___________等。 17．根据不同需要，在集成计数器芯片的基础上，通过采用___________、___________、___________等方法可以实现任意进制的技术器。 18．4. 一个 JK 触发器有个稳态，它可存储位二进制数。 19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用电路。 20．把JK触发器改成T触发器的方法是。 二．数制转换（5分）： 1、（１１．００１）２＝（）１６＝（）１０ 2、（８Ｆ．ＦＦ）１６＝（）２＝（）１０ 3、（２５．７）１０＝（）２＝（）１６ 4、（＋１０１１Ｂ）原码＝（）反码=( )补码 5、（－１０１０１０Ｂ）原码＝（）反码=( )补码