第二章．Virtuoso Editing的使用简介 全文将用一个贯穿始终的例子来说明如何绘制版图。这个例子绘制的是一个最简单的非门的版图。 § 2－1 建立版图文件 使用library manager。首先，建立一个新的库myLib，关于建立库的步骤，在前文介绍cdsSpice时已经说得很清楚了，就不再赘述。与前面有些不同的地方是：由于我们要建立的是一个版图文件，因此我们在technology file选项中必须选择compile a new tech file,或是attach to an exsiting tech file。这里由于我们要新建一个tech file，因此选择前者。这时会弹出load tech file的对话框，如图2-1-1所示。 图2-1-1 在ASCII Technology File中填入csmc1o0.tf即可。接着就可以建立名为inv的cell了。为了完备起见，读者可以先建立inv的schematic view和symbol view（具体步骤前面已经介绍，其中pmos长6u，宽为0.6u。nmos长为3u，宽为0.6u。model 仍然选择hj3p和hj3n）。然后建立其layout view，其步骤为：在tool中选择virtuoso－layout，然后点击ok。 § 2－2绘制inverter掩膜版图的一些准备工作 首先，在library manager中打开inv这个cell的layout view。即打开了virtuoso editing窗
图2-2-1 virtuoso editing窗口 口，如图2-2-1所示。 版图视窗打开后，掩模版图窗口显现。视窗由三部分组成：Icon menu , menu banner ,status banner. Icon menu(图标菜单)缺省时位于版图图框的左边，列出了一些最常用的命令的图标,要查看图标所代表的指令，只需要将鼠标滑动到想要查看的图标上，图标下方即会显示出相应的指令。 menu banner（菜单栏）,包含了编辑版图所需要的各项指令，并按相应的类别分组。几个常用的指令及相应的快捷键列举如下： Zoom In -------放大 (z)Zoom out by 2------- 缩小2倍(Z) Save ------- 保存编辑(f2) Delete ------- 删除编辑(Del) Undo ------- 取消编辑(u)Redo -------恢复编辑 (U) Move ------- 移动(m)Stretch ------- 伸缩(s) Rectangle -------编辑矩形图形(r)Polygon ------- 编辑多边形图形(P) Path ------- 编辑布线路径(p) Copy -------复制编辑 (c) status banner（状态显示栏），位于menu banner的上方，显示的是坐标、当前编辑指令等状态信息。 在版图视窗外的左侧还有一个层选择窗口（Layer and Selection Window LSW）。
Q/AT 中国电子科技集团公司第十三研究所企业标准 Q/AT 43016.×××-2005 第十六专业部 薄膜电路版图设计规范 拟制： 审核： 批准： 2005-9-6版 中国电子科技集团公司第十三研究所批准
目录?1.版图一般要求 ?2.版图元件要求 ?3.基片和组装材料选择 ?4.薄膜电阻最大允许电流 ?5. 版图和组装图审核要求 ?附录1 元器件降额准则（摘要）?附录2 版图和组装图审核表 ?附录3 组装图模版（AUTOCAD格式）
薄膜电路版图设计规范 版本：2005-9-6 1版图一般要求： 1.1基片和掩模版尺寸 1.3非标准尺寸基片：50mm×60mm。图形阵列最大尺寸不应大于46mm×56mm。 采用非标准基片要与工艺负责人商量。 1.4划线框尺寸：微晶玻璃基片200um，陶瓷基片 300um。 1.5基片厚度 进口瓷片厚度 0.38mm 0.25mm。 国产瓷片厚度0.4mm 0.5mm， 0.8mm，1.0mm。 需要其它厚度陶瓷基片时，要提前预订。 1.6单元基片最大尺寸（包括划线槽） 必须同时满足以下两个要求: （1）单元基片的每个边（角）到管座台面对应边（角）的最小距离0.5mm，（D-C>1）（2）单元基片边长比管壳对应管柱中心距应小1.5mm以上（A-B >1.5）。 表2 TO-8系列管壳对应最大正方形基片尺寸 1.7常规生产应采用铬版。 1.8有薄膜电阻的版，要制作三层版。 第1层负版。金块图形。 第2层正版。金块图形加上电阻图形。 第3层正版。仍为金块图形。
1.9没有薄膜电阻的版，制作2块版。 第1层负版。金块图形 第2层正版。仍为金块图形。 1.10带金属化通孔的版，制作2层版。， 第1层正版。金块图形，包括孔焊盘。 第2层正版。金块图形加上电阻图形。 1.10.1小孔的位置在正式的版图中不应画出，也不用标记。可以在不制版的图层中标出。 1.10.2版图上应设计一个十字对位标记，用于孔化基片光刻对位，如下图所示。 1.11掩模版要有标识： 在版图的空隙应加上版号或更新的编号。比如，版号为741，一次改版时，标示为 741A。 旧版仍沿用旧的版号。 新版号由各研究室主任给出1个3位数版号，遇到旧版号跳过。 1.12标准薄膜电阻。 在电阻图形中，应包含一个较宽的正方形电阻，以便精确地测量方块电阻。 比如：200μm×200μm。 1.13方块电阻标准值 微晶玻璃上方块电阻R□=100Ω； 陶瓷基片上方块电阻R□=50Ω。 应当尽量使用标准方块电阻，特殊的要求与工艺负责人商量。 1.14负版增加对位图形。 负版精缩时应在的图形阵列对角外，多曝光6个单元图形，如图A所示。 负版直扫时应在的图形阵列对角外作“L”图形，条宽1mm，长度5mm。如图B所示。
第三章集成电路版图设计 每一个电路都可以做的很完美,对应的版图也可以画的很艺术，需要的是耐心和细心，当然这需要知识，至少我这么认为。 3.1认识设计规则（design rule） 什么是设计规则？根据实际工艺水平(包括光刻精度、刻蚀能力、对准容差等)和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。芯片上每个器件以及互连线都占有有限的面积。它们的几何图形形状由电路设计者来确定。（从图形如何精确地光刻到芯片上出发，可以确定一些对几何图形的最小尺寸限制规则，这些规则被称为设计规则） 制定设计规则的目的：使芯片尺寸在尽可能小的前提下，避免线条宽度的偏差和不同层版套准偏差可能带来的问题，尽可能地提高电路制备的成品率。 设计规则中的主要内容：Design Rule通常包括相同层和不同层之间的下列规定： 最小线宽 Minimum Width 最小间距 Minimum Spacing 最小延伸 Minimum Extension
最小包围 Minimum Enclosure 最小覆盖 Minimum Overlay 集成电路版图设计规则通常由集成电路生产线给出，版图设计者必须严格遵守！！！ 3.2模拟集成电路版图设计中遵从的法则 3.2.1电容的匹配 对于IC layout工程师来说正确地构造电容能够达到其它任何集成元件所不能达到的匹配程度。下面是一些IC版图设计中电容匹配的重要规则。 1）遵循三个匹配原则：它们应该具有相同方向、相同的电容类型以及尽可能的靠近。这些规则能够有效的减少工艺误差以确保模拟器件的功能。 2）使用单位电容来构造需要匹配的电容，所有需要匹配的电容都应该使用这些单位电容来组成，并且这些电容应该被并联，而不是串联。3）使用正方块电容，并且四个角最好能够切成45度角。周长变化是导致不匹配的最主要的随机因素，周长和面积的比值越小，就越容
Cadence版图设计环境的建立及设计规则的验证 摘要：对版图设计需要的工艺库（technology file）文件、显示（display）文件的书写进行了详细分析，并对设计规则验证（DRC）中遇到的问题进行了解释。 关键词：工艺库；显示文件；设计规则验证；版图 Cadence提供的Virtuoso版图设计及其验证工具强大的功能是任何其他EDA工具所无法比拟的，故一直以来都受到了广大EDA工程师的青睐［1］，然而Virtuoso工具的工艺库的建立和Dracula的版图验证比较繁琐。本文将从Virtuoso的工艺库的建立及Dracula版图的设计规则验证等方面做详细介绍。 1Technology file与Display Resource File的建立 版图设计是集成电路设计中重要的环节，是把每个元件的电路表示转换成集合表示，同时，元件间连接的线网也被转换成集合连线图形［2］。与电路设计不同的是版图设计必须考虑具体的工艺实现，因此，存放版图的库必须是工艺库或附在别的工艺库上的库。否则，用隐含的库将没有版层，即LSW窗口是空框，无法画图。因此，在设计版图前必须先建立工艺库，且要有显示文件（display resource file）displaydrf。 technology file中应包含以下几部分［3］：层定义（Layer definitions）、器件定义（Device definitions）、层物理电学规则（Layer, physical and electrical ru les）、布线规则（Place and route rules）和特殊规则（Rules specific to individual Cadence applications）。 层定义中主要包括： (1)该层的用途设定，用来做边界线的或者是引脚标识的等，有cadence系统保留的，也有用户设定的。 (2)工艺层，即在LSW中显示的层。 (3)层的优先权，名字相同用途不同的层按照用途的优先权的排序。 (4)层的显示。 (5)层的属性。 器件模块中可以定义一些增强型器件、耗尽型器件、柱塞器件、引脚器件等，这些器件定义好之后，在作版图时可以直接调用该器件，从而减轻重复的工作量。 层、物理、电学规则的模块包括层与层间的规则，物理规则和电学规则。层规则中定义了通道层与柱塞层。物理规则中主要定义了层与层间的最小间距，层包含层的最小余量等。电学规则中规定了各种层的方块电阻、面电容、边电容等电学性质。 布线规则主要为自动布局布线书写的，在启动自动布局布线时，将照该模块中定义的线宽和线间距进行［4］。 书写工艺规则文件时主要应包括以下几项：
黄越（10月31改动） 第二章标准单元技术 章节预览 本章将要了解的内容有： ?为什么在数字电路版图设计中标准化是重要的？ ?在模拟电路版图设计中标准化技术的优点 ?为什么要把一些单元放在一起 ?只有很少的金属层布线时应该了解的注意点 ?有很多的金属层布线时应该了解的注意点 ?为了布线如何插入布线通道 ?什么时候布局粗的电源线 ?高密度区域信号的输入与输出 ?如何保证单元之间有合适的距离 ?如何完全通过版图设计规则的检查 ?如何节约设计时间 ?如何保护门电路不被损坏 标准单元技术的设计思想 为使自动版图设计工具能够布局布线，需要制定规则。比如单元设计规则、布局规则、测试规则。 稍稍想象一下塑料拼装玩具，这些规格统一的玩具块都在相同一个地方有用于连接的连接头和连接空隙。用这些塑料方块可以拼成一个大方块。所有的塑料块都可以相互拼装。 因为这些塑料块都是标准的长、宽、高，并按标准格式将塑料块拼装好。不可能将任何非标准的块与这些标准的块拼在一起。 像这些标准塑料方块一样，用自动版图设计软件依据网格线和设计规则来设计单元库。标准单元库之间同样要求能够相互集成。为实现这个设想人们利用各种标准化的技术来构造这个特殊的单元库。 标准化技术同样也适用于模拟电路版图设计，即使是不使用自动版图设计软件的情况。由于这些标准化技术在数字电路版图设计中是强制执行的，所以本章的重点及举例主要使用数字电路版图设计。 标准网格 通过将器件布局在标准网格上，标准化的版图系统可以自动布线并能够保证标准单元所有可行的布局。这些网格就像一个个标准平面正方形塑料块拼装在一起。这是我们首先讨论的问题。 讨论过网格后，再来讨论一下布局在这些网格之上的标准单元。如果我们利用网格布局并使用设计规则统一的（设计）单元，就可以使用自动工具来进行布局布线。不考虑软件的决定性的因素的情况下，我们的电路就会正确的设计出来。 基于网格的系统 典型的布线软件是基于网格的。基于网格的布线器有两个限制。固定线宽以及只能将器件对称的布在网格线上。不能在基于网格的系统中随心所欲的进行设计，必须符合网格布线规则。 决定网格大小的因素?? 假设第一金属层最小线宽为1微米，换句话就是最小线间距为1微米的工艺下。每根线的宽度为1微米，两根线的间距为1微米，因此两根平行线的最小距离为3微米。
微电子与集成电路设计 实验报告 使用L-Edit编辑单元电路布局图 一、实验学时：4学时 二、实验目的 1、熟悉版图设计工具L-Edit的使用环境； 2、掌握L-Edit的使用技巧。 三、实验内容：利用L-Edit绘制一个反相器的版图，并利用提取工具将反相器布局图转化为T-Spice 文件。 四、实验结果： 1、本次版图设计中的设计技术参数、格点设定、图层设定、设计规则采用的是（C:\TannerLb\LEdit\TECH\mosis\morbn20.tdb）文件的。
2、绘制一个L=2u，W由学号确定的PMOS管掩膜版图。 先确定W。W等于学号的最后一位乘以2，若学号最后一位 4，则先加10后再乘以2。所以，要绘制的是一个L=2u，W=（ 16 u）的PMOS管掩膜版图。 （当时我没注意要按学号画，是按指导书上画的，截完图会来看报告才发现） 所完成的经DRC检查无错误的PMOS版图为： 该PMOS管的截面图为：
所完成的经DRC检查无错误的NMOS版图为： 该NMOS管的截面图为：
4、运用前面绘制好的nmos 组件与pmos 组件绘制反相器inv 的版图。加入电源Vdd ，地Gnd ，输入A 和输出B 的标号。所完成的DRC 检查无错误的版图为：
5、将反相器布局图转化为T-Spice 文件，该文件的内容为： 五、实验总结与体会： 进行任何实验时对实验原理的的掌握都是最重要的。由于实验前的准备不足，实验时遇到了很多的困难，需要好好复习MOS工艺的的基本知识。在进行版图设计时，需要严格遵循设计规则中对参数、位置的要求，任何的偏差都可能导致错误。所以每进行一步都要进行检 查，修正；但有些错误可以在后续的步骤中自动解决，也需要加以注意。