第一章
一、填空题
1.二进制数是以2为基数的计数体制，十进制数是以10 为基数的计数体制，十六进制数是以 16 为基数的计数体制。
2.二进制数只有 0 和 1 两个数码，其计数的基数是 2 ，加法运算进位关系为逢2进一。
3.十进制数转换为二进制数的方法是：整数部分是除2取余法，小数部分用乘2取整法。
4.十进制数（23.76）转换为二进制数为(10111.110)2，8421BCD码(00100011.01110110)8421BCD，余三码为(01010110.)余3BCD。
5.二进制数转换为十进制数的方法为各位加权系数之和。
6.将二进制数（1011011）表示为加权系数之和的形式 2×1+2×1+2×1+2×1+2×1 。
7.格雷码的特点是相连不同，其余各位相邻两组代码只有一位代码不同，其余代码都相同。
8.数字电路主要是输出与输入之间的逻辑关系，故数字电路又称逻辑电路。
二、判断题。
1.二进制数是以2为基数的计数体制（√）
2.二进制数的权值是10的幂。（×）
3.十进制数整数转换为二进制数的方法是采用“除2取余法”（√）
4.BCD码是用4位二进制数表示1位十进制数。（√）
5.二进制数转换为十进制数的方法是各位加权系数之和。（√）
6.模拟电路又称逻辑电路。（×）
7.余3BCD码是用3位二进制数表示1位十进制数。（×）
8.二进制数整数最低位的权值为2。（×）
三、选择题。
1.1010的基数是（B）
A10 B2 C16 D任意数
2.下列数中，不是余3码的是（D）
A 1011 B1010 C 0110 D 0000
3.二进制数最低位的权值是（B）
A 0
B 1
C 2
D 4
4.十进制数的权值是（A）
A 10的幂B2的幂C16的幂 D 8的幂
5.二进制数的权值为（B）
A 10的幂B2的幂 C 16的幂 D 8的幂
6.在二进制计数系统中每个变量的取值为（A）
A 0和1
B 0—7
C 0—10
D 0—16
7.十进制计数系统包含（B）
A 六个数字
B 十个数字
C 十六个数字
D 三十二个数字
8.（1）8421BCD对应的十进制数为（B）
A 8561
B 8975 C7AD3 7971
第二章
一、填空题。
1.逻辑变量和逻辑函数只有0,1两种取值，它们仅代表两种相反的逻辑状态。
2.描述逻辑函数值与对应变量取值关系的表格叫真值表。
3.基本逻辑关系有三种，它们是与，或，非。
4.常用的复合逻辑运算有与非，或非，与或非，异或，同或。
5.与或逻辑函数的标准表达式是最小项表达式。
6.逻辑函数Y=AB’+(A’B)’的反函数是Y=(A+B)(A+B) ，对偶式是Y=(A+B)(A+B) 。
7.摩根定律的两种形式是互为对偶式。
8.最简与或式的标准是逻辑式中的与项最少；每个乘积项中的变量最少。9．逻辑函数常用的化简方法有代数法和卡诺图法。
10、逻辑函数中任意二个最小项之积为0 。
二、判断题。
1.逻辑函数的标准与或式又称最小项表达式，它是惟一的。（√）
2.列逻辑函数真值表时，若变量在表中的位置变化，就可以列出不同的真值表。（×）
3.无论变量如何取值，几个最小项之和都是零，则这几个最小项须是无关项。（√）
4.卡诺图化简逻辑函数的本质就是合并相邻最小项。（√）
三、选择题。
1.逻辑函数Y=A B的反函数是（D）
A Y’=A’
B B Y’=A B’
C Y=(A B)’DA,B,C都是
2..逻辑函数Y1=A B和Y2=A⊙B满足（D）
A Y1与Y2互为反函数
B Y1与Y2互为对偶式
C Y1与Y2相等
D Y1和Y2既互反也对偶
3.n个变量最小项的个数共有（C）
A 2n
B n乘以n
C 2的n次方
D 2的n次方减1
4.使逻辑函数Y=(A+BC’)’(A+B)为1的变量取值是（C）
A 001
B 101
C 011
D 111
5.函数Y1=AB+BC+AC与Y2=A’B’+B’C’+A’C’(D)
A 互为对偶式
B 互为反函数
C 相等
D A,B,C都不对
第四章
一、填空题
1、组合逻辑电路的特点是输出状态只于输入信号有关，与电路原有状态无关，其基本单元电路是门电路。
2、编码器按功能的不同分为三种：二进制编码器、二-十进制编码器、优先编码器。
3、译码器按功能的不同分为三种：二进制译码器、二-十进制译码器、显示译码器。
4、输入3位二进制代码的二进制译码器应有8个输入端，共输出 8个最小项。
5、8选1数据选择器在所有输入数据都为1时，其输出标准与或表达式共有
8 个最小项。
6、全加器有三个输入端，它们分别为被加数，加数和相邻低位进数位；输出端有两个，分别为本位和、进位数。
7、数值比较器的功能是用以比较二组二进制数的大小或相等。
8、在组合逻辑电路中，消除竞争冒险现象的主要方法有：加选通脉冲、加封锁脉冲、输出端接滤波电容、修改设计增加冗余项。
二、判断题（正确的题在括号内填“√”，错误的题填“×”）
1、门电路是最简单的组合逻辑电路。（√）
2、组合逻辑电路全部由门电路组成。（√）
3、数据选择器用以将一个输入数据分配到多个指定输出端上的电路。（×）
4、显示译码器CC14547既可用以驱动半导体数码显示器，也可用以驱动液晶显示器。（×）
5、数值比较器是用于比较两组二进制数大小或相等的电路。（√）
6、加法器是用于对两组二进制数进行比较的电路。（×）
7、优先编码器只对多个输入编码信号中优先权最高的信号进行编码。（√）
三、选择题（将正确的答案填入括号内）
1、二—十制编码器的输入信号应有（D）
A、2个
B、4个
C、8个
D、10个
2、输入为n位二进制代码的译码器输出端个数为（ C）
A、n2个
B、2n个
C、2n个
D、n个
3、8位串行进位加法器由（ A ）
A、8个全加器组成
B、8个半加器组成
C、4个全加器和4个半加器组成
D、16个全加器组成
4、从多个输入数据中选择其中一个输出的电路是（B）
A、数据分配器
B、数据选择器
C、数值比较器
D、编码器
5、能对二进制数进行比较的是（C）
A、数据分配器
B、数据选择器
C、数值比较器
D、编码器
6输出低电平有效的二—十进制译码器输出Y
5
’=0时它的输入代码为（A）A.0101 B、0011 C、1001 D、0111
第五章自我检测题
一，填空题
1.触发器具有_两个_稳定状态，其输出状态由触发器的___输入信号__和__原
有_状态组成。
2.基本RS触发器有_置0_，_置1__ ,_保持三种可使用的功能。对于有与非门
组成的基本RS触发器，在R
D ’=1.S
D
’=0时，触发器保持原状态;在
R
D ’=1,S
D
’=1时，触发器 _置0_ ;在R D’=0时.S D’=1时，触发器_；不允
许R
D =0，S
D
’=0存在，排除这种情况出现的约束条件是__R + S_=1_____.
3.由或非门组成的基本RS触发器在R
D =0，S
D
=1时，触发器___置1___;在
R
D =1.S
D
=0时，触发器_置0__;在R D=0,S D=0时，触发器保持原状态 ;不允许
R
D =1，S
D
=1存在，排除这种情况出现的约束条件是_R D S D_=0 .
4.边沿JK触发器具有_置0_,_置1_,_保持_,_计数_功能，其特性方程为_Q
=JQ + KQ_ .对于具有异步置0端R
D ’和置1端S
D
’的TTL边沿JK触发器，
在R
D ’=1，S
D
’=1，要使Q N+1=(Q N)’时，要求J为_高电平_.K为_高电平_;
如要求Q N+1=Q N时，则要求J为_低电平_.K为_低电平_;如要求Q N+1=1时，要求
J为_高电平_,K为_低电平_;如要求Q N+1=0时，要求J为_低电平_,K为_高电平.
5.维持阻塞D触发器具有_置0_和_置1_功能，其特性方程为_Q = D _.如将
输入D和输出Q’相连后，则D触发器处于_计数_状态.
6.特性表用以表示触发器的__次态_和_输入信号_与_现态_之间的关系。
二，判断题
1.一个触发器可保存1位二进制。（√）
2.由与非门组成的基本RS触发器可用R D’和S D’端输入的信号直接进行置0
或置1.( √)
3.上升沿触发器在时钟脉冲CP=1期间，输出状态随信号变化。（×）
4.同步RS触发器在CP=1期间，输出状态随输入R.S端的信号变化。（√）
5.上升沿JK触发器原状态为1，欲使其状态为0时，则在时钟脉冲CP上
升沿到来前置J= ，K=1. （√）
6.同步ＪＫ触发器在时钟脉冲ＣＰ=１期间，Ｊ。Ｋ输入信号发生变化时，
对输出Ｑ的状态不会有影响。(×) ７.边沿ＪＫ触发器在时钟ＣＰ＝１期间，Ｊ.Ｋ输入信号发生变化时，输出Ｑ的状态随之变化。（×）
８.维持阻塞Ｄ触发器在输入Ｄ=１时，输入时钟脉冲ＣＰ上升沿后，触发器只能翻到１状态。（√）
三，选择题
１，有与非门组成的基本ＥＳ触发器在输入Ｒ
Ｄ，和Ｓ
Ｄ
’同时由０变１后，
触发器的输出状态为（D）
Ａ,０状态Ｂ，１状态Ｃ,状态不变Ｄ，状态不定２有与非门组成的同步ＲＳ触发器在ＣＰ=１时，输入Ｒ和Ｓ信号同时由１变为０时，输出状态为( D)
Ａ，０状态Ｂ，１状态Ｃ状态不变Ｄ状态不确定
3维持阻塞Ｄ触发器在时钟脉冲ＣＰ上升沿到来前Ｄ=１，而在ＣＰ上升沿以后Ｄ变为０，则触发器状态为（B）
A,0状态B，1状态C状态不变D状态不确定
4下降触出发的边沿JK触发器在时钟脉冲CP下降沿到来前J=1，K=0，而在CP下降沿到来后变为J=0，K=1，则触发器状态为( B) Ａ,０状态Ｂ，１状态Ｃ状态不变Ｄ状态不确定
５,４个边沿ＪＫ触发器组成的二进制计数器最多能计（B）
A,0至7个数B,0至15个数C，0至9个数D，0至16个数
6，下降触发器边沿JK触发器CT74LS112的R D’=1，S D’=1，且J=1，K=1时，如时钟脉冲CP输入频率为110KHZ的方波，则Q端输出脉冲的频率为（B）
A，110KHZ B,55KHZ C,50KHZ D,220KHZ
7要将下降沿边沿JK触发器CT74LS112输出Q置为高电平1时，输入为（D）
A,J=1，K=1，R D’=1，S D’=1，输入CP正跃变
B,J=1，K=0，R D’=0，S D’=1，输入CP负跃变
C,J=1，K=1，R D’=1，S D’=1，输入CP负跃变
D,J=1，K=0，R D’=1，S D’=1，输入CP负跃变
8要将维持阻塞D触发器CT74LS74输入Q置为低电平0时，输入为（D ）A,D=0，R D’=1，S D’=1，输入CP负跃变
B,D=1，R D’=1，S D’=1，输入CP正跃变
C,D=0，R D’=1，S D’=0，输入CP正跃变
D,D=1，R D’=0，S D’=1，输
第六章单元检测题
一，填空题
1.对于时序逻辑电路来说，某时刻电路的输出状态不仅取决于该时刻的而且还取决于电路的__原有状态_ ，因此，时序逻辑电路具有_记忆_ 性。
2时序逻辑电路由_存储__电路和_组合逻辑_电路两部分组成，__存储_电路必不可少。
3描述同步时序逻辑电路的三组方程分别是_输入方程_，_驱动方程_ ，_状态方程_。
4计数器按计数进制分，有_二进制计数器，_十_ 进制计数器和_任意_ 进制计数器。
5集成计数器的清零方式分为_异步置0_和_同步置0_，置数方式分为_异步置数_和_同步置数_.
6计数器中各触发器的时钟脉冲是同一个，触发器状态更新时同时的，这种计数器称为_同步计数_。
7一个4位二进制加法计数器的起始计数状态,Q3Q2Q1Q0=1010，当最低位接受到4个计数脉冲时，输出状态Q3Q2Q1Q0=__1110_。
8 求二进制计数器最大计数值：1位计数器__2-1=1___;2位计数器;_
2-1=3__;3位计数器_2-1=7_;4位计数器_2-1=15_;5位计数器_2-1=31_.
9.求二进制计数器的模：1位计数器__2 =2_;2位计数器_2 =4_;3位计数器2
=8_;4位计数器_2 =16_;8位计数器_2 =32_.
10.具有移位功能的寄存器称为_移位寄存器_;它又可分为_左移位寄存器_._右移位寄存器__和_双位移位寄存器_.
11.4位移位寄存器可寄存_4_个数码，若将这些数码全部从串行输出端输出
时，需输入_4_个移位脉冲
12.按事先规定的脉冲顺序输出的电路称为_顺序脉冲发生器__.
二.判断题
1由触发器组成的电路是时序逻辑电路。（√）
２时序逻辑电路由触发器和组合逻辑电路组成。（√）
3在同步计数器中，各触发器的时钟脉冲CP都相同。（√）
4同步时序逻辑电路的分析方法和异步时序逻辑的分析方法完全相同。（×）5十进制计数器由十个触发器组成。（×）
6异步计数器的计数速度最快。（×）
7异步计数器中的各个触发器必须具有翻转功能。（√）
8同步计数器和异步计数器串行级联后为异步计数器。（√）
9.4位二进制计数器也是一个16分频电路。（√）
10.4位二进制计数器表示的数值范围为0~15。（√）
11.只有10进制计数器才能用反馈归零法或反馈置数法构成任意进制计数器。（）
12.双向移位寄存器可同时执行左移和右移功能。（×）
三．选择题
1.时序逻辑电路主要组成电路是（B）
A.与非门和或非门
B.触发器和组合逻辑电路
C.施密特触发器和组合逻辑
电路 D.整形电路和多谐振电路
2.构成计数器的主要电路是（C ）
A.与非门
B.或非门
C.触发器
D.组合逻辑电路
3.一个三进制计数器和一个八进制计数器串接起来后的最大计数值为（C）
A.7
B.19
C.23
D.31
4.十进制计数器的有效状态共有（B）
A.8个
B.9个
C.16个
D.10个
5.利用集成计时器异步置0功能构成N进制计数器时，写二进制代码的数是（A）
A.N
B.N-1
C.2N
D.2N
6.利用集成计数器的同步置数功能构成N进制计数器时，写二进制的代码是（B）
A.N
B.N-1
C.2N
D.2N
7加/减计数器的功能是（A）
A.既能进行加法计数又能进行减法计数
B.加法计数和减法计数同时进行
C.既能进行二进制计数又能进行十进制计数
D.既能进行同步计数又能进行异步计数
8由下降沿JK触发器构成异步二进制加法计数器时，最低位触发器CP端接计数脉冲，其它各触发器的CP端接（A）
A.相邻低位触发器的Q端
B.相邻低位触发器的Q’端
C.相邻高位触发器的Q端
D.相邻高位触发器的Q’端
9.由上升沿D触发器组成异步二进制减法计数器时，最低位触发器的CP端
接计数器脉冲，其它各触发器CP接（A）
A.相邻低位触发器的Q端
B.相邻低位触发器的Q’端
C.相邻高位触发器的Q端
D.相邻高位触发器的Q’端
10.输入时钟脉冲频率为100KHZ时，则十进制计数器最后一级输出脉冲的
频率为（A）
A.10KHZ
B.20KHZ
C.50KHZ
D.100KHZ
11.可以组成顺序脉冲发生器的电路是（C）
A.计数器和加法器
B.译码器和编码器
C.二进制计数器和二进制译码器
D.二进制计数器和数值比较器
12.组成移位寄存器的主要电路是（D）
A.与非门
B.锁存器
C.组合逻辑电路
D.边沿触发器
数字电路复习题 （注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。） 1、逻辑电路可以分为 组合逻辑电路 电路和 时序逻辑电路 电路。 2、数字电路的基本单元电路是 门电路 和 触发器 。 3、数字电路的分析工具是 逻辑代数（布尔代数） 。 4、（50.375）10 = （110010.011）2 = （32.6）16 5、3F4H = （10010 ）8421BCD 6、数字电路中的最基本的逻辑运算有 与 、 或 、 非 。 7、逻辑真值表是表示数字电路 输入和输出 之间逻辑关系的表格。 8、正逻辑的与门等效于负逻辑的 或门 。 9、表示逻辑函数的4种方法是 真值表 、 表达式、 卡诺图 、 逻辑电路图 。 其中形式惟一的是 真值表 。 10、对于变量的一组取值，全体最小项之和为 1 。 11、对于任意一个最小项，只有一组变量的取值使其值为 1 ，而在变量取其他各组值时 这个最小项的取值都是 0 。 12、对于变量的任一组取值，任意两个最小项之积为0。 13、与最小项ABC 相邻的最小项有C AB 、C B A 、BC A 。 14、组合逻辑电路的特点是 输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件） 。 15、按电路的功能分，触发器可以分为 RS 、 JK 、 D 、 T 、 T ’。 16、时序电路可分为 同步时序逻辑电路 和 异步时序逻辑电路 两种工作方式。 17、描述时序电路逻辑功能的方法有逻辑方程组（含 驱动方程 、 输出方程 、 状态方程 ）、 状态图 、 状态表 、 时序图 。 18、（251）10 =（）2 =（FB ）16 19、全体最小项之和为 1 。 20、按照使用功能来分，半导体存储器可分为 RAM 和 ROM 。 21、RAM 可分为 动态RAM 和 静态RAM 。 22、存储器以 字 为单位组织内部结构，1个字含有 若干 个存储单元。1个字中所含的位数（即存储单元的个数）称为字长。字数与字长的乘积表示存储器的 容量 。字数决定 存储器的地址线的颗数 ，字长决定 存储器的数据线的颗数 。
【最新整理，下载后即可编辑】 数字电路复习题 （注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。） 1、逻辑电路可以分为组合逻辑电路电路和时序逻辑电路电路。 2、数字电路的基本单元电路是门电路和触发器。 3、数字电路的分析工具是逻辑代数（布尔代数）。 4、（50.375）10 = （110010.011）2 = （32.6）16 5、3F4H = （0001000000010010 ）8421BCD 6、数字电路中的最基本的逻辑运算有与、或、非。 7、逻辑真值表是表示数字电路输入和输出之间逻辑关系的表格。 8、正逻辑的与门等效于负逻辑的或门。 9、表示逻辑函数的4种方法是真值表、表达式、卡诺图、逻辑电路图。 其中形式惟一的是真值表。 10、对于变量的一组取值，全体最小项之和为1。 11、对于任意一个最小项，只有一组变量的取值使其值为1， 而在变量取其他各组值时这个最小项的取值都是0。 12、对于变量的任一组取值，任意两个最小项之积为0。 13、与最小项ABC相邻的最小项有C A。 AB、C B A、BC 14、组合逻辑电路的特点是输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件）。
15、按电路的功能分，触发器可以分为 RS 、 JK 、 D 、 T 、 T ’。 16、时序电路可分为 同步时序逻辑电路 和 异步时序逻辑电路 两种工作方式。 17、描述时序电路逻辑功能的方法有逻辑方程组（含 驱动方程 、 输出方程 、 状态方程 ）、 状态图 、 状态表 、 时序图 。 18、（251）10 =（11111011）2 =（FB ）16 19、全体最小项之和为 1 。 20、按照使用功能来分，半导体存储器可分为 RAM 和 ROM 。 21、RAM 可分为 动态RAM 和 静态RAM 。 22、存储器以 字 为单位组织内部结构，1个字含有 若干 个存储单元。1个字中所含的位数（即存储单元的个数）称为字长。字数与字长的乘积表示存储器的 容量 。字数决定 存储器的地址线的颗数 ，字长决定 存储器的数据线的颗数 。 1、用公式化简下列逻辑函数 （1）、B A B B A Y ++==A+B （2）、C B A C B A Y +++==1 （3）、C B A C B A Y +++==C B （4）、D C A ABD CD B A Y ++==AD （5）、CD D AC ABC C A Y +++==A+CD
数字电子技术试卷 一、选择题： A组： 1.如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的 A、00100 B、10100 C、11011 D、11110 ２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和 C、逻辑函数的最简或与式 D、逻辑函数的最大项之和 ３、在下列逻辑电路中，不是组合逻辑电路的是（D） A、译码器 B、编码器 C、全加器 D、寄存器 ４、下列触发器中没有约束条件的是（D） A、基本RS触发器 B、主从RS触发器 C、同步RS触发器 D、边沿D触发器 ５、555定时器不可以组成D。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.J K触发器 ６、编码器（A）优先编码功能，因而（C）多个输入端同时为１。 A、有 B、无 C、允许 D、不允许 ７、（D）触发器可以构成移位寄存器。 A、基本RS触发器 B、主从RS触发器 C、同步RS触发器 D、边沿D触发器 ８、速度最快的A/D转换器是（A）电路 A、并行比较型 B、串行比较型 C、并－串行比较型 D、逐次比较型 9、某触发器的状态转换图如图所示，该触发器应是( C ) A. J-K触发器 B. R-S触发器 C. D触发器 D. T触发器 10.（电子专业作）对于VHDL以下几种说法 错误的是（A ） A VHDL程序中是区分大小写的。 B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成 C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚 D 结构体是描述元件内部的结构和逻辑功能 B组： 1、微型计算机和数字电子设备中最常采用的数制是--------------------------------（ A ） A.二进制 B.八进制 C. 十进制 D.十六进制 2、十进制数6在8421BCD码中表示为-------------------------------------------------（ B ） A.0101 B.0110 C. 0111 D. 1000
数 电 复 习 题 选择题： 1．下列四个数中，与十进制数（163）10不相等的是（ D ） A 、(A3)16 B 、（10100011）2 C 、（000101100011）8421BC D D 、（203）8 2．N 个变量可以构成多少个最小项（ C ） A 、N B 、2N C 、2N D 、2N -1 3．下列功能不是二极管的常用功能的是（ C ） A 、检波 B 、开关 C 、放大 D 、整流 4．.将十进制数10)18(转换成八进制数是 （ B ） A 、20 B 、22 C 、21 D 、23 5．译码器的输入地址线为4根，那么输出线为多少根（ C ） A 、8 B 、12 C 、16 D 、20 6．能把正弦信号转换成矩形脉冲信号的电路是（D ） A 、多谐振荡器 B 、D/A 转换器 C 、JK 触发器 D 、施密特触发器 7．三变量函数()BC A C B A F +=,,的最小项表示中不含下列哪项 （ A ） A 、m2 B 、 m5 C 、m3 D 、 m7 8．用PROM 来实现组合逻辑电路，他的可编程阵列是（ B ） A 、与阵列 B 、或阵列 C 、与阵列和或阵列都可以 D 、以上说法都不对 9．A/D 转换器中，转换速度最高的为( A )转换 A 、并联比较型 B 、逐次逼近型 C 、双积分型 D 、计数型 10．关于PAL 器件与或阵列说确的是 （ A ） A 、 只有与阵列可编程 B 、 都是可编程的 C 、 只有或阵列可编程 D 、 都是不可编程的 11. 当三态门输出高阻状态时，输出电阻为 （ A ） A 、无穷大 B 、约100欧姆 C 、无穷小 D 、约10欧姆 12为使采样输出信号不失真地代表输入模拟信号，采样频率 f s 和输入模
第1章逻辑代数基础 一、选择题（多选题） 1．以下代码中为无权码的为。 A. 8421BCD码 B. 5421BCD码 C. 余三码 D. 格雷码 2．一位十六进制数可以用位二进制数来表示。 A. １ B. ２ C. ４ D. 16 3．十进制数25用8421BCD码表示为。 A.10 101 B.0010 0101 C.100101 D.10101 4．与十进制数（53.5）10等值的数或代码为。 A.(0101 0011.0101)8421BCD B.(35.8)16 C.(110101.1)2 D.(65.4)8 5.与八进制数(47.3)8等值的数为： A. (100111.011)2 B.(27.6)16 C.(27.3 )16 D. (100111.11)2 6.常用的B C D码有。 A.奇偶校验码 B.格雷码 C.8421码 D.余三码 7.与模拟电路相比，数字电路主要的优点有。 A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强 8. 逻辑变量的取值１和０可以表示：。 A.开关的闭合、断开 B.电位的高、低 C.真与假 D.电流的有、无 9．求一个逻辑函数F的对偶式，可将F中的。 A .“·”换成“+”，“+”换成“·” B.原变量换成反变量，反变量换成原变量 C.变量不变 D.常数中“0”换成“1”，“1”换成“0” E.常数不变 10. A+BC= 。 A .A+ B B.A+ C C.（A+B）（A+C） D.B+C 11.在何种输入情况下，“与非”运算的结果是逻辑0。 A．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 12.在何种输入情况下，“或非”运算的结果是逻辑0。 A．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1 13.以下表达式中符合逻辑运算法则的是。 A.C·C=C2 B.1+1=10 C.0<1 D.A+1=1 14. 当逻辑函数有n个变量时，共有个变量取值组合？ A. n B. 2n C. n2 D. 2n 15. 逻辑函数的表示方法中具有唯一性的是。 A .真值表 B.表达式 C.逻辑图 D.卡诺图 16.F=A B+BD+CDE+A D= 。
XX大学信息院《数字电子技术基础》 期终考试试题（110分钟）(第一套) 一、填空题：（每空1分，共15分） 1．逻辑函数Y AB C =+的两种标准形式分别为（）、 （）。 2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。 5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 二、根据要求作题：（共15分） 1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。 2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。 三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分） 五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分） B C 六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。 （6分） 七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。ROM 中的数据见表1所示。试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP信号频率之比。（16分） 表1：
1．下列四种类型的逻辑门中，可以用（ D ）实现与、或、非三种基本运算。 A. 与门 B. 或门 C. 非门 D. 与非门 2. 根据反演规则，CD C B A F ++=)(的反函数为（A ）。 A. ))((''''''D C C B A F ++= B. ))((''''''D C C B A F ++= C. ))((''''''D C C B A F += D. ))(('''''D C C B A F ++= 3.逻辑函数F=)(B A A ⊕⊕ =（ A ）。 A. B B. A C. B A ⊕ D. B A ⊕ 4. 最小项ABCD 的逻辑相邻最小项是（ A ）。 A. ABCD B. ABCD C. ABCD D. ABCD 5. 对CMOS 与非门电路，其多余输入端正确的处理方法是（D ）。 A. 通过大电阻接地（>1.5K Ω） B. 悬空 C. 通过小电阻接地（<1K Ω） D. 通过电阻接+VCC 6. 下列说法不正确的是（ C ）。 A ．当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑。 B ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）。 C ．OC 门输出端直接连接可以实现正逻辑的线与运算。 D ．集电极开路的门称为OC 门。 7．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( C ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 8. 若用JK 触发器来实现特性方程为1+n Q Q AB Q +=A ，则JK 端的方程为（ A ）。 A.J=AB ，K=A B.J=AB ，K=A C. J =A ，K =AB D.J=B A ，K=AB 9．要将方波脉冲的周期扩展10倍，可采用（ C ）。 A 、10级施密特触发器 B 、10位二进制计数器 C 、十进制计数器 D 、10位D/A 转换器 10. 一个16选1的数据选择器，其地址输入端有（ C ）个。 A.1 B.2 C.4 D.16 11. 8线—3线优先编码器的输入为I0—I7 ，当优先级别最高的I7有效时，其输出012Y Y Y ??的值是（ C ）。
《数字电子技术基础》复习题 一.选择填空题（以下每小题后均给出了几个可供选择的答案，请选择其中一个最合适的答案填入空格中） 1.处理 b 的电子电路是数字电路。 （a）交流电压信号（b）时间和幅值上离散的信号 （c）时间和幅值上连续变化的信号（d）无法确定 2.用不同数制的数字来表示2004，位数最少的是 d 。 （a）二进制（b）八进制（c）十进制（d）十六进制 3.最常用的BCD码是 b 。 （a）5421码（b）8421码（c）余3码（d）循环码 4.格雷码的优点是 c 。 （a）代码短（b）记忆方便（c）两组相邻代码之间只有一位不同（d）同时具备以上三者 5.两个开关控制一盏灯，只有两个开关都闭合时灯才不亮，则该电路的逻辑关系是 a 。 （a）与非（b）或非（c）同或（d）异或 6.已知F=ABC+CD，选出下列可以肯定使F=0的取值 d （a）ABC=011 （b）BC=11 （c）CD=10 （d）BCD=111 7.2004个1连续异或的结果是 a 。 （a）0 （b）1 （c）不唯一（d）逻辑概念错误 二、填空题（请在空格中填上合适的词语，将题中的论述补充完整）
1.5的5421BCD码是0101 这个是8421码的。 2.逻辑表达式中，异或的符号是⊕，同或的符号是⊙。 3.逻辑函数常用的表示方法有真值表、逻辑函数式、逻辑图和卡诺图。 4.用代数法化简逻辑函数需要一定的经验和技巧，不容易确定化简结果是否是最简。 5.用卡诺图化简逻辑函数，化简结果一般是最简与－或式。 一.选择填空题（以下每小题后均给出了几个可供选择的答案，请选择其中一个最合适的答案填入空格中） 1.实体（ENTITY）描述一个设计单元的 C D 的信息。 （a）行为、元件及连接关系（b）元件、子程序、公用数据类型（c）名称和端口的引脚等（d）可编译的设计单元 2.结构体（ARCHITECTURE）用于描述设计单元的 A D 。 （a）行为、元件及连接关系（b）元件、子程序、公用数据类型（c）名称和端口的引脚等（d）可编译的设计单元 3.在VHDL语言中，ARCHITECTURE中的语句都是 B 执行的语句。 （a）顺序（b）并行（c）即可顺序也可并行（d）无法确定4.在VHDL程序设计中，下面4个部分， C 不是可编译的源设计单元。 （a）ARCHITECTURE （b）ENTITY （c）PROCESS （d）PACKAGE
《数字电子技术基础》试题一 一、 填空题（22分 每空2分） 1、 =⊕0A , =⊕1A 。 2、JK 触发器的特性方程为： 。 3、单稳态触发器中,两个状态一个为 态，另一个为 态.多谐振荡器两个状态都为 态， 施密特触发器两个状态都为 态. 4、组合逻辑电路的输出仅仅只与该时刻的 有关，而与 无关。 5、某数/模转换器的输入为8位二进制数字信号（D 7~D 0），输出为0~25.5V 的模拟电压。若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为 。 6、一个四选一数据选择器，其地址输入端有 个。 二、 化简题（15分 每小题5分） 用卡诺图化简逻辑函数，必须在卡诺图上画出卡诺圈 1）Y （A,B,C,D ）=∑m （0,1,2,3,4,5,6,7,13,15） 2）∑∑+=)11,10,9,3,2,1()15,14,13,0() ,,,(d m D C B A L 利用代数法化简逻辑函数，必须写出化简过程 3)________________________________________ __________)(),,(B A B A ABC B A C B A F +++= 三、 画图题(10分 每题5分) 据输入波形画输出波形或状态端波形（触发器的初始状态为0）. 1、 2、 四、 分析题(17分) 1、分析下图，并写出输出逻辑关系表达式，要有分析过程（6分） 2、电路如图所示，分析该电路，画出完全的时序图，并说明电路的逻辑功能，要有分析过程（11分） 五、 设计题(28分) 1、 用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯 亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。列出控制 电路真值表，要求用74LS138和适当的与非门实现此电路（20分）
数字电路复习题及答案
数字电路复习题 （注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。）1、逻辑电路可以分为组合逻辑电路电路和时序逻辑电路电路。 2、数字电路的基本单元电路是门电路和触发器。 3、数字电路的分析工具是逻辑代数（布尔代数）。 4、（50.375）10 = （110010.011）2 = （32.6）16 5、3F4H = （0001000000010010 ）8421BCD 6、数字电路中的最基本的逻辑运算有与、或、非。 7、逻辑真值表是表示数字电路输入和输出之间逻辑关系的表格。 8、正逻辑的与门等效于负逻辑的或门。 9、表示逻辑函数的4种方法是真值表、表达式、卡诺图、逻辑电路图。 其中形式惟一的是真值表。 10、对于变量的一组取值，全体最小项之和为
1。 11、对于任意一个最小项，只有一组变量的取值 使其值为1，而在变量取其他各组值时 这个最小项的取值都是0。 12、对于变量的任一组取值，任意两个最小项之 积为0。 13、与最小项ABC相邻的最小项有C A。 AB、C B A、BC 14、组合逻辑电路的特点是输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件）。 15、按电路的功能分，触发器可以分为RS、JK、 D、T、 T’。 16、时序电路可分为同步时序逻辑电路和异步时序逻辑电路两种工作方式。 17、描述时序电路逻辑功能的方法有逻辑方程组（含驱动方程、输出方程、 状态方程）、状态图、状态表、时序图。 18、（251）10 =（11111011）2 =（FB）16 19、全体最小项之和为 1 。 20、按照使用功能来分，半导体存储器可分为
电力系统分析试题（含答参考案） 2018.08 一、 一、填空题 1．降压变压器高压侧的主分接头电压为220kv ，若选择＋2×2.5%的分接头，则该分接头电压为 231KV 。 2．电力系统中性点有效接地方式指的是 中性点直接接地 。 3．输电线路的电气参数包括电抗、电导、电纳和 电阻 。 4．输电线路的电压偏移是指线路始端或末端母线的实际运行电压与线路 额定电压 的数值差。 5．电力系统的潮流分布一般是用各节点的电压和 功率 表示。 6．调整发电机组输出的有功功率用来调整电力系统运行的 频率 。 7．复合故障一般是指某一时刻在电力系统 二个及以上地方 发生故障。 8．用对称分量法计算不对称故障，当三相阻抗完全对称时，则其序阻抗矩阵Zsc 的非对角元素为 零 。 9．系统中发生单相接地短路时故障点短路电流的大小是零序电流的 3 倍。 10．减小输出电元件的电抗将 提高（改善） 系统的静态稳定性。 二、单项选择题在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正确选项前的字母填在题后的括号内。 11．同步发电机的转速和系统频率之间是否有严格的关系（ ② ） ①否 ②是 ③不一定 ④根据发电机的形式定 12．三绕组变压器的结构、通常将高压绕组放在（ ③ ） ①内层 ②中间层 ③外层 ④独立设置 13．中性点以消弧线圈接地的电力系统，通常采用的补偿方式是（ ③ ） ①全补偿 ②欠补偿 ③过补偿 ④有时全补偿，有时欠补偿 14．三相导线的几何均距越大，则导线的电抗（ ② ） ①越大 ②越小 ③不变 ④无法确定 15．变压器的电导参数G T ，主要决定于哪一个实验数据（ ① ） ①△P O ②△P K ③U K % ④I O % 16.当功率的有名值为s ＝P ＋jQ 时（功率因数角为?）取基准功率为S n ，则有功功率的标么值为（ ③ ） ① ?cos S P n ? ②?sin S P n ? ③n S P ④n S cos P ?? 17.环网中功率的自然分布是（ ④ ） ①与电阻成正比分布 ②与电抗成正比分布 ③与阻抗成正比分布 ④与阻抗成反比分布
第1章 逻辑代数基础 一、选择题（多选题） 1．以下代码中为无权码的为 。 A. 8421BCD 码 B. 5421BCD 码 C. 余三码 D. 格雷码 2．一位十六进制数可以用 位二进制数来表示。 A. １ B. ２ C. ４ D. 16 3．十进制数25用8421BCD 码表示为 。 A.10 101 B.0010 0101 C.100101 D.10101 4．与十进制数（53.5）10等值的数或代码为 。 A.(0101 0011.0101)8421BCD B.(35.8)16 C.(110101.1)2 D.(65.4)8 5.与八进制数(47.3)8等值的数为： A. (100111.011)2 B.(27.6)16 C.(27.3 )16 D. (100111.11)2 6.常用的B C D 码有 。 A.奇偶校验码 B.格雷码 C.8421码 D.余三码 7.与模拟电路相比，数字电路主要的优点有 。 A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强 8. 逻辑变量的取值１和０可以表示： 。 A.开关的闭合、断开 B.电位的高、低 C.真与假 D.电流的有、无 9．求一个逻辑函数F 的对偶式，可将F 中的 。 A .“·”换成“+”，“+”换成“·” B.原变量换成反变量，反变量换成原变量 C.变量不变 D.常数中“0”换成“1”，“1”换成“0” E.常数不变 10. A+BC= 。 A .A + B B.A + C C.（A +B ）（A +C ） D.B +C 11.在何种输入情况下，“与非”运算的结果是逻辑0。 A ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 12.在何种输入情况下，“或非”运算的结果是逻辑0。 A ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1 13.以下表达式中符合逻辑运算法则的是 。 A. C ·C =C 2 B.1+1=10 C.0<1 D.A +1=1 14. 当逻辑函数有n 个变量时，共有 个变量取值组合？ A. n B. 2n C. n 2 D. 2n 15. 逻辑函数的表示方法中具有唯一性的是 。 A .真值表 B.表达式 C.逻辑图 D.卡诺图 16. F=A B +BD+CDE+A D= 。 A.D B A + B.D B A )(+ C.))((D B D A ++ D.))((D B D A ++ 17. 逻辑函数F=)(B A A ⊕⊕ = 。
一、填空题： 1．在计算机内部，只处理二进制数；二制数的数码为1 、0两个；写出从（000）2 依次加1的所有3位二进制数：000、001、010、011、100、101、110、111 。2．13=（1101）2；（5A）16=（1011010）2；（10001100）2=（8C）16。 完成二进制加法（1011）2+1=（1100）2 3．写出下列公式：= 1 ； = B ； = A+B ； =B A 。 4．含用触发器的数字电路属于时序逻辑电路（组合逻辑电路、时序逻辑电路）。 TTL、CMOS电路中，工作电压为5V的是TTL ；要特别注意防静电的是CMOS 。 5．要对256个存贮单元进行编址，则所需的地址线是8 条。 6．输出端一定连接上拉电阻的是OC 门；三态门的输出状态有1 、0 、高阻态三种状态。 7．施密特触发器有 2 个稳定状态.，多谐振荡器有0 个稳定状态。8．下图是由触发器构成的时序逻辑电路。试问此电路的功能是移位寄存器， 是同步时序电路（填同步还是异步），当R D=1时，Q0Q1Q2Q3= 0000 ，当R D=0，D I=1，当第二个CP脉冲到来后，Q0Q1Q2Q3= 0100 。 (图一) 1．和二进制数(111100111.001)等值的十六进制数是( B ) A．(747.2) 16B．(1E7.2) 16 C．(3D7.1) 16 D．(F31.2) 16 R CP
2．和逻辑式B A C B AC+ +相等的式子是( A ) A．AC+B B． BC C．B D．BC A+ 3．32位输入的二进制编码器，其输出端有( D )位。 A. 256 B. 128 C. 4 D. 5 4．n位触发器构成的扭环形计数器,其无关状态数为个( B ) A．2n-n B．2n-2n C．2n D．2n-1 5．4个边沿JK触发器,可以存储( A )位二进制数 A．4 B．8 C．16 6．三极管作为开关时工作区域是( D ) A．饱和区+放大区B．击穿区+截止区 C．放大区+击穿区D．饱和区+截止区 7.下列各种电路结构的触发器中哪种能构成移位寄存器（ C ） A．基本RS触发器B．同步RS触发器C．主从结构触发器8．施密特触发器常用于对脉冲波形的（ C ） A．定时B．计数C．整形 1．八进制数 (34.2 ) 8 的等值二进制数为11100.01 ；十进制数 98 的8421BCD 码为10011000 。 2．试写出下列图中各门电路的输出分别是什么状态（高电平、低电平）？（其中（A）（B）为TTL门电路，而（C）为CMOS门电路） （A）（B）（C） Y 1= 02 Y 2 = 1 Y 3 = 1 3．一个 JK 触发器有 2 个稳态，它可存储 1 位二进制数。 4．单稳态触发器有一个稳定状态和一个暂稳状态。施密特触发器有
数电 第一章 一、选择题 1．以下代码中为无权码的为。 A. 8421BCD码 B. 5421BCD码 C.余三码 D.格雷码 2．以下代码中为恒权码的为。 码B. 5421BCD码C.余三码D.格雷码 3．一位十六进制数可以用位二进制数来表示。A.１B.２C.４D. 16 4．十进制数25用8421BCD码表示为。101 0101 5．在一个8位的存储单元中，能够存储的最大无符号整数是。 A.（256）10 B.（127）10 C.（FF）16 D.（255）10 6．与十进制数（）10等值的数或代码为。 A.(0101 8421BCD B.16 C.2 D.8 7．矩形脉冲信号的参数有。A.周期 B.占空比 C.脉宽 D.扫描期8．与八进制数8等值的数为： A.2 B.16 C. )16 D.2 9.常用的B C D码有。A.奇偶校验码 B.格雷码码 D.余三码 10．与模拟电路相比，数字电路主要的优点有。 A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强 二、判断题（正确打√，错误的打×） 1. 方波的占空比为。（） 2. 8421码1001比0001大。（） 3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（）
4．格雷码具有任何相邻码只有一位码元不同的特性。（） 5．八进制数（18）8比十进制数（18）10小。（） 6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。（）7．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（） 8．占空比的公式为：q = t w / T，则周期T越大占空比q越小。（） 9．十进制数（9）10比十六进制数（9）16小。（） 10．当8421奇校验码在传送十进制数（8）10时，在校验位上出现了1时，表明在传送过程中出现了错误。（） 三、填空题 1.描述脉冲波形的主要参数有、、、、、、。 2.数字信号的特点是在上和上都是断续变化的，其高电平和低电平常用 和来表示。 3.分析数字电路的主要工具是，数字电路又称作。 4.在数字电路中，常用的计数制除十进制外，还有、、。 5.常用的BCD码有、、、等。常用的可靠性代 码有、等。 6.（.1011）2=( )8=( )16 7.( 8 =（）2 =( )10=( )16=( )8421BCD 8.)10=（）2=( )8=( )16 9.( 16=（）2=( )8=( )10= ( )8421BCD 10.( 0111 1000)8421BCD=（） =( )8=( )10=( )16 2 四、思考题 1在数字系统中为什么要采用二进制2格雷码的特点是什么为什么说它是可靠性代码3奇偶校验码的特点是什么为什么说它是可靠性代码
《数字电子技术》试卷一 一、 填空（每空1分，共２５分） １、(10110)2=( )10=( )16 (28)10=( )2=( )16 （56）10=（ ）8421BCD ２、最基本的门电路是： 、 、 。 ３、有N 个变量组成的最小项有 个。 4、基本RS 触发器的特征方程为_______ ,约束条件是 __. 5、若存储器的容量是256×4RAM,该RAM 有 ___存储单元，有 字，字长 _____位，地址线 根。 6、用N 位移位寄存器构成的扭环形计数器的模是________. 7、若令JK 触发器的J=K=T 则构成的触发器为_______. 8、如图所示，Y= 。 9、如图所示逻辑电路的输出Y= 。 10、已知Y=D AC BC B A ++，则Y = ，Ｙ／＝ 。 11、组合逻辑电路的特点是_________、___________;与组合逻辑电路相比，时序逻辑电路的输出不仅仅取决于此刻的_______;还与电路 有关。 二、 化简(每小题5分，共20分) 1、公式法化简 （１）Ｙ＝ABC ABC BC BC A ++++ （２）Y ABC A B C =+++
2、用卡诺图法化简下列逻辑函数 =+++ （１）Y BCD BC ACD ABD Y=∑+∑ （２）(1,3,4,9,11,12,14,15)(5,6,7,13) m d 三、设下列各触发器初始状态为0，试画出在CP作用下触发器的输出波形(10 分) 四、用74LS161四位二进制计数器实现十进制计数器（15分）
五、某汽车驾驶员培训班结业考试，有三名评判员，其中A 为主评判员，B 、C 为副评判员，评判时，按照少数服从多数原则，但若主评判员认为合格也可以通过。试用74LS138和与非门实现此功能的逻辑电路。(15分) P Q A Q B Q C Q D C T 74LS161 LD CP Q A 、Q B 、Q C 、Q D ：数据输出端； A 、B 、C 、D ：数据输入端； P 、T ：计数选通端； r C ：异步复位端； CP ：时钟控制输入端； D L ：同步并置数控制端；
复习题一 1．下列四个数中，与十进制数（163）10不相等的是D 、（203）8 2．N 个变量可以构成多少个最大项C 、2N 3．下列功能不是二极管的常用功能的是C 、放大 5．译码器的输入地址线为4根，那么输出线为多少根（ 16 ） 6．用或非门构成钟控R-S 触发器发生竞争现象时，输入端的变化是00→11 7．一个4K 赫兹的方波信号经4分频后，下列说法错误的是B 、周期为2π×10－ 3秒 8．用PROM 来实现组合逻辑电路，他的可编程阵列是（或阵列 ） 9．A/D 转换器中，转换速度最高的为( A 、并联比较型 )转换 10．MAXPLUS-II 是哪个PLD 厂家的PLD 开发软件（ B 、Altera 1．存储器按存取方式可分为三类，即：1． SAM ， RAM ， ROM 2．设4位逐次逼近型A/D 转换器的电压转换范围为0-15V ，采用四舍五入法量化，模拟输入电压为8.59V ，转换的逼近过程是（其中括号中用?表示保留，×表示不保留 1000(? )→1100(× )→1010(× )→1001(? )→1001 3．时序电路中的时序图的主要作用是：用于在实验中测试检查电路得逻辑功能和用于计算机仿真模拟 4．施密特触发器在波形整形应用中能有效消除叠加在脉冲信号上的噪声，是因为它具有滞后特性 5．既能传送模拟信号，又能传送数字信号的门电路是． CMOS 传输门 三、简答题（每小题5分，共10分）1．请写出RS 、JK 、D 、T 触发器的状态转移方程，并解释为什么有的触发器有约束方程。 2．请回答两个状态等价的条件是什么？ 四、分析题（25分）1.分析如图由3线-8线译码器74LS138构成的电路，写出输出S i 和C i 的逻辑函数 表达式，说明其逻辑功能。（6分） 2.问图示电路的计数长度N 是多少？能自启动吗？画出状态转换图。（7分） 3.分析如图电路，列出状态转换图，说明它的功能。其中74195为集成移位寄存器器，LD SH /为移位和同步置数控制端，CR 为异步清零端，J 和K 为工作方式控制端，控制功能表如下。（12分）
一、填空题20分 1、逻辑分析、逻辑设计的概念 2、数字电路的分类、研究方法 3、逻辑函数的表示有四种：逻辑电路图、其中后三种之间可以相互转换。 逻辑变量和函数只有两种取值，而且它们只是表示两种不同的逻辑状态。逻辑代数有三种基本运算。 4、逻辑代数的定理、规则的应用（例：求反函数） 5、最小/大项的性质 6、由真值表写出函数表达式 7、什么是功能模块，小规模中规模设计追求的目标 8、中规模器件（编码器，译码器，比较器，选择器，加法器的（1）逻辑功能（2）输入/出的数量关系 【 9、触发器的稳态的互补性，分类，特性方程 10、时序电路的组成，特点，分类 11、构造一个模N的计数器需要状态，需要触发器 12、代码的转化，例（）8421=（）10=（）2 12、PLD常识概念（PLD PLA PAL GAL 及基本结构） 二、利用真值表证明函数相等（或函数化简）10分 三、分析题30分 1、分析组合电路 2、时序电路例题 四、设计题目40分 ， 1、用门电路设计实现组合电路（15分） 2、用3-8译码器（输出低电平有效）/选择器设计实现 （10分） ①三输入表决电路②全加器/全减器 ③两位数比较器电路④优先权判断电路 3、时序电路的分析设计（15分） 分析设计可满足给定的时序波形图要求的时序电路 ~
" 模拟题 一、填空题 1、对现成的数字电路，研究它的逻辑功能称为 逻辑分析 ； 而 设计它的逻辑电路 称为逻辑设计。 2、数字逻辑电路可分为 组合逻辑电路 和 时序逻辑电路 两大类。 3、表示逻辑函数的方法有四种 逻辑代数 、 真值表 、卡诺图 和逻辑图，前三者各有特点，适应于不同的场合，它们之间存在内在的联系，可相互转换。 4、逻辑变量和函数只有 “0”或“1” 两种取值，而且它们只是表示两种不同的逻辑状态。 : 5、逻辑代数有 与运算 、 或运算 和 非运算 三种基本运算。 6、相同变量构成的最小项mi 和最大项Mi ，应满足= 0 ，Mi+mi= 1 。 7、1983=（ 000 ）8421码 （1100110）B =（ 1010101 ）Gray 8、使用小规模集成电路的逻辑设计，其设计目标追求的是 所用的门电路越少越好 。 9、采用MSI 器件为基础的设计，主要考虑的是 所设计的电路能否满足功能要求、可靠性要求及价格要求，尽量减少集成器件数 。 10、二进制一位全加器是实现 两个一位二进制数进行相加并考虑低位来的进位求得和及向高位进位的 逻辑功能的逻辑电路。 11、逻辑函数D C B A F ?+?=，其反函数为 A+B (C+D)（）。 12、若逻辑函数F(A,B,C)=∑m(1,2,4,6) , G(A,B,C)=∑m(0,1,2,3,4,5,7)，则F 和G 相与的结果为 ABC+BC 。 13、函数D D C C B C A AB F ++++=的最简与或式为 AB+C+D 。 : 时序电路是由组合电路和 存储电路 两部分组成，并形成 反馈回0路 ，它是一种
《数字电子技术》试卷一 一、填空（每空1分，共２５分） １、(10110)2=()10=()16 (28)10=()2=()16 （56）10=（）8421BCD ２、最基本的门电路是：、、。 ３、有N个变量组成的最小项有个。 4、基本RS触发器的特征方程为_______,约束条件是__. 5、若存储器的容量是256×4RAM,该RAM有___存储单元，有字，字长 _____位，地址线根。 6、用N位移位寄存器构成的扭环形计数器的模是________. 7、若令JK触发器的J=K=T则构成的触发器为_______. 8、如图所示，Y=。 9、如图所示逻辑电路的输出Y=。 ／10、已知Y=ABBCACD，则Y=，Ｙ ＝。 11、组合逻辑电路的特点是_________、___________;与组合逻辑电路相比，时序逻辑电路的 输出不仅仅取决于此刻的_______;还与电路有关。
二、化简(每小题5分，共20分) 1、公式法化简 （１）Ｙ＝ABCABCBCBCA （２）YABCABC 2、用卡诺图法化简下列逻辑函数 （１）YBCDBCACDABD （２）(1,3,4,9,11,12,14,15)(5,6,7,13) Y md 三、设下列各触发器初始状态为0，试画出在CP作用下触发器的输出波形 (10分)
四、用74LS161四位二进制计数器实现十进制计数器（15分） PQAQBQCQDC T74LS161LD CP ABCDCr C r QA、Q B、Q C、Q D：数据输出端； A、B、C、D：数据输入端； P、T：计数选通端； C：异步复位端； r CP：时钟控制输入端； L：同步并置数控制端； D C：位输出端； 五、某汽车驾驶员培训班结业考试，有三名评判员，其中A为主评判员，B、C为副评判员，评判时，按照少数服从多数原则，但若主评判员认为合格也可以通过。试用74LS138和与非门实现此功能的逻辑电路。(15分)
数电复习题含答案分解 SANY标准化小组 #QS8QHH-HHGX8Q8-GNHHJ8-HHMHGN#
数 电 复 习 题 选择题： 1．下列四个数中，与十进制数（163）10不相等的是（ D ） A 、(A3)16 B 、（）2 C 、（0001）8421BCD D 、（203）8 2．N 个变量可以构成多少个最小项（ C ） A 、N B 、2N C 、2N D 、2N -1 3．下列功能不是二极管的常用功能的是（ C ） A 、检波 B 、开关 C 、放大 D 、整流 4．.将十进制数10)18(转换成八进制数是 （ B ） A 、20 B 、22 C 、21 D 、23 5．译码器的输入地址线为4根，那么输出线为多少根（ C ） A 、8 B 、12 C 、16 D 、20 6．能把正弦信号转换成矩形脉冲信号的电路是（D ） A 、多谐振荡器 B 、D/A 转换器 C 、JK 触发器 D 、施密特触发器 7．三变量函数()BC A C B A F +=,,的最小项表示中不含下列哪项 （ A ） A 、m2 B 、 m5 C 、m3 D 、 m7 8．用PROM 来实现组合逻辑电路，他的可编程阵列是（ B ） A 、与阵列 B 、或阵列 C 、与阵列和或阵列都可以 D 、以上说法都不对 9．A/D 转换器中，转换速度最高的为(??A??? )转换 A 、并联比较型 B 、逐次逼近型 C 、双积分型 D 、计数型 10．关于PAL 器件与或阵列说法正确的是 （ A ） A 、 只有与阵列可编程 B 、 都是可编程的 C 、 只有或阵列可编程 D 、 都是不可编程的 11. 当三态门输出高阻状态时，输出电阻为 （ A ） A 、无穷大 B 、约100欧姆 C 、无穷小 D 、约10欧姆