数字电子综合练习
练习（一）
一、填空：(14分)
1. 数制转换 (DC)H = ( )D= ( )B = ( )O。
2. 有一数码10010011，作为自然二进制数时，它相当于十进制数，作为8421BCD码时，它相当于十进制数。
3. 已知某函数，该函数的反函数 =( )，该函数的对偶函数F '= ( )。
4. 某函数有n个变量，则共有个最小项。
5. 将一个最大幅值为5.1V的模拟信号转换为数字信号，要求模拟信号每变化20mV能使数字信号最低位LSB发生变化，则应选用位转换器。
6. 一个1024×8位的ROM，其存储容量为。
7. 为构成4096×4片RAM，需要片1024×1的RAM。
8. 在TTL门电路的一个输入端与地之间接一个10KW电阻，则相当于在该输入端输入电平；在CMOS门电路的输入端与地之间接一个10KW电阻，相当于在该输入端输入电平。
二、用代数法将下列函数化简为最简与或表达式。(10分)
1.；
2..
三、用卡诺图法化简函数，写出它们的最简与或表达式。 (10分)
1.；
2..
四、将题图电路各输出逻辑表达式填入表1栏中；各门电路的名称填入表2栏中；若ABCD = 1001，将各输出值填入表3栏中。 (14分)
五、设计一组合逻辑电路，X为控制端，A、B、C为输入，F为输出。当X =0时，该电路完成意见一致功能(只有当A、B、C都相同时，F=1，否则为0)；当X=1时，该电路完成意见不一致功能。供选择的器件有：四选一数据选择器、异或门、两输入端与非门。(12分)
六、用一片3线--8线译码器和两个四输入与非门构成一位全加器。(10分)
七、试画出题图电路在时钟脉冲CP、输入信号A作用下，Q1、Q2和X的输出波形，并说明电路的逻辑功能。设触发器的初始状态均为0。(10分)
八、中规模四位二进制计数器T214，其功能表和符号如下图所示，其中A,B,C,D是同步预置数端(A为低位，D为高位)，是预置数控制端，是异步清零端，P、T是计数允许控制端，进位端OC未标出。(10分)
1. 利用T214的同步预置端构成一个六进制加法计数器。
2. 利用T214的异步清零端构成一个十进制加法计数器。
九、定性画出双音报警器中电容C1两端的电压uoc和输出电压uo的波形，计算uoc的频率f 1。(10
分)
练习（一）
一、用代数法将下列函数化简为最简与或表达式：（10分）
1．；
2．。
二、用卡诺图法化简下列逻辑函数：（12分）
1．；
2．，约束条件AB+AC=0 ;
3．。
三、要实现图中各TTL门电路输出端所示的逻辑关系，各电路的接法是否正确?（4分）
四、设计一个用与非门实现的交通控制信号灯的检测电路，如果交通灯的控制电路失灵，就可能出现信号灯的无效组合。检测电路要能检测出任何无效组合，并能向维修队发出告警信号。有效组合如图所示。(10分)
五、电路如图所示。1．画出其状态转换图；2．说明电路的逻辑功能。(12分)
六、已知四位同步二进制加法计数器CT74163的符号如图所示。其中是同步清零控制端，是同步预置数控制端，是计数允许控制端，是进位输出端。试用两片CT74163构成一个六十进制计数器。（可选用适当的门电路）(12分)
七、由555定时器构成如图中所示的两种电路，请分别回答下列问题：1.电路名称是什么？ 2.当开关S打开时，分别写出输出脉冲时间参数（周期或脉宽）的近似计算公式。3. 当开关S闭合时，对上述参数有何影响？ (10分)
八、试用八选一数据选择器实现函数。数据选择器CT54151的符号如图所示，A2、A1、A0为地址输入端，D0~D7为数据输入端，为使能端，工
作时。(10分)
九.试用可编程逻辑阵列PLA实现图中所示电路的功能。(10分)
十.图中所示电路是倒T形D/A转换器。已知，。当某位数为0，开关接地；为1时，接运放反相端。试求：1. Uo的输出范围； 2 .当时,Uo=? (10分)
练习（三）
一、根据以下各题要求选择正确答案填入空格内。（16分）
1.在图（a）所示电路中，当电路其它参数不变：仅减小时，三极管的饱和程度（减轻、加深、不变）；仅减小时，三极管的饱和程度（减轻、加深、不变），它的管压降（增大、减小、不变）。
2.由TTL门组成的电路如图（b）所示。已知它们的输入短路电流IIS为1.5mA,它们的高电平输入电流IIH为0.05mA。试求：当图（b）中A为1时，G1的电流（拉，灌）为 mA；当A为0时，G1的电流（拉、灌）为 mA。
3.将十六进制数（DC）H化成二进制数、八进制数和十进制数。
4.某同学有一只TTL异或门，如图（c）所示。试问：若要将它当作反相器使用时，A、B端应如何连接？（请在图上标出）
5.完成A/D转换的一般过程是_________________________________ 。
二、判断下列说法是否正确，凡正确的在括号内打√号，否则打×号。（6分）
1.TTL与非门输入端可以接任意值电阻；（）
2.TTL与非门输出端不能并联使用；（）
3.译码器、计数器、全加器、寄存器都是组合逻辑电路；（）
4.N进制计数器可以实现N分频；（）
5.某一时刻编码器只能对一个输入信号进行编码。（）
6.三态门的输出端可以并接，但三态门的控制端所加的控制信号电平只能使其中一个门处于工作状态，而其它所有的输出端相并联的三态门均处于高阻状态。（）
三、用图中所示四选一数据选择器实现函数。（10分）
五、要求转换的XY触发器特性方程为。
（10分）
1.试用主从JK触发器实现，画出逻图。
2.试用维持阻塞D触发器实现，画出逻辑图。（为使电路最简可选用各种门电路）
六、一同步时序逻辑电路如图所示，触发器为维持阻塞D触发器，其初态均为0。
1.画出在连续七个时钟脉冲CP作用下输出端Q1、Q2和Z的波形；（8分）
2.分析输出Z与输入CP的关系。
八、保密电锁上有三个键钮A、B、C。要求当三个键钮同时按下时，或A、B两个同时按下时，或按下A、B中的任一键钮时，锁就能被打开；而当不符合上列组合状态时，将使电铃发出报警响声。试用与非门设计此保密锁逻辑电路。（10分）
练习（四）
一、填空：(20分)
1. 数制转换:(6FB)H = ( )D，(1963) D = ( )B = ( )O。
2. 有一数码10010111，作为自然二进制数时，它相当于十进制数，作为8421BCD码时，它相当于十进制数。
3. 已知某函数，该函数的反函数 =( )，该函数的对偶函数F '= ( )。
4. 如果对160个符号进行二进制编码，则至少要位二进制数码。
5. 有一个6位D/A转换器，满度值为10V，则在输出端能分辨出 V电压。
7. 模/数转换的过程通常分为、、、。
二、选择正确答案。(12分)
3. 触发器如下图所示，在能实现的图上打√。
( ) ( ) ( ) ( )
三、用代数法将下列函数化简为最简与或表达式。(10分)
1. ;
2.。
四、已知函数F1和F2的卡诺图，写出它们的最简与或表达式。(6分)
)
六、用8选一数据选择器(电路符号如题图所示)实现函数 (10分)
F(A、B、C、D) = ? m(0、1、4、8、10、14) + ? d(3、9、13)。
七、试画出题图电路在CP、作用下Q1、Q2的输出波形。 (10分)
练习（五）
一、填空：(13分）
2．逻辑电路中，高电平用1表示，低电平用0表示，则称为逻辑。
3．基本RS、同步RS、主从JK和维持阻塞D四种不同结构的触发器，可以作计数器和移位寄存器的有。
5．与逐次逼近型ADC比较，双积分型ADC转换速度（快、慢），抗干扰能力（强、弱）。
6．将一个包含有16384个基本存储单元的存储电路设计成8位为一个字节的ROM。该ROM有个地址，有个数据读出线。
7．有一个容量为256×4位的RAM。该RAM有个基本存储单元，每次访问个基本存储单元，该RAM有个地址线。
三、现有一个四位二进制数X，要求判别1．4≤X＜7；2．X≤4；3．X≥8。判别电路框图如图所示，请分别用输出函数Y1判别4≤X＜7,Y2判别X≤4,Y3判别X≥8。要求用卡诺图化简函数，并用与非门实现。（15分）
七、试将图中所示的组合逻辑电路用双四选一数据选择器(内有两个独立的四选一数据选择器，但共用地址端A1、A0)实现。(10分)
答案
数字电子技术（一）
一、填空：(14分)
1. 数制转换 (DC)H = ( 220 )D= ( 1101 1100 )B = ( 334 )O。
2. 有一数码10010011，作为自然二进制数时，它相当于十进制数 147 ，作为8421BCD码时，它相当于十进制数 93 。
3. 已知某函数，该函数的反函数 =( )，该函数的对偶函数F '= ( )。
4. 某函数有n个变量，则共有个最小项。
5. 将一个最大幅值为5.1V的模拟信号转换为数字信号，要求模拟信号每变化20mV能使数字信号最低位LSB发生变化，则应选用 8 位 A/D 转换器。
6. 一个1024×8位的ROM，其存储容量为 8k 。
7. 为构成4096×4片RAM，需要 8 片1024×1的RAM。
8. 在TTL门电路的一个输入端与地之间接一个10KW电阻，相当于在该输入端输入高电平；在CMOS门电路的输入端与地之间接一个10KW电阻，相当于在该输入端输入低电平。
二、用代数法将下列函数化简为最简与或表达式。(10分)
1. ；
2. .
解：1.
2.
三、用卡诺图法化简函数，写出它们的最简与或表达式。 (10分)
1. ；
2. .
解：1. 2.
四、将题图电路各输出逻辑表达式填入表1栏中；各门电路的名称填入表2栏中；若ABCD = 1001，将各输出值填入表3栏中。(14分)
F1 F2 F3 F4 F5 F6 F7
1
2 与非或非同或异或与或非 OC门三态门
3 1 0 0 1 0 0 1
五、设计一组合逻辑电路，X为控制端，A、B、C为输入，F为输出。当X =0时，该电路完成意见一致功能(只有当A、B、C都相同时，F=1，否则为0)；当X =1时，该电路完成意见不一致功能。供选择的器件有：四选一数据选择器、异或门、两输入端与非门。(12分)
解：按题意
用四选一数据选择器实现函数
若令，，则，，，电路如上图所示。
六、用一片3线--8线译码器和两个四输入与非门构成一位全加器。(10分)
解：按题意列全加器真值表（略），由真值表可得
令（被加数），（加数），（低位进位），则
同理可得全加器逻辑图如上图所示。
七、试画出题图电路在时钟脉冲CP、输入信号A作用下，Q1、Q2和X的输出波形，并说明电路的逻辑功能。设触发器的初始状态均为0。(10分)
解：图中所示电路是一个同步单次脉冲发生电路。波形如右图所示，在输入信号A上升沿后产生一个与CP脉冲同步、且宽度等于CP脉冲宽度的时钟单脉冲。
八、中规模四位二进制计数器T214，其功能表和符号图如下所示，其中A,B,C,D是同步预置数端(A为低位，D为高位)，是预置数控制端，是
异步清零端，P、T是计数允许控制端，进位端OC未标出。(10分)
1. 利用T214的同步预置端构成一个六进制加法计数器。
2. 利用T214的异步清零端构成一个十进制加法计数器。
输入输出
CP C r LD P T A B C D QD QC QB QA
××× 0 1 1 1 1 × 0 1 1 1 ×× 0 × 1 ××× 0 1 ×××× A B C D ×××××××××××× 0 0 0 0 D C B A 保持保持计数
解：六进制加法计数器十进制加法计数器
九、定性画出双音报警器中电容C1两端的电压uoc和输出电压uo的波形，计算uoc的频率f 1。(10分)
解：根据公式可得
输出波形如图所示
数字电子技术（二）
一、用代数法将下列函数化简为最简与或表达式：（10分）
1．；
2．。
解：1.
2.
二、用卡诺图法化简下列逻辑函数：（12分）
1．；
2．，约束条件 ;
3．。
1. 2. 3.
三、要实现图中各TTL门电路输出端所示的逻辑关系，各电路的接法是否正确？
（4分）
对对错错
四、设计一个用与非门实现的交通控制信号灯的检测电路，如果交通灯的控制电路失灵，就可能出现信号灯的无效组合。检测电路要能检测出任何无效组合，并能向维修队发出告警信号。有效组合如图所示。(10分)
解：用R、Y、G分别表示红、黄、绿灯（1为亮，0为灭），输出Z为报警信号（1为报警，0为正常）。列真值表(略)并化简得
电路如右上图所示
五、电路如图所示。1．画出其状态转换图；2．说明电路的逻辑功能. (12分)
解：1.
2.该电路为三进制计数器。
六、已知四位同步二进制加法计数器CT74163的符号如图所示。其中是同步清零控制端，是同步预置数控制端，、是计数允许控制端，是进位输出端。试用两片CT74163构成一个六十进制计数器。（可选用适当的门电路）(12分)
解：
七、由555定时器构成如图中所示的两种电路，请分别回答下列问题：1.电路名称是什么？ 2.当开关S打开时，分别写出输出脉冲时间参数（周期或脉宽）的近似计算公式。3. 当开关S闭合时，对上述参数有何影响？(10分)
解：1.(a)单稳态触发器。（b）多谐振荡器
2 .(a) （b）
3. (a) （减小）（b）（减小）
八、试用八选一数据选择器实现函数。数据选择器CT54151的符号如图所示，A2、A1、A0为地址输入端，D0~D7为数据输入端，为使能端，工作时。(10分)
解：令，则
九.试用可编程逻辑阵列PLA实现图中所示电路的功能。(10分)
解：根据图中电路，可得
十.图中所示电路是倒T形D/A转换器。已知，。当某位数为0，开关接地；为1时，接运放反相端。试求：1. uo的输出范围； 2 .当时,uo=? (10分)
解：1.uo的范围为。2.
数字电子技术（三）
一、根据以下各题要求选择正确答案填入空格内。（16分）
1. 在图（a）所示电路中，当电路其它参数不变：仅减小时，三极管的饱和程度加深（减轻、加深、不变）；仅减小时，三极管的饱和程度减轻（减轻、加深、不变），它的管压降增大（增大、减小、不变）。
2.由TTL门组成的电路如图（b）所示。已知它们的输入短路电流IIS为1.5mA,它们的高电平输入电流IIH为0.05mA。试求：当图（b）中A为1时，G1的灌电流（拉，灌）为 3 mA;当A为0时，G1的拉电流（拉、灌）为 0.15 mA。
3.将十六进制数（DC）H化成二进制数 11011100 、八进制数 334 和十进制数 220 。
4.某同学有一只TTL异或门，如图（C）所示。试问：若要将它当作反相器使用时，A、B端应如何连接？（请在图上标出）
5.完成A/D转换的一般过程是采样、保持、量化、编码。
二、判断下列说法是否正确，凡正确的在括号内打?号，否则打′号。（6分）
1.TTL与非门输入端可以接任意值电阻；（×）
2.TTL与非门输出端不能并联使用；（? ）
3.译码器、计数器、全加器、寄存器都是组合逻辑电路；（×）
4.N进制计数器可以实现N分频；（? ）
5.某一时刻编码器只能对一个输入信号进行编码。（? ）
6.三态门的输出端可以并接，但三态门的控制端所加的控制信号电平只能使其中一个门处于工作状态，而其它所有的输出端相并联的三态门均处于高阻状态。（? ）
三、用图中所示四选一数据选择器实现函数
。（10分）
解：令 A1=A，A0=B
则
四、试用一片3线-8线译码器T3138和与非门组成一位全减器（A为被减数，B为减数，J0为低位借位，D为差，J1为向高位发出的借位信号）。已知T3138使能端（）时，输出逻辑表达式为。
（12分）
解：
同理
五、要求转换的XY触发器特性方程为。（10分）
1.试用主从JK触发器实现，画出逻图。
2.试用维持阻塞D触发器实现，画出逻辑图。（为使电路最简可选用各种门电路）
解：电路如图所示
六、一同步时序逻辑电路如图所示，触发器为维持阻塞D触发器，其初态均为0。
1.画出在连续七个时钟脉冲CP作用下输出端Q1、Q2和Z的波形；（8分）
2.分析输出Z与输入CP的关系。
解：输出Z是CP脉冲的三分频。
七、试用四位二进制计数器CT74161组成下列计数器。（10分）
1.用异步清零端组成十二进制计数器。
2.用同步预置端实现5～64循环N=60同步计数器。
八、保密电锁上有三个键钮A、B、C。要求当三个键钮同时按下时，或A、B两个同时按下时，或按下A、B中的任一键钮时，锁就能被打开；而当不符合上列组合状态时，将使电铃发出报警响声。试用与非门和反相器设计此保密锁逻辑电路。（10分）
解：设F为开锁信号（F=1为打开），G为报警信号（G=1为报警）。
A B C F G A B C F G
0 0 0 0 0 1 0 0 1 0
0 0 1 0 1 1 0 1 0 1
0 1 0 1 0 1 1 0 1 0
0 1 1 0 1 1 1 1 1 0
，
九、用555定时器构成的多谐振荡器如图所示。当电位器RW滑动臂移至上、下两端时，分别计算振荡频率和相应的占空比q。（8分）
解：滑动端移至上端时，得频率
占空比
滑动端移至下端时，得频率
占空比
十、由一个三位二进制计数器和一个ROM构成的电路如图所示，试写出输出F1、F2和F3的逻辑表达式。
解：
数字电子技术（四）
一、填空：(20分)
1. 数制转换:(6FB)H = ( 1787 )D，(1963) D = ( 11110101011 )B = ( 3653 )O。
2. 有一数码10010111，作为自然二进制数时，它相当于十进制数151,作为8421BCD码时，它相当于十进制数 97 。
3. 已知某函数，该函数的反函数，该函数的对偶函数F '= 。
4. 如果对160个符号进行二进制编码，则至少要 8 位二进制数码。
5. 有一个6位D/A转换器，满度值为10V，则在输出端能分辨出 V电压。
6. 一个五位地址码、8位输出的ROM，其存储容量为。
7. 模/数转换的过程通常分为采样、保持、量化、编码。
8. 为构成4096×4片RAM，需要 8 片1024×1的RAM。
二、选择正确答案。(12分)
1. 下图电路中，输入端1、2、3为多余端，请在正确接法上打√。
( √ ) ( ) ( ) (√
2. 判断下图电路能否正常工作，请在能正常工作的电路上打√。
( ? ) ( ) ( ) ( ? )
3. 触发器如下图所示，在能实现的图上打√。
(√ ) ( ) (√ ) (√ )
三、用代数法将下列函数化简为最简与或表达式。(10分)
1. ;
2. 。
解：1.
2.
或
或
四、已知函数F1和F2的卡诺图，写出它们的最简与或表达式。(6分)
解：
五、有一列既能自动控制又能手动控制的地铁电气列车，在所有的门都关上和下一段路轨已空出的条件下才能离开站台。但是，如果发生关门故障，则在开着门的情况下，列车只可以通过手动控制开动，但仍要空出下一段铁轨。试用与非门设计一个指示电气列车开动的逻辑电路。
(10分)
解：设A为地铁门开关信号（A=1表示门已关上），B为路轨控制信号（B=1表示路轨空出），C为手动操作信号（C=1表示手动操作）。F为指示列车开动信号（F=1为列车可以开动）。真值表如下所示。
A B C Y A B C Y
0 0 0 0 1 0 0 0
0 0 1 0 1 0 1 0
0 1 0 0 1 1 0 1
0 1 1 1 1 1 1 1
则电路如图所示
六、用8选一数据选择器(电路符号如题图所示)实现函数 (10分)
F(A、B、C、D) = ? m(0、1、4、8、10、14) + ? d(3、9、13)。
解：由卡诺图（右上图）化简可得
令则
电路如左上图所示。
或
令则
(电路略)
七、试画出题图电路在CP、作用下Q1、Q2的输出波形。 (10分)
解：波形如右上图所示。
八、有一中规模四位二进制可逆计数器T215，其功能如下表所示（其中D为高位，A为低位）。如何通过外部接线使其成为六进制加法计数器。要求分别用和实现。（10分）
输入输出
C r L
D CP+ CP- A B C D QD QC QB QA
1 0 × 0 ×××××××× A B C D 0 0 0 0 D C B A
0 0 1 1 1 1 ××××××××加法计数减法计数
解：电路如图所示
九、定性画出双音报警器中uo1和uo2的波形，计算uo1的频率f 1。(12分)
解：解：根据公式可得
输出波形如图所示
数字电子技术（五）
一、填空：(13分）
1．TTL与非门的一个输入端经10KΩ电阻接地，其余输入端悬空，输出电压Uo＝ 0.3 V。
2．逻辑电路中，高电平用1表示，低电平用0表示，则称为正逻辑。
3．基本RS、同步RS、主从JK和维持阻塞D四种不同结构的触发器，可以作计数器和移位寄存器的有主从JK、维持阻塞D 。
4．n位倒置 R/2R梯形网络D/A转换器，输出电压Uo＝。
5．与逐次逼近型ADC比较，双积分型ADC转换速度慢（快、慢），抗干扰能力强（强、弱）
6．将一个包含有16384个基本存储单元的存储电路设计成8位为一个字节的ROM。该ROM有 2048 个地址，有 8 个数据读出线。
7．有一个容量为256×4位的RAM。该RAM有 1024 个基本存储单元，每次访问 4 个基本存储单元，该RAM有 8 个地址线。
二、判断下列说法是否正确：（5分）
对于TTL数字集成电路来说，在使用中应注意：
1．电源电压极性不得接反，其额定值为5V。（对）
2．不使用的输入端接1。（错）
3．输入端可以串有电阻器，但其数值不应大于关门电阻。（对）
4．三态门的输出端可以并接，但其控制端所加的控制信号电平只能使其中一个门处于工作状态，而其他所有输出端相并联的三态门均处于高阻态。（对）
5．TTL与非门的扇出系数（即带同类门的个数）仅决定于其带灌电流负载的能力。（错）
三、现有一个四位二进制数X，要求判别1．4≤X＜7；2．X≤4；3．X≥8。判别电路框图如图所示，请分别用输出函数Y1判别4≤X＜7,Y2判别X≤4,Y3判别X≥8。要求用卡诺图化简函数，并用与非门实现。（15分）
解：按题意列真值表
D3 D2 D1 D0 Y1 Y2 Y3 D3 D2 D1 D0 Y1 Y2 Y3
0 0 0 0 0 1 0 1 0 0 0 0 0 1
0 0 0 1 0 1 0 1 0 0 1 0 0 1
0 0 1 0 0 1 0 1 0 1 0 0 0 1
0 0 1 1 0 1 0 1 0 1 1 0 0 1
0 1 0 0 1 1 0 1 1 0 0 0 0 1
0 1 0 1 1 0 0 1 1 0 1 0 0 1
0 1 1 0 1 0 0 1 1 1 0 0 0 1
0 1 1 1 0 0 0 1 1 1 1 0 0 1
由卡诺图化简得
判断电路如图所示
四、已知电路中时钟脉冲CP的频率为1MHZ。假设触发器初始状态均为0。
1．分析电路的逻辑功能，画出状态转换图；（15分）
2．画出Q1、Q2、Q3的波形图（至少六个CP）；
3．输出端Z波形的频率是多少？
解：1.驱动方程
状态方程输出方程
状态转换图
2.输出波形如右上图所示
3.该电路为同步五进制加法计数器，Z的频率为0.2MHz。
五、现有集成同步十进制可逆计数器CT74LS192若干块，TTL与非门若干个。CT74LS192的符号如图所示，其中CR为异步清零端（高电平有效），为异步置数控制端（低电平有效），CPU、CPD为加、减计数脉冲输入端（不用端接高电平），和分别为进位和借位输出端。要求：（12分）1．利用CR构成六进制计数器。
2．利用构成数字钟用的二十四进制计数器。
解：电路如图所示
六、由555定时器组成的多谐振荡器如图所示。（10分）
1．计算脉宽tPH、振荡周期T、頻率f和占空比q。
2．画出电容C两端电压uc和输出电压uo的波形图。
解：1.
2.输出波形如右上图所示
七、试将图中所示的组合逻辑电路用双四选一数据选择器(内有两个独立的四选一数据选择器，但共用地址端A1、A0)实现。(10分)
解：由图可得
由四选一数据选择器功能得
令 A1=A，A0=B，比较F1与Y1，F2与Y2得
由此可得逻辑图，如右上图所示。
八、设计一个PLA（可编程逻辑阵列）形式的全减器。设Ai为被减数，Bi为减数，Ci-1为低位借位，差数为Di，向高位的借位为Ci。试在图中所示的PLA逻辑阵列中标出输入、输出及相应的连接点。（10分）
解：列真值表
Ai Bi Ci-1 Di Ci Ai Bi Ci-1 Di Ci
0 0 0 0 0 1 0 0 1 0
0 0 1 1 1 1 0 1 0 0
0 1 0 1 1 1 1 0 0 0
0 1 1 0 1 1 1 1 1 1
由真值表得
由上两式可知，Di和Ci中包括五个乘积项m1、m2、m3、m4、m7,故全减器的PLA逻辑阵列如上图所示。
九、现有如图所示的4×4位RAM若干片，如要把它们扩展成8×8位RAM。
1．试问需要几个4×4位RAM？
2．画出扩展电路图。（10分）
解：1.需要四片4×4位RAM。 2.扩展电路如图所示。
制作与维护：承德石油高等专科学校电气与电子系?2004.7
电子科技大学二零零六至二零零七学年第二学期期末考试 试卷评分基本规则 数字逻辑设计及应用课程考试题中文A卷（120分钟）考试形式：闭卷考试日期2007年7月日课程成绩构成：平时20 分，期中20 分，实验0 分，期末60 分 一、填空题（每空1分，共5分） 1、CMOS与非门的未用输入端应连接到逻辑（1）电平或者输入信号连接端上。 2、DAC的功能是将（数字）输入成正比地转换成模拟输出。 512 EPROM可存储一个（9 ）输入4输出的真值表。 3、4 4、74X163的RCO输出有效条件是：仅当使能信号（ENT）有效，并且计数器的状态是15。 5、已知二进制原码为( 001101) 2 , 问对应的8-bit的补码为( 00001101)2. 二、单项选择题：从以下题目中选择唯一正确的答案。（每题2分，共10分） 1、八路数据分配器的地址输入端有（B）个。 A. 2 B. 3 C. 4 D. 5 2、以下描述一个逻辑函数的方法中( C)只能唯一表示。 A.表达式 B.逻辑图 C.真值表 D.波形图 3、实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（ B ）。 A. 状态数目更多 B. 状态数目更少 C. 触发器更多 D. 触发器更少 4、使用移位寄存器产生重复序列信号“1000001”，移位寄存器的级数至少为（D）。 A. 2 B. 3 C. 4 D.5 5、下列各逻辑函数式相等，其中无静态冒险现象的是（D）。 A. F=B’C’+AC+A’B B. F=A’C’+BC+AB’ C. F=A’C’+BC+AB’+A’B D. F=B’C’+AC+A’B+BC+AB’+A’C’
1 ?将二进制数化为等值的十进制和十六进制： (1100101) 2=( 101 )10 =( 65 )16 2?写出下列二进制数的原码和补码： (-1011) 2=( 11011 )原=( 10101 )补 3?输出低电平有效的3线-8线译码器的输入为110时,其8个输出端 Y7 ~ Y0的电平依次为 10111111 _____________________ 。 4?写出J、K触发器的特性方程： _Q* JQ KQ __________________________ ; 5. TTL集电极开路门必须外接—上拉电阻 ________ 能正常工作。 1 .余3码10001000对应的8421码为(A )。 A. 01010101 B.10000101 C.10111011 D.11101011 2.使逻辑函数F (A' B ')( B C ')( A' C )为0的逻辑变量组合为(D ) A. ABC=000 B. ABC=010 C. ABC=011 D. ABC=110 3 .标准或-与式是由(C )构成的逻辑表达式。 A.与项相或 B. 最小项相或 C. 最大项相与 D.或项相与4. 由或非门构成的基本R S触发器，则其输入端 R、S应满足的约束条件为(B )。 A . R+S= 0 B . RS= 0 C . R+S= 1 D .RS=1 5. —个8选一数据选择器的地址输入端有(C )个。 A. 1 B.2 C.3 D.8 6. RAM勺地址线为16条，字长为32,则此RAM勺容量为(D )。 A . 16X 32 位 B. 16K X 32 位 C. 32K X 32 位 D.64K X 32 位 7. 要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为(D )。 A. JK=00 B. JK=01 C. JK=10 D. JK=11
注意：本试卷共 8 页， 7 道大题，满分为 100 分；考试时间为 100 分钟 一、填空题（共18分，每空3分） 1、根据图1-1所示电路中电压和电流的参考方向，试计算该元件吸收功率 瓦。 5V 图1-1 2、计算图1-2所示电路中端口1-2端的等效电阻eq R = 。 图1-2 3、电路如图1-3所示，应用戴维宁定理将其等效为一个电阻和一个电压源的串联，试计算该串联电路的等效电阻为 Ω。 10 图1-3 4、电路如图1-4所示，开关S 在t=0时动作，计算在t=0+时电压=+)0(C u V 。 u C 图1-4 5、电路如图1-5所示，试写出电压1u = 。
图1-5 6、电路如图1-6所示，当电路发生谐振时，谐振的频率= ω。 图1-6 二、选择题（共33分，每题3分，答案填在答案卡内，填在别处无效） 1、电路如图2-1所示，电路中的= X U。 A．-5V； B. 5V； C. 10V； D. -10V； 图2-1 2、电路如图2-2所示，电路一端口的输入电阻= ab R。 A. 55Ω； B. 11Ω； C. 30Ω； D. 10V； a b 图2-2 A. 55Ω； B. 15A； C. 5A； D. 10A；
图2-3 A. 55Ω； B. 15A ； C. 5A ； D. 3A ； 图2-4 5、电路的图如图2-5所示，树的树枝数为 。 A. 3； B. 4； C. 5； D. 6； 图2-5 6、电路如图2-6所示，当=L R Ω时可获得最大功率。 A. 30； B. 25； C. 150； D. 180 ； 360V R L 图2-6 A. 10； B. ； C. 2； D. 8； L u L 图2-7 8、Z 参数方程是 。 A. ???+=+=2 2212122 121111U Y U Y I U Y U Y I & &&&&&； B. ???-=-=221221I D U C I I B U A U &&&&&&； C. ???+=+=2221212 2 121111U H I H I U H I H U &&&&&&； D. ???+=+=2221212 2 121111I Z I Z U I Z I Z U &&&&&&； 9、单位阶跃函数的像函数是 。 A. 1； B. 1； C. 1 ； D. s ；
数字电子技术基础期末考试试卷 1.时序逻辑电路一般由和两分组成。 2.十进制数（56）10转换为二进制数为和十六进制数为。 3.串行进位加法器的缺点是，想速度高时应采用加法器。 4.多谐振荡器是一种波形电路，它没有稳态，只有两个。 5.用6个D 触发器设计一个计数器，则该计数器的最大模值M=。 123（1（24．T ，图1 5 时，6．D 触发器 的Q 和Q1的表达式，并画出其波形。 图 D=Q n+1=Q 1= 7.已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表；
⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A 、B 、C 输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。 要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2ABCF 2求： （1（21.3.4.产生5.32 10分，共 70分） 1．解： 2．证明：左边 3．解： （1）化简该 函数为最简与或式： 解： F 3()43A B C D E A B C D E AB AC A D E =++++--------------=?+++--------------=++-------------分 分 分 ()()33()(1)22BC D B C AD B BC D BAD CAD BC BC BC D BA CA =++++--------------=++++--------------=++++-----------------------分 分分分
填对卡诺图圈对卡诺图-----------2分 由卡诺图可得： F A B A C D A C D B C B D =++++------------------------------2分 （2）画出用两级与非门实现的最简与或式电路图： 则可得电路图如下：------------------------------------------------2分 4．T 1=0.7T=0.7f= T 1=q= 1T T 5．6． 方程： n n n Q Q K Q 0 0000=+ 1111110(n n n n Q J Q K Q Q X +=+=⊕（2分） ③输出方程：n n Q Q Y 01=-----------------------------------------（1分） ④状态表：--------------------------------------------------------------------（3分） ⑤从状态表可得：为受X 控制的可逆4进制值计数器。-----------------------------（2分） 1．解：（1）依题意得真值表如下:--------------------------3分 0102J J Q ⊕（分）
标准答案及评分标准 课程名称：数字电路 适用专业（班级）： 课程归属：理工学科部 是否可携带（填写计算器、词典等）：计算器 开卷、闭卷：闭卷 学科部主任： 出卷人： ―――――――――――――――――――――――――――――――――― 一．选择题（每小题2分，共20分） 1．一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【 C 】 A ．4:6 B.1:10 C.4:10 D.2:4 2．若输入变量A 、B 全为1时，输出F=1，则其输入与输出的关系是 【 B 】 A.异或 B.同或 C.或非 D.与或 3．在下列逻辑电路中，不是组合逻辑电路的是 【 D 】 A. 译码器 B. 加法器 C. 编码器 D.寄存器 4．一个8选一的数据选择器，其地址输入（选择控制输入）端的个数是 【 C 】 A.4 B.2 C.3 D.16 5．最小项ABCD 的逻辑相邻最小项是 【 A 】 A. ABCD B. ABCD C. ABCD D. ABCD 6．同步计数器和异步计数器比较，同步计数器的最显著优点是 【 A 】 A .工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP 控制 7．一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【 C 】 A ．4:6 B.1:10 C.4:10 D.2:4 8．组合逻辑电路通常由【 】组合而成。 【 B 】 A.触发器 B.门电路 C.计数器 D.锁存器 9．8线—3线优先编码器的输入为I0—I7 ，当优先级别最高的I7有效时，其输出0 12Y Y Y ??的值是 【 C 】 A.111 B.010 C.000 D.101 10．逻辑表达式A +B C = 【 C 】 A.A+B B. A+C C.（A+B ）（A+C ） D.B+C
数字电子技术试卷(1) 一．填空（16） 1．十进制数123的二进制数是 1111011 ；十六进制数是 7B 。 2．是8421BCD 码，其十进制为 861 。 3．逻辑代数的三种基本运算是 与 ， 或 和 非 。 4．三态门的工作状态是 0 ， 1 ， 高阻 。 5．描述触发器逻辑功能的方法有 真值表，逻辑图，逻辑表达式，卡诺图，波形图 。 6．施密特触发器的主要应用是 波形的整形 。 7．设4位D/A 转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为 。 8．实现A/D 转换的主要方法有 ， ， 。 二．判断题（10） 1．BCD 码即8421码 （ 错 ） 2.八位二进制数可以表示256种不同状态。 （ 对 ） 3．TTL 与非门与CMOS 与非门的逻辑功能不一样。 （ ） 4．多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于高阻状态。 （对 ） 5．计数器可作分频器。 （ 对 ） 三．化简逻辑函数（14） 1．用公式法化简- - +++=A D DCE BD B A Y ，化为最简与或表达式。 解；D B A Y +=- 2．用卡诺图化简∑∑= m d D C B A Y ），，，，（）＋，，，， （84210107653),,,(，化为最简与或表达式。 四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。（15） 解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。 五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画出Q 端波形（设初态Q ＝0）(15)
电子线路分析与实践2期末复习辅导 2010年10月 练习题 一、填空题 1.(11011)2 =（________）10 2.8421BCD 码的1000相当于十进制的数值 。 3．格雷码特点是任意两个相邻的代码中有_______位二进制数位不同。 4．逻辑函数的反演规则指出，对于任意一个函数F ，如果将式中所有的_________互换，_________互换，_________互换，就得到F 的反函数F 。 5．二极管的单向导电性是外加正向电压时 ，外加反向电压时 。 6．晶体三极管作开关应用时一般工作在输出特性曲线的 饱和 区和 截止 区。 7．TTL 三态门的输出有三种状态：高电平、低电平和 状态。 8. 集 电极开路门的英文缩写为 OC 门，工作时必须外加 和 。 9．一个2线－4线译码器，其输入端的数目与输出端数目相比较，后者较 。 10． 输出n 位代码的二进制编码器，一般有 __________个输入信号端。 11．全加器是指能实现两个加数和____________三数相加的算术运算逻辑电路。 12．时序逻辑电路的输出不仅与 当前输入状态 有关，而且与 输出的原始状态 有关。 13．与非门构成的基本RS 锁存器的特征方程是 S+ n Q R ，约束条件是 。 14．时序逻辑电路中，按照触发器的状态是否同时发生变化可分为 和 。 15．JK 触发器当J =K =________时，触发器Q n+1=Q n 。 16．用555定时器构成的多谐振荡器，若充放电回路中有电阻、电容，则该多谐振荡器形成的脉冲周期T ___0．7(R1+2R2)C ____。 17．A/D 转换需要经过 采样 、 保持 、 量化 和 编码 四个步骤。 18．根据D/A 转换器分辨率计算方法，4位D/A 转换器的分辨率为 6.7% 。 19．DAC 的转换精度包括 分辨率 和 转换误差 。 20．为使采样输出信号不失真地代表输入模拟信号，采样频率f s 和输入模拟信号的最高频率f i max 的关系是 。 21．在A/D 转换时，将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称采样。 22．在A/D 转换中，用二进制码表示指定离散电平的过程称为 量化 。 23．CPLD 的含义是 。 二、选择题 1. 十进制数85转换为二进制数为（ ） A ．1001011 B ．1010011 C ．1100101 D ．1010101 2. 二进制数11011转换为十进制数为（ ） A ．32 B ．27 C ．64 D ．128 4. 8421BCD 码110011．001表示十进制为（ ） A ．33.2 B ．51.0125 C ．63.2 D ．51.2 5．在下列一组数中，与2)111001(相等的数是（ ） A ．16)34( B ．（65）8 C ． 10 )57(
09年 5、电路如图1.2所示，TG 为CMOS 传输门，G 为TTL 与非门，则当C=0时 P= ；当C=1时P= 。 B & TG A C C Ω k 10P G 图1.2 6. 当TTL 门电路的输入端悬空时，应视为 （高电平，低电平，不定）。此时，如用万用表测量其输入端电压，读数约为 （0V ，1.4V ，3.6V ）。 六、（4分）写出图6所示TTL 门电路构成的组合电路的输出表达式。 图6 七、（6分）写出图7所示电路的逻辑表达式，列出真值表，说明电路逻辑功能。 A B C 图7 八（8分）将图8(a)所示电路用其他器件实现，要求直接在图上画出连线。 （1） 改用3线/8线译码器74LS138和适当的门实现该逻辑电路，图8(b)为 74LS138符号图； （2） 改用8选一数据选择器实现，图8 （c ）为8选一数据选择器逻辑符号。 P 图8（a ）
图8（b ） 08年 4．函数式D C AB F ++=，写出其对偶式='F ()A B C D +。 5．由TTL 与非门组成的电路如图1-2所示。设与非门输出高电平U OH =3.6V ，低电平为U OL =0.3V ，电压表内阻为20k Ω/V 。当输入ABC =000，开关S 断开时，用万用表测出U 1= 1.4V ，U 2= 0.3V ；当输入ABC =101，开关S 闭合时，U 1= 0.3V ，U 2= 3.6V 。 A B C 图1-2 6．对CMOS 或非门电路，判断下面结论对错： （1）输入端悬空可能造成逻辑出错； （对） （2）输入端对地接大电阻（如510 k Ω）相当于接高电平1； （错） （3）输入端对地接小电阻（如510 Ω）相当于接低电平0； （对） 7．CMOS 电路如图1-3所示，TG 为CMOS 传输门，G 为TTL 与非门，则C=0, P= 0 ; G G G 1 2A
四、（10分）如下图所示为由维持—阻塞边沿D 触发器和主从型J-K 触发器组成的电路。试画出触发器输出端Q 1、Q 2的波形（设触发器初始状态均为0）。 四、（10分） )(Q Q Q Q Q K Q J Q )C (Q D Q 12n 12n 12n 2n 12n 2n 11n ↓=+=+=↑==++CP Q P n n n 五、（15分）如下面左图所示为由八选一数据选择器实现的函数F 。 （1）试写出F 的表达式。 （2）用右边的3-8译码器74LS138及若干个与非门实现函数F 。 五、（15分） )4,3,1,0(),,(11m D B A F D B A BD A D B A D B A D A D B D B A BD A B A D C B A D C B A BCD A D C B A C B A C B A F ∑=+++=+=++=++++?+?=即 表达式4分 3分 3分 表达式7分 逻辑图8分
二、化简逻辑函数（5分） Z F A B C D =(,,,)=m d (,,,,,,)(,)3589111314 015+∑∑。 二、卡诺图如下图所示，Z ABC BCD BCD ABC =+++. （5分） 三、用四位同步二进制计数器CT74161、3线-8线译码器CT74138和少量的与非门设计一个函数发生器，使其产生10110101序列信号。（10分） 三、（共10分） 1、因序列长度S=8，可用CT74161设计一个模8计数器，有效状态为Q D Q C Q B Q A =0000~0111。如采用同步预置法，电路如下图(a)所示，如采用反馈清零（异步）法，电路如图(b)所示。（2分） 3、产生10110101序列码的电路如下所示：（5分） 7 5320Y Y Y Y Y ????=2、用译码器CT74138实现组合输出电路，列真值表如左所示： 故得到组合输出为：（3分） Z= ∑m (0,2,3,5,7)=Y 0+Y 2+Y 3+Y 5+Y 7
通信071?5 班 20 08?20 09 学年第二学期 《数字电子技术基础》 课试卷试卷 类型：A ■卷 单项选择题(每小题2分，共24 分) 1、 8421BCD 码01101001.01110001转换为十进制数是： A : 78.16 B : 24.25 C : 2、 最简与或式的标准是： (c ) A:表达式中乘积项最多，且每个乘积项的变量个数最多 变量个数最多 C:表达式中乘积项最少，且每个乘积项的变量个数最少 变量个数最多 3、 用逻辑函数卡诺图化简中，四个相邻项可合并为一项 A :消去1个表现形式不同的变量，保留相同变量 B:消去2个表现形式不同的变量，保留相同变量 C :消去3个表现形式不同的变量，保留相同 D:消去4个表现形式不同的变量，保留相同变量 4、 已知真值表如表 1所示，则其逻辑表达式为： A: A ? B ? C B: AB + BC C: AB + BC D: ABC (A+B+C ) 5、 函数 F(A ， A: F(A,B,C)= B: F(A,B,C)= C: F(A,B,C)= D: F(A,B,C)= B ，C)=AB+BC+AC 的最小项表达式为: E m E m E m E m (0， (3， (0， (2， 2, 5, 2, 4, 4) 6， 3， 6， 7) 4) 7) 6、 欲将一个移位寄存器中的二进制数乘以( A: 32 B : 10 7、 已知74LS138译码器的输入三个使能端( E 1=1， 是：(C ) A :::: (c 69.71 ，它能: 变量 32) 10需要 n 1 n = Q ，JK 触发器的J 、K 取值应是: B: J=0， K=1 (B ) B :集电极开路门 D : 54.56 B :表达式中乘积项最少，且每个乘积项的 D:表达式中乘积项最多，且每个乘积项的 (B ) (B ) ( C : _ E 2A =E 2B = 0 ) )个移位脉冲。 D : 6 _ _ A 2A 1A O =011，则输岀 丫厂?丫0 时，地址码 8、 要实现Q =Q A: J=0， K=0 9、 能够实现线与功能的是： A: TTL 与非门 10、 个四位串行数据，输入四位移位寄存器，时钟脉冲频率为 输岀。 A : 8ms B : 4ms 11、 表2所列真值表的逻辑功能所表示的逻辑器件是： A B C D (D ) C: J=1， K=0 D : J=1， K=1 C :三态逻辑门 1kHz ，经过 D : CMOS 逻辑门 B )可转换为4位并行数据 译码器 选择器 优先 编码器 比 较器 输入 I 7 I 6 I 5 I 4 I 3 I 2 I 1 12、 A: B: C: D: 图1所示为2个4位二进制数相加的串 11000 11001 10111 10101 接全力X 器逻辑电路图X 运算后 的 0 0 0 0 0 0 0 1 0 0 0 0 0 X 1 0 0 图 31 0 0 (A )
数字电子技术模拟考试试 题及答案 Last revision on 21 December 2020
《数字电子技术》模拟试题 一、填空题（每题2分，共20分） 1、十六进制数97，对应的十进制数为 （1） 。 2、“至少有一个输入为0时，输出为 （2） ”描述的是与运算的规则。 3、 （3） 变量逻辑函数有16个最小项。 4、基本逻辑运算有: （4） 、 （5） 和 （6） 运算。 5、两二进制数相加时，不考虑低位的进位信号是 （7） 加器。 6、TTL 器件输入脚悬空相当于输入 （8） 电平。 7、RAM 的三组信号线包括： （9） 线、地址线和控制线。 8、采用四位比较器对两个四位数比较时，先比较 （10） 位。 二、单项选择题（每个3分，共15分） 1、图1的国标逻辑符号中 （11） 是异或门。 图1 2、下列逻辑函数表达式中可能存在竞争冒险的是 （12） 。 A ))((C B B A F ++= B ))((C B B A F ++= C ))((C B B A F ++= D ))((C B B A F ++= 3、下面逻辑式中，不正确的是_ （13）____。 A.C B A ABC ??= B. A AB A += C. ()A A B A += D. AB BA = 4、时序逻辑电路中必须有___（14）___。 A. 输入逻辑变量 B. 时钟信号 C. 计数器 D. 编码器 5、有S1，S2两个状态，条件 （15） 可以确定S1和S2不等价。 A. 输出相同 B. 输出不同 C. 次态相同 D. 次态不同
1、证明：B A B A A +=+（4分） 2、某逻辑函数的真值表如表1所示，画出卡诺图。（6分） 表1 某逻辑函数的真值表 A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 X 1 0 0 X 1 0 1 0 1 1 0 1 1 1 1 X 四、分析题（20分） 图2 分析图2所示电路的逻辑功能。 1）列出其时钟方程：（2分） CP1＝ ；CP0＝ 。 2）列出其驱动方程：（4分） J1＝ ；K1＝ ；J0＝ ；K0＝ 。 3）列出其输出方程：（1分） Z ＝ 4）求次态方程：（4分） =+11n Q ；=+10n Q 5）作状态表及状态图（9分） Z
XX大学信息院《数字电子技术基础》 期终考试试题（110分钟）(第一套) 一、填空题：（每空1分，共15分） 1．逻辑函数Y AB C =+的两种标准形式分别为（）、 （）。 2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。 5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 二、根据要求作题：（共15分） 1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。 2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。 三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分） 五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分） B C 六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。 （6分） 七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。ROM 中的数据见表1所示。试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP信号频率之比。（16分） 表1：
数字电子技术基础期末考试试卷及答案 Document serial number【KKGB-LBS98YT-BS8CB-BSUT-BST108】
数字电子技术基础试题（一） 一、填空题 : （每空1分，共10分） 1． 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 1 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条。 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图。 2.下列几种TTL电路中，输出端可实现线与功能的电路是（ D）。 A、或非门 B、与非门 C、异或门 D、OC门
3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。 A、通过大电阻接地（>Ω） B、悬空 C、通过小电阻接地（<1KΩ） B、 D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（A ）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（C ）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（A ）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ C）。 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（C ）。
试题一 气体放电的基本物理过程 一、选择题 1) 流注理论未考虑 的现象。 2) A ．碰撞游离 B ．表面游离 C ．光游离 D ．电荷畸变电场 3) 先导通道的形成是以 的出现为特征。 4) A ．碰撞游离 B ．表面游离 C ．热游离 D ．光游离 5) 电晕放电是一种 。 6) A ．自持放电 B ．非自持放电 C ．电弧放电 D ．均匀场中放电 7) 气体内的各种粒子因高温而动能增加，发生相互碰撞而产生游离的形式称为 。 8) A.碰撞游离 B.光游离 C.热游离 D.表面游离 9) ______型绝缘子具有损坏后“自爆”的特性。 10) A.电工陶瓷 B.钢化玻璃 C.硅橡胶 D.乙丙橡胶 11) 以下哪个不是发生污闪最危险的气象条件 12) A.大雾 B.毛毛雨 C.凝露 D.大雨 13) 污秽等级II 的污湿特征：大气中等污染地区，轻盐碱和炉烟污秽地区，离海岸盐场3km~10km 地区，在污闪季节中潮湿多雾但雨量较少，其线路盐密为 2/cm mg 。 14) A.≤ B.>~ C.>~ D.>~ 15) 以下哪种材料具有憎水性 16) A. 硅橡胶 B.电瓷 C. 玻璃 D 金属 二、填空题 17) 气体放电的主要形式： 、 、 、 、 18) 根据巴申定律，在某一PS 值下，击穿电压存在 值。 19) 在极不均匀电场中，空气湿度增加，空气间隙击穿电压 。 20) 流注理论认为，碰撞游离和 是形成自持放电的主要因素。 21) 工程实际中，常用棒－板或 电极结构研究极不均匀电场下的击穿特性。 22) 气体中带电质子的消失有 、复合、附着效应等几种形式 23) 对支持绝缘子，加均压环能提高闪络电压的原因是 。 24) 沿面放电就是沿着 表面气体中发生的放电。 25) 标准参考大气条件为：温度C t 200 ，压力 0b kPa ，绝对湿度30/11m g h 26) 越易吸湿的固体，沿面闪络电压就越______ 27) 等值盐密法是把绝缘子表面的污秽密度按照其导电性转化为单位面积上________含量 的一种方法
D C B A D C A B ++《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1.?有一数码10010011，作为自然二进制数时，它相当于十进制数（147），作为8421BCD 码时，它相当于十进制数（93 ）。 2.三态门电路的输出有高电平、低电平和（高阻）3种状态。 3．TTL 与非门多余的输入端应接（高电平或悬空）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（高）电平。 5. 已知某函数?? ? ??+??? ??++=D C AB D C A B F ，该函数的反函数F = （ ）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ 7）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（5 ）V ，其输出高电平为（3.6）V ，输出低电平为（0.35）V ， CMOS 电路的电源电压为（ 3--18） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ 11）根地址线，有（16）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100）位。 11. ＝（AB ）。 12. 13 二、分） 1.?函数 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ C ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A ．16 B.2 C.4 D.8
1．将二进制数化为等值的十进制和十六进制： (1100101)2=( 101 )10 =( 65 )16 2．写出下列二进制数的原码和补码： (-1011)2=( 11011 )原=( 10101 )补 Y的电平依次为3．输出低电平有效的3线– 8线译码器的输入为110时,其8个输出端0 7~Y 10111111 。 *； 4．写出J、K触发器的特性方程：Q Q+ = Q K J 5. TTL集电极开路门必须外接__上拉电阻______才能正常工作。 1．余3码10001000对应的8421码为（A ）。 A．01010101 B.10000101 C.10111011 D.11101011 2.使逻辑函数) B A B =为0的逻辑变量组合为( D ) C + + F+ (C A ' ' )( ' ' )( A. ABC=000 B. ABC=010 C. ABC=011 D. ABC=110 3．标准或-与式是由（ C ）构成的逻辑表达式。 A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 4. 由或非门构成的基本R、Ｓ触发器，则其输入端R、S应满足的约束条件为（B）。 Ａ. R+S=０Ｂ. RS=０Ｃ. R+S=１Ｄ.RS=１ 5．一个8选一数据选择器的地址输入端有（C ）个。 A.1 B.2 C.3 D.8 6．RAM的地址线为16条，字长为32，则此RAM的容量为（ D ）。 A．16×32 位 B. 16K×32位 C. 32K×32位 D.64K×32位 7．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（D ）。 A．JK=00 B. JK=01 C. JK=10 D. JK=11 8. 用８个触发器可以记忆（ D ）种不同状态． A．8 B．16 C．128 D．256 9. 多谐振荡器可以产生下列哪种波形( B ) A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波 10．输出在每个时钟周期翻转一次的触发器是（ A ）。
考试试题纸（A卷） 课程名称数字电子技术基础专业班级 题号一二三四五六七八九十总分 题分16 12 12 12 12 12 12 12 备注: 学生不得在试题纸上答题(含填空题、选择题等客观题) 一、填空题（每空1分，共16分） 1．将十进制数63.75分别转换为二进制、八进制、十六进制和8421BCD码，则有（63.75）D＝（）B＝（）O =（）H＝（）8421BCD。 2．已知某函数F AB BC =+，该函数的反函数F=（），对偶函数'F=（）。 3．函数F AB BC =+在输入变量取值为（）时可能出现竞争与冒险，若将表达式变换为 F=（）则可消除竞争与冒险。 4．相对于CMOS电路，TTL电路的最主要优点是（）。 5．有一八位“R-2R”T型电阻网络DAC，已知REF U=10V，当输入10000000时输出的电压值为（）V。 6．容量为1K×8的ROM存储器需要（）根地址线，（）根数据线，需要由（）片容量为256×4的ROM构成。 7．多谐振荡器、单稳态触发器及施密特触发器分别有（）、（）及（）个稳态。 二、化简（每小题6分，共12分） 1．用代数法化简：F A B ABC A(B AB) =?+++ 2．用卡诺图法化简：Y(A,B,C,D)=(0,2,3,4,6,12)(1,7,8,10,14,15) ∑+∑ m d 三、写输出的逻辑表达式（每小题4分，共12分） 1．2． & & & A B C F1 +V CC 1 1 CS CS A B C F2
74LS290集成二-五-十进制计数器功能表 R 0(1) R 0(2) R 9(1) R 9(2) CP Q A Q B Q C Q D 1 1 0 X X 0 0 0 0 1 1 X 0 X 0 0 0 0 0 0 0 1 X 1 1 0 X X ↓ 计 数 0 X X 0 ↓ 计 数 X 0 0 X ↓ 计 数 X 0 X 0 ↓ 计 数 74LS151八选一数据选择器功能表 G A 2 A 1 A 0 Y 1 X X X 0 0 0 0 0 D 0 0 0 0 1 D 1 0 0 1 0 D 2 0 0 1 1 D 3 0 1 0 0 D 4 0 1 0 1 D 5 0 1 1 0 D 6 0 1 1 1 D 7 CP Q A Q B Q C Q D R 9(1) R 9(2) R 0(1) R 0(2) A 2 A 1 A 0 D 0 D 1 D 2 D 3 D 4 D 5 D 6D 7 & CP A CP B CP Y G “1” 74LS290 74LS151 Y
一．选择题 1十进制数3.625的二进制数和8421BCD 码分别为（D ） A 、11.11和11.001 B 、11.101和11.101 C 、11.01和11.011000100101 D 、11.101和0011.011000100101 2、逻辑函数F1、F2、F3的卡诺图如图所示，他们之间的逻辑关系是（B ） A 、F3=F 1·F2 B 、F3=F1+F2 C 、F2=F1·F3 D 、F2=F1+F3 00 01 11 10 0 1 1 1 1 1 F1 F2 F3 3 、和TTL 电路相比，CMOS 电路最突出的有点在于（C ） A 、可靠性高 B 、抗干扰能力强 C 、功耗低 D 、速度快 4、用1K ×4的DRAM 设计4K ×8位的存储器的系统需要的芯片数和地址线的根数是（C ） A 、16片 10根 B 、8片 10根 C 、8片 12根 D 、16片 12根 5、在图2中用555定时器组成的施密特触发电路中，它的回差电压等于（A ） A 、2V B 、3V C 、 4V D 、5V 图2 图3 6、为将D 触发器转换为T 触发器，图3所示电路的虚线框内应是（D ） A 、或非门 B 、与非门 C 、异或门 D 、同或门 7、在下列逻辑部件中，不属于组合逻辑部件的是（A ） A ．寄存器 B 、编码器 C 、全加器 D 、译码器 8、某10位D/A 转换器，当输入为D=010*******B 时，输出电压为1.6V 。当输入D=1000010000B 时，输出电压为（B ） A 、3.15V B 、3.30V C 、3.60V D 、都不是 二．填空题 1、逻辑函数F=A ·（B+C ）·1的反函数F =_____0+?+C B A ___________ 2、四选一数据选择器，AB 为地址信号，D 0=D 3=1，D 1=C ，D 2=c ，当AB=10时，输出F=__C__ 3、将模拟信号转化为数字信号，需要采用A/D 转换器。实现A/D 转换一般要经过采样、保持、量化和编码等4个过程。 00 01 11 10 0 1 1 1 1 00 01 11 10 0 1 1 1 1 1 1
C. 000 D. 1 0 1 A. A+B B. A+C C. (A+B ) (A+C ) D. B+C 标准答案及评分标准 适用专业（班级）： 是否可携带（填写计算器、词典等）：计算器 学科部主任： 一 ?选择题（每小题2分，共20分） 1?一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【C 】 A. 4:6 B.1:10 C.4:10 D.2:4 2 ?若输入变量 A 、B 全为1时，输出F=1，则其输入与输出的关系是 【B 】 A.异或 B. 同或 C. 或非 D. 与或 3?在下列逻辑电路中，不是组合逻辑电路的是 【D 】 A.译码器 B. 加法器 C. 编码器 D. 寄存器 6 ?同步计数器和异步计数器比较，同步计数器的最显著优点是 A 工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP 控制 7?—位8421BCD 码译码器的数据输入线与译码输出线的组合是 A. 4:6 B.1:10 C.4:10 D.2:4 8 ?组合逻辑电路通常由【 】组合而成。 A.触发器 B.门电路 C.计数器 D.锁存器 A. 1 11 B. 010 10.逻辑表达式 A+BC= 课程名称：数字电路 课程归属：理工学科部 开卷、闭卷：闭卷 出卷人： 4 . 一个8选一的数据选择器，其地址输入 （选择控制输入）端的个数是 A. 4 B. 2 C. 3 5?最小项ABCD 的逻辑相邻最小项是 D. 1 6 【A 】 A. ABCD B . ABCD C. ABCD D. ABCD 9.8线一3线优先编码器的输入为 I0 —17，当优先级别最高的 I7有效时，其输出 的值是 【C 】
通信 071~5 班 20 08 ~20 09 学年 第 二 学期 《数字电子技术基 础》 课试卷 试卷类型： A 卷 一、 单项选择题（每小题2分，共24分） 1、8421BCD 码01101001.01110001转换为十进制数是：（ ） A ：78.16 B ：24.25 C ：69.71 D ：54.56 2、最简与或式的标准是：（ ） A ：表达式中乘积项最多，且每个乘积项的变量个数最多 B ：表达式中乘积项最少，且每个乘积项的变量个数最多 C ：表达式中乘积项最少，且每个乘积项的变量个数最少 D ：表达式中乘积项最多，且每个乘积项的变量个数最多 3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（ ） A ：消去1个表现形式不同的变量，保留相同变量 B ：消去2个表现形式不同的变量，保留相同变量 C ：消去3个表现形式不同的变量，保留相同变量 表1 D ：消去4个表现形式不同的变量，保留相同变量 4、已知真值表如表1所示，则其逻辑表达式为：（ ） A ：A ⊕B ⊕C B ：AB + BC C ：AB + BC D ：ABC （A+B+C ） 5、函数F(A ，B ，C)=AB+BC+AC 的最小项表达式为：（ ） A ：F(A,B,C)=∑m （0，2，4） B ：F(A,B,C)=∑m （3，5，6，7） C ：F(A,B,C)=∑m （0，2，3，4） D ：F(A,B,C)=∑m （2，4，6，7） 6、欲将一个移位寄存器中的二进制数乘以（32）10需要（ ）个移位脉冲。 A ：32 B ： 10 C ：5 D ： 6 7、已知74LS138译码器的输入三个使能端（E 1=1，E 2A =E 2B =0）时，地址码A 2A 1A 0=011，则输出Y 7 ～Y 0是：（ ） A ：11111101 B ：10111111 C ：11110111 D ：11111111 8、要实现n 1n Q Q =+，JK 触发器的J 、K 取值应是：（ ） A ：J=0，K=0 B ：J=0，K=1 C ：J=1，K=0 D ：J=1，K=1