万方数据
?２８?西安邮电学院学报２０１０年９月
性；输出结果有三种形态：第一种是５个‘０’和５个‘１’；第二种是４个‘０’和６个‘１’；第三种是６个‘０’和４个‘１’；输出码流会根据ＲＤ的状态来做相应调整，从而实现直流平衡，提高对码流的检错能力。
图２８Ｂ／１０Ｂ编码原理图
２．２编码电路的设计
从８Ｂ／１０Ｂ编解码真值表中可以看出，不管是３Ｂ／４Ｂ，还是５Ｂ／６Ｂ编码，其生成码字有些是含有反码的，有些是不含有反码的。即含有反码的其编码有两种情况存在，不含反码的其编码只有一种情况存在。针对８Ｂ／１０Ｂ编码真值表的特点，其５Ｂ／６Ｂ编码共有３２中可能（编码数据从０００００到１１１１１），其３Ｂ／４Ｂ编码共有８种可能（编码数据从０００到１１１）不含有反码的码字体现出了明显的对称性：表现为ＲＡＭ［ｉ］＝ＲＡＭ［３１一ｉ］‘ＲＡＭ［３１一ｉ］（即与自身相异或）．如０００１１数据的编码为１１０００１，数据１１１００的编码为００１１１０，为１１０００１的反码。（以５Ｂ／６Ｂ为例ｉ＿３，５，６，９，１０，１１，１２，１３，１４）；而对于含有反码码字体现了明显的码字互移对称性，只需要将其中的两位数位互移，就能得到与其相对的码字。就拿正极性码字来说，表现为ＲＡＭ［ｉ］＝ＲＡＭ’［３１一ｉ］（其中ＲＡＩ、，Ｉ’［３１一ｉ］为ＲＡＭ［３１一ｉ］其中两位互移后的码字，（５Ｂ／６Ｂ编码卜Ｏ，ｌ，２，４，７，８，１５），如数据０００００的编码为１００１１１和０１１０００，数据１１１１ｌ的编码为１０１０１１和０１０１００。这种情况同样也适用于３Ｂ／４Ｂ编码。所以这样采用简单的组合电路就能大大降低查找表的存储单元数量，降低资源的使用，编码电路如图３所示。
图３８Ｂ／１０Ｂ编码电路结构
ＲＤ的控制：在８Ｂ／１０Ｂ编码中，对ＲＤ的控制才是整个编码电路的核心部分。具体思想如下：
分别定义ＲＤ３和Ｉ动Ｄ５为３Ｂ／４Ｂ和５Ｂ／６Ｂ的不平衡度，Ｉｍ为输出码流的不平衡度，ＲＤ—ｐｒｅ访ｏｕｓ为前一码字（１０ｂｉｔ）的码流的不平衡度。首先通过ＲＤ—ｐｒｅｖｉｏｕｓ来控制由编码产生的ＲＤ３和ＲＤ５，在由ＲＤ３和ＲＤ５来产生ＲＤ，最后将ＲＤ反馈给ＲＤ—ｐｒｅｖｉｏｕｓ。ＲＤ控制如图４所示。
图４ＲＤ控制原理图
图中，ＲＤＰ代表先前ＲＤ，ＲＤ３和ＲＤ５分别为经过３Ｂ／４Ｂ，５Ｂ／６Ｂ计算出当前的４Ｂ码字和６Ｂ码字不平衡度，ＲＤ为当前生成新的不平衡度。００代表字符‘０’和‘１’的个数相等，０１代表字符‘０’比‘１’的个数少２个，１０代表字符‘０’比‘１’的个数多２个（在功能仿真和时序仿真中，不平衡度的定义）。２．３普通数据编码仿真结果
普通数据编码仿真结果如图５所示。其中ｃｌｋ为总的时钟，艘ｔ为复位信号，ｓｔａｒｔ为编码电路差分时钟，ｄａｔａ—ｉｎ为待编码数据，ｃｏｄｅ为生成码字数据。其生成码字与８Ｂ／１０Ｂ编解码真值表一致，并满足输出码流的直流平衡，即字符‘０’和字符‘１’的个数差别不会超过２个。
图５普通数据编码仿真结果
３８Ｂ／１０Ｂ解码
３．１８Ｂ／１０Ｂ解码原理
解码同样是根据编解码真值表将接收到的数据进行串并转换之后的１０比特数据映射成相应的８比特数据，即信息的提取过程。与编码不同的是，解码是一一对应的、唯一的，而编码可能是一对一，也可能是多对一，所以解码较编码就显得比较简单。但在数据传输过程中，可能由于某种原因的影响，会
使数据发生变化，所以要在解码电路中增加检错。
万方数据
第５期武小强，等：一种基于ＦＩ毪～的８Ｂ／１０Ｂ编解码电路的设计与实现?２９?
３．２解码电路的设计
解码同样采用５Ｂ／６Ｂ和３Ｂ／４Ｂ分开解码的。由真值表看出，其解码真值表具有严格的对称性。洲［ｉ］＝删［３１一ｉ］‘洲［３１一ｉ］，（ｉ－０，１，２，３，４，５，６，７，８，９，１０，１，１２，１３，１４，１５，以５Ｂ／６Ｂ为例）。所以同样可以大大节省查找表个数的使用，利用简单的逻辑电路，降低资源的使用。具体思想就是在接收端将接收到的数据在进行串并转换之后的１０比特数据的高６位根据编解码真值表映射成８比特数据的低５位；低４位数据根据编解码真值表映射成８比特数据的高３位。由于信号在光纤通道中进行传输会受到不同因素的影响，使得接受到的数据有可能会发生变化，影响码流的一些特性，比如说打破了直流平衡特性，出现５位连Ｏ的或者连１的情况以及非正常码的情况等。所要根据８Ｂ／１０Ｂ编解码的特性，判断出不属于编解码范畴之内的码字，即出现了误码的情况。所以，在解码电路中必须添加校验违规电路。
３．３解码电路的仿真结果
图６为普通数据解码仿真图。图中，ｃｌｋ为解码电路总时钟；ｓｔａｒｔ为解码电路差分时钟，是ｃｌｋ的８分频；ｄａｔａ—ｉｎ为１０比特接收数据；ｄａｔａ一０ｕｔ为８比特解码数据；ｅｒｒ为检错信号，其中高电平有效；玎ｅｓｅｔ为复位信号。编码结果和编解码真值表一致。
图６普通数据解码仿真图
４仿真和综合数据分析
通过对８Ｂ／１０Ｂ编解码数据的分析，其编解码完全符合踞／１０Ｂ编解码规则，并且满足输出码流的直流平衡，具有一定的检错能力。利用ＭｏｄｅＳｉｍ和ＱｕａｒｔｕＳ一伽。仿真软件对该编解码方案进行了时序仿真和功能仿真，并将其并在黝器件
ｓｔｒａｔｉｘＩＩ系列上ＥＰ２Ｓ１５Ｆ４８４Ｃ３上实现了编解码器的功能验证，结果正确。其综合结果如表１。
由表１可以看出，其编解码资源使用情况均不到总资源的１％，占有资源少；同时编解码的最大时钟频率也是很高的，所以实现了高速传输的目的；其次其时延也是非常小的。同其它编解码方案比较，如基于查找表法、基于组合逻辑电路、其在速度和资源消耗均有所提高和下降。在锁相环技术成熟、时钟恢复比较好的情况下，又由于是高速串行的，所以数据一般都能得到稳定的接收。综上所述，本编码解码方案占用资源少、可靠性高、速度快、误码率低，可以很好的适用于现在高速串行光纤通信系统中。表１Ｑｕａｎ噼ｔ、ⅣｏＳ叻ｔｉｘＩＩ系列上ＥＰ２Ｓ１５Ｆ４８４Ｃ３芯片
资源使用情况和时钟频率列表
５结论
基于８Ｂ／ｌＯＢ编解码真值表内在的关系，本文设计了一种适用于高速串行数据收发器编解码电路。此电路结构实现简单，资源消耗低，能够节省更多的资源，运算量小，误码率低，满足输出码流的直流平衡，能够很好的适用于高速串行通信系统，所以对通信系统的发展有着一定的意义。
参考文献
［１］Ａ．Ｘ．ＷｉｄｍｅｒＰ．Ａ．Ｆ姗ａｓｚｅ．ＡＤＧＢａｌａｎｃｅｄ，Ｐａｒｔｉ—ｔｉｏｎｅｄ—Ｂｌｏｃｌ【．８Ｂ／１０ＢＴ阳ｎ锄ｉｓｓｉｏｎＣ０ｄｅＩＢＭＲｅ黝ｒｃｈ
ａｎｄ脯ｅ１０ｐｍ哪ｔＪ０１ｌｒｎａｌ’１９８３，２３（５）：“１．４４３．
［２］赵文虎，王志功，费瑞霞．基于逻辑设计的光纤通信８Ｂ／１０Ｂ编解码方法研究［Ｊ］．电路与系统学报，２００３，
８（２）：４８．５３．
［３］贺传峰，戴居丰，毛陆鸿．一种新的８Ｂ／１０Ｂ编解码硬件设计方法［Ｊ］．高技术通讯，２００５，１５（３）：４８．５２．［４］Ｆｕｌ【ｕｄａＳ，ＫＯＪｉｆＩｌａＹ，ｓｈｉｒＩｌｐｕｋｕＹ，ｅｔａｌ８／ｌＯＭｏ叫ａ．ｔｉｏＩｌＣ０ｄｅｓｆｏｒＤｉｇｉｔａｌＭａｇｎｅｔｉｃＲｅｏｏｒｄｉｎｇ．ＩＥＥＥＴ阳ｎｓ．
Ｍａ印，１９８６，ＭＡＧ２２（５）：１１９４．１１９６．
［５］许军，许西荣．ＰＣＩ—Ｅ）币ｒ鹋中８Ｂ／１０Ｂ编码解码器的设计与实现［Ｊ］．微电子学与计算机，２００６，２３（３）：３７—３９．［６］ＣＩ瑚ｌＧ。０Ｌ艘，Ｈｙ∞１１９ＨＤＬ艘，ＥｂｅＹ鲫培Ｋ．瓶，ｅｔａ１．Ａｎｅｗｌｉｎｅ∞ｄｅｆ＆１０．ＧｉｇａｂｉｔＥｔｈ匝ｌｅｔ：ＭＢ８１０［Ｃ］．
ＵＳＡ：Ｎｅｗ０ｒｌｅａ璐．２０００．１７７４．１７７７．
［７］袁冰，来新泉，叶强．一种高速串行数据发送芯片的设计［Ｊ］．电路与系统学报，２００３，８（２）：４８．５３．
［８］唐颖，阮文海．高速数据采集系统控制电路的设计［Ｊ］．现代电子技术，２００４，２７（１９）：２１—２３．
（下转第５２页）万方数据
万方数据
一种基于FPGA的8B/10B编解码电路的设计与实现
作者：武小强， 田小平， WU Xiao-qiang， TIAN Xiao-ping
作者单位：西安邮电学院,电子工程学院,陕西,西安,710121
刊名：
西安邮电学院学报
英文刊名：JOURNAL OF XI'AN UNIVERSITY OF POST AND TELECOM
年，卷(期)：2010,15(5)
被引用次数：2次
参考文献(10条)
1.A.X.Widmer;P.A.Franasze A DC-Balanced,Partitioned-Block,8B/10B Transmission Code 1983(05)
2.赵文虎;王志功;费瑞霞基于逻辑设计的光纤通信8B/10B编解码方法研究[期刊论文]-电路与系统学报 2003(02)
3.贺传峰;戴居丰;毛陆鸿一种新的8B/10B编解码硬件设计方法[期刊论文]-高技术通讯 2005(03)
4.Fukuda S;KoJim a Y;Shim puku Y8/10 Modulation Codes for Digital Magnetic Recording 1986(05)
5.许军;许西荣PCI-Express中8B/10B编码解码器的设计与实现[期刊论文]-微电子学与计算机 2006(03)
6.ChanGoo Lee;Hyeong Ho Lee;Dae Young Kim A new line code for 10-Gigabit Ethernet:MBS10 2000
7.袁冰;来新泉;叶强一种高速串行数据发送芯片的设计 2003(02)
8.唐颖;阮文海高速数据采集系统控制电路的设计[期刊论文]-现代电子技术 2004(19)
9.唱娟;王松林;来新泉一种高速串行数据接收芯片的设计[期刊论文]-微电子学与计算机 2006(01)
10.温龙;樊晓桠8B/10B解码器设计[期刊论文]-科学技术与工程 2007(18)
本文读者也读过(10条)
1.许军.许西荣.XU Jun.XU Xi-rong PCI-Express中8b/10b编码解码器的设计与实现[期刊论文]-微电子学与计算机2006,23(3)
2.李永乾一种用于高速SerDes接口的8b/10b编码器的设计[会议论文]-2009
3.刘智.王普昌一种新的8B/10B编码电路设计[会议论文]-2008
4.陈锋.CHEN Feng基于FPGA的8B/10B编解码设计[期刊论文]-电子设计工程2010,18(5)
5.戴居丰.贺传峰.毛陆虹.DAI Ju-feng.HE Chuan-feng.MAO Lu-hong一种新的光纤通信8B/10B编解码实现方法研究[期刊论文]-电路与系统学报2005,10(2)
6.陈乃塘理清8b/10b编码三大观念[期刊论文]-电子测试2005(9)
7.刘智.宁红英.王普昌.LIU Zhi.NING Hong-ying.WANG Pu-chang一种新的8B/10B编码电路设计[期刊论文]-通信技术2009,42(7)
8.叶雷.朱红.YE Lei.ZHU Hong8B/10B编解码的IP核设计[期刊论文]-国外电子元器件2005(11)
9.唐兴.唐宁.TANG Xing.TANG Ning光纤通道8B/10B编码的ASIC研究与设计[期刊论文]-电子器件2011,34(2)
10.陈孟杰.于海勋.Chen Mengjie.Yu Haixun光纤通道8B/10B编解码模块设计[期刊论文]-电子测量技术
2007,30(5)
引证文献(2条)
1.周倩基于FPGA的高速数据采集控制模块设计[期刊论文]-电子科技 2012(5)
2.刘文杰.施佺.郭林.孙玲一种新的8B/10B编解码设计[期刊论文]-光通信技术 2012(12)
引用本文格式：武小强.田小平.WU Xiao-qiang.TIAN Xiao-ping一种基于FPGA的8B/10B编解码电路的设计与实现
[期刊论文]-西安邮电学院学报 2010(5)