闪存芯片NAND FLASH的封装
随着目前产品小型化的需求越来越多，且可穿戴设备的逐渐普及，工程师们对于芯片小型化的需求也越来越强烈，这个就涉及到了芯片的封装工艺。这次，我们只针对NAND flash的封装进行介绍。
芯片常用封装有：DIP、QFP、PFP、PGA、BGA、TSOP、COB等封装。这里主要介绍NAND FLASH 常用的三种封装（TSOP、BGA、COB）。
1、TSOP封装
TSOP是“Thin Small Outline Package”的缩写，意思是薄型小尺寸封装。TSOP内存是在芯片的周围做出引脚，采用SMT技术（表面安装技术）附着在PCB板的表面，装配高度不到1.27mm。具体到FLASH这类型芯，工艺主要是把FLASH晶圆固定在钢板框架上，然后通过打线把晶圆上的点连接到框架的PIN脚上，再对表面进行注胶。目前的最高的封闭技术能把四棵晶圆封闭在一个TSOP 的FLASH内。此种TSOP封装的FLASH相对较厚。TSOP特点：电流大幅度变化时，引起输出电压较小，适合高频应用，操作比较方便（如方便手工贴片或拆片及反复利用），可靠性也比较高。同时TSOP封装具有成品率高。价格相对COB高，因此得到了极为广泛的应用。
2、COB封装
COB(chip on board) 板上芯片封装，是裸芯片贴装技术之一。半导体芯片交接贴装在印刷线路板上，芯片与PCB板是通过邦定连接的方法实现。NAND FLASH行业使用COB的封装方式主要是节省成本考虑。工程师先把外围电气走线画好，然后在PCB板上点红胶，把晶圆按指定方向及位置贴好。然后使用邦定机对晶圆进行邦定。确认邦定电气性能良好后，对晶圆表情及PCB板部分进行树脂覆盖进行固定。COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TSOP和BGA技术。
3、BGA封装
BGA(ball grid array) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配NAND flash 芯片，然后用模压树脂或灌封方法进行密封。封装本体也可做得比QFP(四侧引脚扁平封装)小。
BGA主要特点：1、I/O引脚数虽然增多，但引脚之间的距离远大于QFP封装方式，提高了成品率 2、虽然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能 3、信号传输延迟小，适应频率大大提高 4、组装可用共面焊接，可靠性大大提高。此封闭应用在NAND FLASH方面，主要影响是：1、可针对一些大尺寸晶圆进行封装。2、减小NAND flash封装片的面积，适用于对于主板尺寸要求严格的产品，特别是近些年来的可穿戴设备，对于产品尺寸的要求相当严格。3、此封闭大部分为原装片使用。黑片相对较少使用BGA。从上面可以看出BGA的封装是比较适合小型化需求的，以韩国ATO solution公司为例，1Gb 容量的NAND flash，BGA的最小尺寸可以做到6.5 X 8 mm （48ball），普通的1Gb NAND flash
的尺寸为9 X 9 mm（48ball）。对于产品空间要求比较苛刻的客户可以选择。
NAND Flash 存储器 和 使用ELNEC编程器烧录NAND Flash 技术应用文档 Summer 翻译整理 深圳市浦洛电子科技有限公司 August 2006
目录 一． 简介 ----------------------------------------------------------------------------------- 1 二． NAND Flash与NOR Flash的区别 -------------------------------------------- 1 三． NAND Flash存储器结构描叙 --------------------------------------------------- 4 四． 备用单元结构描叙 ---------------------------------------------------------------- 6 五． Skip Block method（跳过坏块方式） ------------------------------------------ 8 六． Reserved Block Area method（保留块区域方式）----------------------------- 9 七． Error Checking and Correction（错误检测和纠正）-------------------------- 10 八． 文件系统 ------------------------------------------------------------------------------10 九． 使用ELNEC系列编程器烧录NAND Flash -------------------------------- 10 十． Invalid Block Management drop-down menu -------------------------------- 12 十一． User Area Settings3 -------------------------------------------------------- 13 十二． Solid Area Settings --------------------------------------------------------- 15 十三． Quick Program Check-box ---------------------------------------------- 16 十四． Reserved Block Area Options --------------------------------------------17 十五． Spare Area Usage drop-down menu ------------------------------------18
常见芯片封装类型的汇总 芯片封装，简单点来讲就是把制造厂生产出来的集成电路裸片放到一块起承载作用的基板上，再把管脚引出来，然后固定包装成为一个整体。它可以起到保护芯片的作用，相当于是芯片的外壳，不仅能固定、密封芯片，还能增强其电热性能。所以，封装对CPU和其他大规模集成电路起着非常重要的作用。 今天，与非网小编来介绍一下几种常见的芯片封装类型。 DIP双列直插式 DIP是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。DIP封装结构形式有多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP （含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。 DIP是最普及的插装型封装，应用范围包括标准逻辑IC，存储器和微机电路等。 DIP封装 特点： 适合在PCB(印刷电路板)上穿孔焊接，操作方便。 芯片面积与封装面积之间的比值较大，故体积也较大。 最早的4004、8008、8086、8088等CPU都采用了DIP封装，通过其上的两排引脚可插到主板上的插槽或焊接在主板上。 在内存颗粒直接插在主板上的时代，DIP 封装形式曾经十分流行。DIP还有一种派生方式SDIP（Shrink DIP,紧缩双入线封装），它比DIP的针脚密度要高六倍。 现状：但是由于其封装面积和厚度都比较大，而且引脚在插拔过程中很容易被损坏，可靠性较差。同时这种封装方式由于受工艺的影响，引脚一般都不超过100个。随着CPU内
封装有两大类；一类是通孔插入式封装(through-hole package)；另—类为表面安装式封装(surface moun te d Package)。每一类中又有多种形式。表l和表2是它们的图例，英文缩写、英文全称和中文译名。图6示出了封装技术在小尺寸和多引脚数这两个方向发展的情况。 DIP是20世纪70年代出现的封装形式。它能适应当时多数集成电路工作频率的要求，制造成本较低，较易实现封装自动化印测试自动化，因而在相当一段时间内在集成电路封装中占有主导地位。 但DIP的引脚节距较大(为2.54mm)，并占用PCB板较多的空间，为此出现了SHDIP和SKDIP等改进形式，它们在减小引脚节距和缩小体积方面作了不少改进，但DIP最大引脚数难以提高(最大引脚数为64条)且采用通孔插入方式，因而使它的应用受到很大限制。 为突破引脚数的限制，20世纪80年代开发了PGA封装，虽然它的引脚节距仍维持在2.54mm或1.77mm，但由于采用底面引出方式，因而引脚数可高达500条～600条。 随着表面安装技术(surface mounted technology, SMT)的出现，DIP封装的数量逐渐下降，表面安装技术可节省空间，提高性能，且可放置在印刷电路板的上下两面上。SOP应运而生，它的引脚从两边引出，且为扁平封装，引脚可直接焊接在PCB板上，也不再需要插座。它的引脚节距也从DIP的2.54 mm减小到1.77mm。后来有SSOP和TSOP改进型的出现，但引脚数仍受到限制。 QFP也是扁平封装，但它们的引脚是从四边引出，且为水平直线，其电感较小，可工作在较高频率。引脚节距进一步降低到1.00mm，以至0.65 mm和0.5 mm，引脚数可达500条，因而这种封装形式受到广泛欢迎。但在管脚数要求不高的情况下，SOP以及它的变形SOJ(J型引脚)仍是优先选用的封装形式，也是目前生产最多的一种封装形式。 方形扁平封装-QFP (Quad Flat Package) [特点] 引脚间距较小及细，常用于大规模或超大规模集成电路封装。必须采用SMT(表面安装技术)进行焊接。操作方便，可靠性高。芯片面积与封装面积的比值较大。 小型外框封装-SOP (Small Outline Package) [特点] 适用于SMT安装布线，寄生参数减小，高频应用，可靠性较高。引脚离芯片较远，成品率增加且成本较低。芯片面积与封装面积比值约为1:8 小尺寸J型引脚封装-SOJ (Smal Outline J-lead) 有引线芯片载体-LCC (Leaded Chip Carrier) 据1998年统计，DIP在封装总量中所占份额为15%，SOP在封装总量中所占57%，QFP则占12%。预计今后DIP的份额会进一步下降，SOP也会有所下降，而QFP会维持原有份额，三者的总和仍占总封装量的80%。 以上三种封装形式又有塑料包封和陶瓷包封之分。塑料包封是在引线键合后用环氧树脂铸塑而成，环氧树脂的耐湿性好，成本也低，所以在上述封装中占有主导地位。陶瓷封装具有气密性高的特点，但成本较高，在对散热性能、电特性有较高要求时，或者用于国防军事需求时，常采用陶瓷包封。 PLCC是一种塑料有引脚(实际为J形引脚)的片式载体封装(也称四边扁平J形引脚封装QFJ (quad flat J-lead package))，所以采用片式载体是因为有时在系统中需要更换集成电路，因而先将芯片封装在一种载体(carrier)内，然后将载体插入插座内，载体和插座通过硬接触而导通的。这样在需要时，只要在插座上取下载体就可方便地更换另一载体。 LCC称陶瓷无引脚式载体封装(实际有引脚但不伸出。它是镶嵌在陶瓷管壳的四侧通过接触而导通)。有时也称为CLCC，但通常不加C。在陶瓷封装的情况下。如对载体结构和引脚形状稍加改变，载体的引脚就可直接与PCB板进行焊接而不再需要插座。这种封装称为LDCC即陶瓷有引脚片式载体封装。 TAB封装技术是先在铜箔上涂覆一层聚酰亚胺层。然后用刻蚀方法将铜箔腐蚀出所需的引脚框架；再在聚酰亚胺层和铜层上制作出小孔，将金属填入铜图形的小孔内，制作出凸点(采用铜、金或镍等材料)。由这些凸点与芯片上的压焊块连接起来，再由
元器件封装类型： A. Axial轴状的封装（电阻的封装） AGP （Accelerate raphical Port）加速图形接口 AMR(Audio/MODEM Riser) 声音/调制解调器插卡 B BGA（Ball Grid Array） 球形触点阵列，表面贴装型封装之一。在印刷基板的背面按阵列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点阵列载体(PAC) BQFP(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP封装之一，在封装本体的四个角设置突(缓冲垫)以防止在运送过程中引脚发生弯曲变形。 C 陶瓷片式载体封装 C－(ceramic) 表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。 Cerdip 用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。 CERQUAD(Ceramic Quad Flat Pack) 表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1.5～2W 的功率 CGA(Column Grid Array) 圆柱栅格阵列，又称柱栅阵列封装 CCGA(Ceramic Column Grid Array) 陶瓷圆柱栅格阵列
CNR是继AMR之后作为INTEL的标准扩展接口 CLCC 带引脚的陶瓷芯片载体，引脚从封装的四个侧面引出，呈丁字形。带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为QFJ、QFJ－G COB(chip on board) 板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆 盖以确保可靠性。 CPGA(Ceramic Pin Grid Array) 陶瓷针型栅格阵列封装 CPLD 复杂可编程逻辑器件的缩写，代表的是一种可编程逻辑器件，它可以在制造完成后由用户根据自己的需要定义其逻辑功能。CPLD 的特点是有一个规则的构件结构，该结构由宽输入逻辑单元组成，这种逻辑单元也叫宏单元，并且CPLD 使用的是一个集中式逻辑互连方案。CQFP 陶瓷四边形扁平封装(Cerquad)，由干压方法制造的一个陶瓷封装家族。两次干压矩形或正方形的陶瓷片(管底和基板)都是用丝绢网印花法印在焊接用的玻璃上再上釉的。玻璃然后被加热并且引线框被植入已经变软的玻璃底部，形成一个机械的附着装置。一旦半导体装置安装好并且接好引线，管底就安放到顶部装配，加热到玻璃的熔点并冷却。 fly_shop 2008-6-19 14:07 D．陶瓷双列封装 DCA(Direct Chip Attach) 芯片直接贴装，也称之为板上芯片技术（Chip-on-Board 简称COB），是采用粘接剂或自动带焊、丝焊、倒装焊等方法，将裸露的集成电路芯片直接贴装在电路板上的一项技术。倒装芯片是COB中的一种（其余二种为引线键合和载带自动键合），它将芯片有源区面对基板，通过芯片上呈现阵列排列的焊料凸点来实现芯片与衬底的互连。 DICP(dualtape carrier package) 双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。
NOR-FLASH驱动文档(SST39VF1601)2012-03-30 00:57:33 NOR-FLASH是最早出现的Flash Memory，目前仍是多数供应商支持的技术架 构.NOR-FLASH在擦除和编程操作较少而直接执行代码的场合，尤其是纯代码存储的应用中广泛使用,但是由于NOR-FLASH只支持块擦除,其擦除和编程速度较慢，而块尺寸又较大，导致擦除和编程操作所花费的时间很长,所以在纯数据存储和文件存储的应用中显得力不从心. NOR-FLASH的特点是: 1. 程序和数据可存放在同一芯片上，FLASH芯片拥有独立的数据总线和地址总线，能快速随 机读取，并且允许系统直接从Flash中读取代码执行，而无需先将代码下载至RAM中再执行； 2. 可以单字节或单字读取，但不能单字节擦除，必须以部分或块为单位或对整片执行擦除操 作，在执行写操作之前,必需先根据需要对部分,块或整片进行擦除,然后才能写入数据。 以SST系列NOR-FLASH芯片为例介绍FLASH的使用方法及驱动. 首先,在驱动的头文件中,要根据芯片的具体情况和项目的要求作如下定义: 1. 定义操作的单位,如 typedef unsigned char BYTE; // BYTE is 8-bit in length typedef unsigned short int WORD; // WORD is 16-bit in length typedef unsigned long int Uint32; // Uint32 is 32-bit in length 在这里地址多是32位的,芯片写操作的最小数据单位为WORD,定义为16位,芯片读操作的最小数据单位是BYTE,定义为8位. 2. 因为芯片分为16位和32位的,所以对芯片的命令操作也分为16位操作和32位操作(命令 操作在介绍具体的读写过程中将详细介绍). #ifdef GE01 /*宏NorFlash_32Bit，若定义了为32位NorFlash，否则为16位NorFlash*/ #define NorFlash_32Bit #endif 3. 根据芯片的情况,定义部分(段)和块的大小. #define SECTOR_SIZE 2048 // Must be 2048 words for 39VF160X #define BLOCK_SIZE 32768 // Must be 32K words for 39VF160X
浅谈NorFlash的原理及其应用 NOR Flash NOR Flash是现在市场上两种主要的非易失闪存技术之一。Intel 于1988年首先开发出NOR Flash 技术，彻底改变了原先由EPROM（Erasable Programmable Read-Only-Memory电可编程序只读存储器）和EEPROM（电可擦只读存储器Electrically Erasable Programmable Read - Only Memory）一统天下的局面。紧接着，1989年，东芝公司发表了NAND Flash 结构，强调降低每比特的成本，有更高的性能，并且像磁盘一样可以通过接口轻松升级。NOR Flash 的特点是芯片内执行（XIP ，eXecute In Place），这样应用程序可以直接在Flash闪存内运行，不必再把代码读到系统RAM中。NOR 的传输效率很高，在1~4MB的小容量时具有很高的成本效益，但是很低的写入和擦除速度大大影响到它的性能。NAND的结构能提供极高的单元密度，可以达到高存储密度，并且写入和擦除的速度也很快。应用NAND的困难在于Flash的管理需要特殊的系统接口。性能比较 flash闪存是非易失存储器，可以对称为块的存储器单元块进行擦写和再编程。任何flash 器件的写入操作只能在空或已擦除的单元内进行，所以大多数情况下，在进行写入操作之前必须先执行擦除。NAND器件执行擦除操作是十分简单的，而NOR则要求在进行擦除前先要将目标块内所有的位都写为0。由于擦除NOR器件时是以64～128KB的块进行的，执行一个写入/擦除操作的时间为5s，与此相反，擦除NAND器件是以8～32KB的块进行的，执行相同的操作最多只需要4ms。执行擦除时块尺寸的不同进一步拉大了NOR和NAND之间的性能差距，统计表明，对于给定的一套写入操作（尤其是更新小文件时），更多的擦除操作必须在基于NOR的单元中进行。这样，当选择存储解决方案时，设计师必须权衡以下的各项因素。 l 、NOR的读速度比NAND稍快一些。 2、NAND的写入速度比NOR快很多。 3 、NAND的4ms擦除速度远比NOR的5s快。 4 、大多数写入操作需要先进行擦除操作。 5 、NAND的擦除单元更小，相应的擦除电路更少。此外，NAND 的实际应用方式要比NOR复杂的多。NOR可以直接使用，并可在上面直接运行代码；而NAND需要I/O接口，因此使用时需要驱动程序。不过当今流行的操作系统对NAND结构的Flash都有支持。此外，Linux内核也提供了对NAND结构的Flash的支持。详解 NOR
NAND FLASH相对于NOR FLASH而言，其容量大，价格低廉，读写速度都比较快，因而得到广泛应用。NOR FLASH的特点是XIP，可直接执行应用程序， 1～4MB时应用具有很高的成本效益。但是其写入和擦除的速度很低直接影响了其性能。 NAND FLASH不能直接执行程序，用于存储数据。在嵌入式ARM应用中，存储在其中的数据通常是读取到SDROM中执行。因为NAND FLASH主要接口包括 几个I/O口，对其中的数据都是串行访问，无法实现随机访问，故而没有执行程序。 NAND FLASH接口电路是通过NAND FLAH控制器与ARM处理器相接的，许多ARM处理器都提供NAND FLASH控制器，为使用NAND FLASH带来巨大方便。 K9F2G08U0B是三星公司的一款NAND FLASH产品。 K9F2G08U0B包含8个I/O，Vss、Vcc、以及控制端口（CLE、ALE、CE、RE、WE、WP、R/B）。其存储结构分块。 共2K 块 每块大小16 页 每页大小2K + 64BYTE 即容量=块数×页数×每页大小=2K×16×（2K + 64BYTE）=256M BYTE + 8M BYTE NAND FLASH控制器提供了OM[1:0]、NCON、GPG13、GPG14、GPG15共5个信号来选择NAND FLASH启动。 OM[1:0]=0b00时，选择从NAND FLASH启动。 NCON：NAND FLASH类型选择信号。 GPG13：NAND FLASH页容量选择信号。 GPG14：NAND FLASH地址周期选择信号。 GPG15:NAND FLASH接口线宽选择。0：8bit总线宽度；1：16bit总线宽度。 访问NAND FLASH 1）发生命令：读、写、还是擦除 2）发生地址：选择哪一页进行上述操作 3）发生数据：需要检测NAND FLASH内部忙状态 NAND FLASH支持的命令： #define CMD_READ1 0x00 //页读命令周期1 #define CMD_READ2 0x30 //页读命令周期2 #define CMD_READID 0x90 //读ID 命令 #define CMD_WRITE1 0x80 //页写命令周期1 #define CMD_WRITE2 0x10 //页写命令周期2 #define CMD_ERASE1 0x60 //块擦除命令周期1 #define CMD_ERASE2 0xd0 //块擦除命令周期2 #define CMD_STATUS 0x70 //读状态命令 #define CMD_RESET 0xff //复位 #define CMD_RANDOMREAD1 0x05 //随意读命令周期1
本文原创于观海听涛,原作者版权所有,转载请注明出处。 近几天开发项目需要用到STM32驱动NAND FLASH,但由于开发板例程以及固件库是用于小页(512B,我要用到的FLASH为1G bit的大页(2K,多走了两天弯路。以下笔记将说明如何将默认固件库修改为大页模式以驱动大容量NAND,并作驱动。 本文硬件:控制器:STM32F103ZET6,存储器:HY27UF081G2A 首先说一下NOR与NAND存储器的区别,此类区别网上有很多,在此仅大致说明: 1、Nor读取速度比NAND稍快 2、Nand写入速度比Nor快很多 3、NAND擦除速度(4ms远快于Nor(5s 4、Nor 带有SRAM接口,有足够的地址引脚来寻址,可以很轻松的挂接到CPU 地址和数据总线上,对CPU要求低 5、NAND用八个(或十六个引脚串行读取数据,数据总线地址总线复用,通常需要CPU支持驱动,且较为复杂 6、Nor主要占据1-16M容量市场,并且可以片内执行,适合代码存储 7、NAND占据8-128M及以上市场,通常用来作数据存储 8、NAND便宜一些 9、NAND寿命比Nor长 10、NAND会产生坏块,需要做坏块处理和ECC 更详细区别请继续百度,以上内容部分摘自神舟三号开发板手册
下面是NAND的存储结构: 由此图可看出NAND存储结构为立体式 正如硬盘的盘片被分为磁道,每个磁道又分为若干扇区,一块nand flash也分为若干block,每个block分为如干page。一般而言,block、page之间的关系随着芯片的不同而不同。 需要注意的是,对于flash的读写都是以一个page开始的,但是在读写之前必须进行flash 的擦写,而擦写则是以一个block为单位的。 我们这次使用的HY27UF081G2A其PDF介绍: Memory Cell Array = (2K+64 Bytes x 64 Pages x 1,024 Blocks 由此可见,该NAND每页2K,共64页,1024块。其中:每页中的2K为主容量Data Field, 64bit为额外容量Spare Field。Spare Field用于存贮检验码和其他信息用的,并不能存放实际的数据。由此可算出系统总容量为2K*64*1024=134217728个byte,即1Gbit。NAND闪存颗粒硬件接口: 由此图可见,此颗粒为八位总线,地址数据复用,芯片为SOP48封装。 软件驱动:(此部分写的是伪码,仅用于解释含义,可用代码参见附件 主程序: 1. #define BUFFER_SIZE 0x2000 //此部分定义缓冲区大小,即一次写入的数据 2. #define NAND_HY_MakerID 0xAD //NAND厂商号 3. #define NAND_HY_DeviceID 0xF1 //NAND器件号 4. /*配置与SRAM连接的FSMC BANK2 NAND*/
集成电路封装工艺 摘要 集成电路封装的目的,在于保护芯片不受或少受外界环境的影响,并为之提供一个发挥集成电路芯片功能的良好环境,以使之稳定,可靠,正常的完成电路功能.但是集成电路芯片封装只能限制而不能提高芯片的功能. 关键词: 电子封装封装类型封装技术器件失效 Integrated Circuit Packaging Process Abstract The purpose of IC package, is to protect the chip from the outside or less environmental impa ct, and provide a functional integrated circuit chip to play a good environment to make it stable an d reliable, the completion of the normal circuit functions. However, IC chip package and not only restricted to enhance the function of the chip. 引言 电子封装是一个富于挑战、引人入胜的领域。它是集成电路芯片生产完成后不可缺少的一道工序，是器件到系统的桥梁。封装这一生产环节对微电子产品的质量和竞争力都有极大的影响。按目前国际上流行的看法认为，在微电子器件的总体成本中，设计占了三分之一，芯片生产占了三分之一，而封装和测试也占了三分之一，真可谓三分天下有其一。封装研究在全球范围的发展是如此迅猛，而它所面临的挑战和机遇也是自电子产品问世以来所从未遇到过的；封装所涉及的问题之多之广，也是其它许多领域中少见的，它需要从材料到工艺、从无机到聚合物、从大型生产设备到计算力学等等许许多多似乎毫不关连的专家的协同努力，是一门综合性非常强的新型高科技学科。 1.电子封装 什么是电子封装(electronic packaging)? 封装最初的定义是：保护电路芯片免受周围环境的影响（包括物理、化学的影响）。所以，在最初的微电子封装中，是用金属罐(metal can) 作为外壳，用与外界完全隔离的、气密的方法，来保护脆弱的电子元件。但是，随着集成电路技术的发展，尤其是芯片钝化层技术的不断改进，封装的功能也在慢慢异化。通常认为，封装主要有四大功能，即功率分配、信号分配、散热及包装保护，它的作用是从集成电路器件到系统之间的连接，包括电学连接和物理连接。目前，集成电路芯片的I/O线越来越多，它们的电源供应和信号传送都是要通过封装来实现与系统的连接；芯片的速度越来越快，功率也越来越大，使得芯片的散热问题日趋严重；由于芯片钝化层质量的提高，封装用以保护电路功能的作用其重要性正在下降。 2.部分封装的介绍 金属封装是半导体器件封装的最原始的形式，它将分立器件或集成电路置于一个金属容器中，用镍作封盖并镀上金。金属圆形外壳采用由可伐合金材料冲制成的金属底座，借助封接玻璃，在氮气保护气氛下将可伐合金引线按照规定的布线方式熔装在金属底座上，经过引线端头的切平和磨光后，再镀镍、金等惰性金属给与保护。在底座中心进行芯片安装和在
集成电路封装形式介绍(图解） BGA BGFP132 CLCC CPGA DIP EBGA 680L FBGA FDIP FQFP 100L JLCC BGA160L LCC
LDCC LGA LQFP LQFP100L Metal Qual100L PBGA217L PCDIP PLCC PPGA PQFP QFP SBA 192L TQFP100L TSBGA217L TSOP
CSP SIP:单列直插式封装.该类型的引脚在芯片单侧排列,引脚节距等特征和DIP基本相同.ZIP:Z型引脚直插式封装.该类型的引脚也在芯片单侧排列,只是引脚比SIP粗短些,节距等特征也和DIP基本相同. S-DIP:收缩双列直插式封装.该类型的引脚在芯片两侧排列,引脚节距为1.778mm,芯片集成度高于DIP. SK-DIP:窄型双列直插式封装.除了芯片的宽度是DIP的1/2以外,其它特征和DIP相同.PGA:针栅阵列插入式封装.封装底面垂直阵列布置引脚插脚,如同针栅.插脚节距为2.54mm或1.27mm,插脚数可多达数百脚. 用于高速的且大规模和超大规模集成电路. SOP:小外型封装.表面贴装型封装的一种,引脚端子从封装的两个侧面引出,字母L状.引脚节距为 1.27mm. MSP:微方型封装.表面贴装型封装的一种,又叫QFI等,引脚端子从封装的四个侧面引出,呈I字形向下方延伸,没有向外突出的部分,实装占用面积小,引脚节距为1.27mm. QFP:四方扁平封装.表面贴装型封装的一种,引脚端子从封装的两个侧面引出,呈L字形,引脚节距为 1.0mm,0.8mm,0.65mm,0.5mm,0.4mm,0.3mm,引脚可达300脚以上. SVP:表面安装型垂直封装.表面贴装型封装的一种,引脚端子从封装的一个侧面引出,引脚在中间部位弯成直角,弯曲引脚的端部和PCB键合,为垂直安装的封装.实装占有面积很小.引脚节距为0.65mm,0.5mm. LCCC:无引线陶瓷封装载体.在陶瓷基板的四个侧面都设有电极焊盘而无引脚的表面贴装型封装.用于高 速,高频集成电路封装. PLCC:无引线塑料封装载体.一种塑料封装的LCC.也用于高速,高频集成电路封装. SOJ:小外形J引脚封装.表面贴装型封装的一种,引脚端子从封装的两个侧面引出,呈J字形,引脚节距为 1.27mm. BGA:球栅阵列封装.表面贴装型封装的一种,在PCB的背面布置二维阵列的球形端子,而不采用针脚引脚. 焊球的节距通常为1.5mm,1.0mm,0.8mm,和PGA相比,不会出现针脚变形问题. CSP:芯片级封装.一种超小型表面贴装型封装,其引脚也是球形端子,节距为0.8mm,0.65mm,0.5mm等. TCP:带载封装.在形成布线的绝缘带上搭载裸芯片,并和布线相连接的封装.和其他表面贴装型封装相比,芯片更薄,引脚节距更小,达0.25mm,而引脚数可达500针以上. 介绍：
NAND FLASH在储存测试系统中的应用(3) 2009-11-09 22:35:43 来源:王文杰马游春李锦明 关键字：NAND FLASH 储存测试K9K8G08UOM 2 NAND FLASkI Memory的硬件部分 本设计当中，FLASH的数据输入输出口、控制端口通过调理电路与FPGA的端口相连，图4所示是其硬件连接电路。 从图4中可知，FLASH的数据输入输出端口I／00～7、控制端口／CE、是通过芯片SN54LV245与FPGA相连；FLASH的控制端口cLE、ALE、／WE、／RE通过芯片SN54LV245和芯片74HCl4与ITGA相连。其中F-CLE、F-ALE、F—WE、F-RE、F—CE、F- R／Bur是FPGA的I／O口，是FPGA逻辑的输入输出口。CLE、ALE信号是FLASH存储器命令、地址锁存使能信号,／WE是保证命令、地址、数据能否及时正确的写入FLASH 的信号，／RE信号控制着数据的读取，这些信号的精确度关系着FLASH存储、读数功能的实现。所以，这些信号的好坏直接关系着FLASH的正常工作。经实践的电路调试，这些信号在传输过程中受到了其它因素的干扰，信号明显失真，在电路中加入74HCl4(非门)以后，信号会变得光滑，准确。 芯片SN54LV245是八进制三态总线收发器，DIR=1时，总线传输方向从A→B；DIR=0时，总线传输方向从B→A。／OE是片选信号。／0E，DIR信号是由FPGA内部编程逻辑控制的。 FL,ASH接口中，为了保证／wE、／RE、／CE、R／B控制信号初始状态无效，由硬件电路实现端口值拉高。本设计中不使用写保护功能，所以／WP端口也接上了上拉电阻。 3 结束语 基于闪存技术的固态存储器存储密度大，功耗小，可靠性高，体积小重量轻且成本也在不断降f氐，在航空应用中有良好的应用前景。在设计储存测试系统时选用大容量的NAIXD FLASH存储器大大提高了储存、读取速度，并且设计电路结构简单，易于修改。 (本文转自电子工程世界：http://www.eewo
芯片封装类型缩写含义 SIP ：Single-In-Line Package 单列直插式封装 SMD(surface mount devices) ——表面贴装器件。 DIP ：Dual In-line Package 双列直插式封装 CDIP：Ceramic Dual-In-line Package 陶瓷双列直插式封装 PDIP：Plastic Dual-In-line Package 塑料双列直插式封装 SDIP ：Shrink Dual-In-Line Package QFP：Quad Flat Package 四方扁平封装 TQFP ：Thin Quad Flat Package 薄型四方扁平封装 PQFP ：Plastic Quad Flat Package 塑料方型扁平封装 MQFP ：Metric Quad Flat Package VQFP ：Very Thin Quad Flat Package SOP：Small Outline Package 小外型封装 SSOP ：Shrink Small-Outline Package 缩小外型封装 TSOP ：Thin Small-Outline Package 薄型小尺寸封装 TSSOP ：Thin Shrink Small-Outline Package QSOP ：Quarter Small-Outline Package VSOP ：Very Small Outline Package TVSOP ：Very Thin Small-Outline Package LCC：Leadless Ceramic Chip Carrier 无引线芯片承载封装 LCCC ：Leadless Ceramic Chip Carrier PLCC ：Plastic Leaded Chip Carrier 塑料式引线芯片承载封装 BGA：Ball Grid Array 球栅阵列 CBGA ：Ceramic Ball Grid Array uBGA ：Micro Ball Grid Array 微型球栅阵列封装 PGA ：Pin Grid Array CPGA ：Ceramic Pin Grid Array 陶瓷 PGA PPGA ：Plastic Pin Grid Array MCM ：Multi Chip Model 多芯片模块 SOIC(small out-line integrated circuit) ——双侧引脚小外形封装集成电路QFP(Quad Flat Pockage) ——四侧引脚扁平封装
6 NAND FLASH CONTORLLER OVERVIEW In recent times, NOR flash memory gets high in price while an SDRAM and a NAND flash memory is comparatively economical , motivating some users to execute the boot code on a NAND flash and execute the main code on an SDRAM. S3C2440A boot code can be executed on an external NAND flash memory. In order to support NAND flash boot loader, the S3C2440A is equipped with an internal SRAM buffer called ‘Steppingstone’. When booting, the first 4K Bytes of the NAND flash memory will be loaded into Steppingstone and the boot code loaded into Steppingstone will be executed. Generally, the boot code will copy NAND flash content to SDRAM. Using hardware ECC, the NAND flash data validity will be checked. Upon the completion of the copy, the main program will be executed on the SDRAM. comparatively 比较地、相当地 motivating v. 激励；刺激；调动…的积极性（motivate的ing形式） execute vt. 实行；执行；处死 internal n. 内脏；本质adj. 内部的；里面的；体内的；（机构）内部的 Steppingstone n. 踏脚石；进身之阶；达到目的的手段 validity n. [计] 有效性；正确；正确性 content n. 内容，目录；满足；容量adj. 满意的；vt. 使满足 FEATURES 1. Auto boot: The boot code is transferred into 4-kbytes Steppingstone during reset. After the transfer, the boot code will be executed on the Steppingstone. 2. NAND Flash memory I/F: Support 256Words, 512Bytes, 1KWords and 2KBytes Page. 3. Software mode: User can directly access NAND flash memory, for example this feature can be used in read/erase/program NAND flash memory. 4. Interface: 8 / 16-bit NAND flash memory interface bus. 5. Hardware ECC generation, detection and indication (Software correction). 6. SFR I/F: Support Little Endian Mode, Byte/half word/word access to Data and ECC Data register, and Word access to other registers 7. SteppingStone I/F: Support Little/Big Endian, Byte/half word/word access. 8. The Steppingstone 4-KB internal SRAM buffer can be used for another purpose after NAND flash booting. 特性 1。自动引导:在复位时，引导代码写入4-k字节的中转区，在转移后启动 代码将在中转区上执行。 2。NAND闪存接口:支持256字，512字节，1k字和2KB字节页。 3。软件模式:用户可以直接访问NAND闪存，例如这个特性可以用于 读/写/擦除NAND闪存。
芯片封装形式 芯片封装形式主要以下几种：DIP，TSOP，PQFP，BGA，CLCC，LQFP，SMD，PGA，MCM，PLCC等。 DIP DIP封装（Dual In-line Package），也叫双列直插式封装技术，双入线封装，DRAM的一种元件封装形式。指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100。DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏管脚。DIP封装结构形式有：多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP（含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。 DIP封装具有以下特点： ?适合在PCB(印刷电路板)上穿孔焊接，操作方便。 ?芯片面积与封装面积之间的比值较大，故体积也较大。 ?最早的4004、8008、8086、8088等CPU都采用了DIP封装，通过其上的两排引脚 可插到主板上的插槽或焊接在主板上。 ?在内存颗粒直接插在主板上的时代，DIP 封装形式曾经十分流行。DIP还有一种派 生方式SDIP（Shrink DIP,紧缩双入线封装），它比DIP的针脚密度要高6六倍。 DIP还是拨码开关的简称，其电气特性为 ●电器寿命:每个开关在电压24VDC与电流25mA之下测试,可来回拨动2000次； ●开关不常切换的额定电流:100mA,耐压50VDC ； ●开关经常切换的额定电流:25mA,耐压24VDC ； ●接触阻抗:(a)初始值最大50mΩ；(b)测试后最大值100mΩ； ●绝缘阻抗:最小100mΩ,500VDC ； ●耐压强度:500VAC/1分钟； ●极际电容:最大5pF ； ●回路:单接点单选择:DS(S),DP(L) 。 TSOP 到了上个世纪80年代，内存第二代的封装技术TSOP出现，得到了业界广泛的认可，时至今日仍旧是内存封装的主流技术。TSOP是“Thin Small Outline Package”的缩写，意思是薄型小尺寸封装。TSOP内存是在芯片的周围做出引脚，采用SMT技术（表面安装技术）直接附着在PCB板的表面。TSOP封装外形尺寸时，寄生参数(电流大幅度变化时，引起输出电压扰动)减小，适合高频应用，操作比较方便，可靠性也比较高。同时TSOP封装具有成品率高，价格便宜等优点，因此得到了极为广泛的应用。 TSOP封装方式中，内存芯片是通过芯片引脚焊接在PCB板上的，焊点和PCB板的接触面积较小，使得芯片向PCB办传热就相对困难。而且TSOP封装方式的内存在超过150MHz 后，会产品较大的信号干扰和电磁干扰。 PQFP PQFP： (Plastic Quad Flat Package，塑料方块平面封装)一种芯片封装形式。 BGA BGA封装内存 BGA封装(Ball Grid Array Package)的I/O端子以圆形或柱状焊点按阵列形式分布在封装下面，BGA技术的优点是I/O引脚数虽然增加了，但引脚间距并没有减小反而增加了，从而提
目录 1．概述 (2) 2．功能框图 (3) 3．管脚 (3) 4．寻址 (4) 5．总线操作 (5) 6．命令表 (6) 7．PAGE READ，0x00-0x30 (7) 8．RANDOM DATA READ，0x05-0xE0 (7) 9．PAGE READ CACHE MODE START，0x31；PAGE READ CACHE MODE START LAST，0x3F (8) 10．READ ID，0x90 (8) 11．READ STATUS，0x70 (9) 12．编程操作 (9) 13．内部数据搬移 (11) 14．块擦除操作，0x60-0xD0 (12) 15．复位操作，0xFF (13) 16．写保护操作 (13) 17．错误管理 (14)
以Micron公司的MT29F2G08为例介绍NAND Flash原理和使用。 1．概述 MT29F2G08使用一个高度复用的8-bit总线（I/O[7:0]）来传输数据、地址、指令。5个命令脚（CLE、ALE、CE#、WE#）实现NAND命令总线接口规程。3个附加的脚用作: 控制硬件写保护（WP#）、监视芯片状态（R/B#），和发起上电自动读特征（PRE-仅3V芯片支持）。注意, PRE功能不支持宽温芯片。 MT29F2G08内部有2048个可擦除的块，每个块分为64个可编程的页，每个页包含2112字节（2048个字节作为数据存储区，64个备用字节一般作为错误管理使用）。 每个2112个字节的页可以在300us内编程，每个块（64x2112=132K）可以在2ms内被擦除。片上控制逻辑自动进行PROGRAM和ERASE操作。 NAND的内部存储阵列是以页为基本单位进行存取的。读的时候，一页数据从内部存储阵列copy到数据寄存器，之后从数据寄存器按字节依次输出。写（编程）的时候，也是以页为基本单位的：起始地址装载到内部地址寄存器之后，数据被依次写入到内部数据寄存器，在页数据写入之后，阵列编程过程启动。 为了增加编程的速度，芯片有一个CACHE寄存器。在CACHE编程模式，数据先写入到CACHE寄存器，然后再写入到数据寄存器，一旦数据copy进数据寄存器后，编程就开始。在数据寄存器被装载及编程开始之后，CACHE寄存器变为空，可以继续装载下一个数据，这样内部的编程和数据的装载并行进行，提高了编程速度。 内部数据搬移命令（INTERNAL DATA MOVE）也使用内部CAHCE寄存器，通常搬移数据需要很长时间，通过使用内部CACHE寄存器和数据寄存器，数据的搬移速度大大增加，且不需要使用外部内存。