Design of NAND FLASH Control Interface Based on AMBA General Bus
TANG Yu-Guang，WANG Zhen，LING Ming
（National Engineering Research Center for ASIC System，Nanjing210096，China）
Abstract：NAND FLASH uses8I/O signallines to complicated transmit control，address and data information.so the interface is special.This design based on the ARM7TDMI core，AMBA AHB general bus，supports1bit ECC verification and1bit width conversion.The state machine consists of four state https://www.doczj.com/doc/ed7759869.html,mand state group fulfills the function of sending command to NAND FLASH.Address state group fulfills the function of sending address to NAND FLASH.Read state group fulfills reading function.Write state group fulfills writing function.After simulation and real chip function test，all functions accord with the NAND FLASH specification.
Key words：NAND FLASH；AHB；interface module；ECC
EEACC：1130B；1265B
一种基于AMBA总线的NAND FLASH控制接口电路设计
唐宇光，王镇，凌明
（东南大学国家专用集成电路系统工程技术研究中心，南京210096）
摘要：NAND FLASH采用8根I/O信号线复杂的传送控制、地址和数据信息，其控制逻辑需要专门设计。该接口设计基于ARM7TDMI核，AMBA AHB总线结构，支持1bit ECC校验和位宽转换。接口设计中的状态机由命令字发送状态组完成对NAND FLASH命令字发送，地址发送状态组完成写地址发送，读状态组完成读操作，写状态组完成写操作。该设计已通过仿真和芯片验证测试，功能符合NAND FLASH操作规范。
关键词：NAND FLASH；AHB；接口模块；ECC校验
中图分类号：TN79文献标识码：A文章编号：1005-9490（2004）02-0306-06
NAND FLASH作为主流内存，具有存储密度高，擦除和读出数据快的特点，每单位存储价格低，在嵌入式系统中适合大容量数据存储。但是应用NAND FLASH必须提供专用的接口控制时序，因此目前设计主流的嵌入式SOC芯片如果要提供对NAND FLASH的支持，就需要设计一个NAND FLASH控制模块电路。
我们设计的32bit嵌入式SOC芯片，支持ROM，SRAM，SDRAM，NOR FLASH，NAND FLASH 的读写。其中对NAND FLASH提供了一个片选。本文中将首先介绍NAND FLASH的操作方法，基于此操作方法，详细介绍该接口电路的结构，读写数据流。重点介绍了NAND FLASH的详细操作，ECC 校验原理，和状态机控制。在文章最后，将是该模块在SUN服务器上的仿真时序图。
1NAND FLASH操作详细介绍
当前的Flash主要有三种，包括NOR FLASH，NAND FLASH，AND FLASH。其中NAND FLASH性能较之NOR FLASH，AND FLASH优越。NAND的写入速度更快，擦除速度只有4ms，读出速度稍慢。
第27卷第2期2004年6月
电子器件
Chinese Journal of Electron Devices
Vol.27，No.2
June.2004
①收稿日期：2004-04-06
作者简介：唐宇光（1977-），男，天津人，硕士研究生，现在东南大学国家专用集成电路系统工程中心从事数字专用集成电路设计研究，dragon182cn@https://www.doczj.com/doc/ed7759869.html,.
NAND 器件使用I /O 口来串行地存取数据，
共有8根I /O 信号线用来传送控制、地址和数据信息。读和写操作采用512byte 的块操作，称之为整页操作。在NAND 闪存中每个块的最大擦写次数是一百万次，寿命很长。同时在器件尺寸上NAND 尺寸要比NOR 器件小8倍，非常适合嵌入式系统的小型化。为了解决NAND FLASH 操作的位反转问题，通常在使用NAND 闪存的时候，同时使用EDC /ECC 算法对反转位鉴别。在NAND FLASH 的代码执行操作上，必须有内存软件支持，即所谓的MTD 技术。
下面我们用Sandisk SDTNF-256为例子，对该
256MB 的NAND FLASH 的读写波形，
以及部分操作命令加以介绍。在该芯片每次操作前，必须首先发出命令字，NAND FLASH 的命令字寄存器接收到
命令后，控制逻辑做出相应的操作。最常见的三种命令字：x00H 读命令字，x80H 写命令字，x10H 编程命令字。在NAND FLASH 中除了命令字寄存器，在NAND FLASH 中还包括两个主要寄存器，
地址寄存器和配置寄存器。分别用来保存操作地址和配置读写时序。
图1是NAND FLASH 的标准读时序。从图中可以看到七根信号线，还有一根WRITE PROTECT 信号线，作为写保护信号线，这就是NAND FLASH 的全部信号线。具体的读操作如下：发命令阶段，在片选信号CE 有效的情况下，首先命令允许信号CLE 有效，
此时写入信号WE 有效，芯片准备好信号R /B 置高，
表示准备好。同时向I /O 口发送x00H 命令，表示是读操作。发地址阶段，此时片选有效，地址允许信号线有效，写入信号WE 保持有效，连续发送三个地址，地址N 选中存储区中的page 页，地址M 再从这个page 页中选中起始地址。三个地址全部输入NAND FLASH 后，此时R /B 信号将维持
busy 状态一段时间，
此后
R/B 变为准备好状态。最WE 在数据输入阶段低有效，RE 此时为
高，
其他控制信号线与读操作时的控制信号线状态相同。
控制接口电路设计
卷
序列
Byte No.1bit7bit6bit5bit4bit3bit2bit1bit0 Byte No.2bit7bit6bit5bit4bit3bit2bit1bit0………………………Byte No.2bit7bit6bit5bit4bit3bit2bit1bit0 Byte No.2bit7bit6bit5bit4bit3bit2bit1bit0
我们将512个bytes按序排列，计算校验码p
1，p
2
，
p4，计算公式如下：
p1=bit6（+）bit4（+）bit2（+）bit0（+）p1
p2=bit5（+）bit4（+）bit1（+）bit0（+）p2
p4=bit7（+）bit6（+）bit5（+）bit4（+）p4903
第2期唐宇光，王镇等：一种基于AMBA总线的NAND FLASH控制接口电路设计
方程式右边的px 由上一个byte 产生，从第一个byte 做起，一直做到512个。通过比较数据输出前后的p 1，p 2，p 4，可查出具体翻转的这一位的列位置。Bit6，bit4，bit2，bit0中只要有一位翻转，p 1就会翻转，同理，p 2，p 4也是相同。如果p 1和p 2都翻转，则可能是第4列或者是第0列翻转出错。如果此时p 4翻转，则一定可鉴别出第4列翻转。如果p 4不翻转，
则可推出是第0列翻转出错。同理在行上面，计算p 8，p 16，p 32，p 64…p 2048。可判断出是哪一行产生了翻转出错。本模块支持一位数据的翻转检验，从而对数据进行校正提供了定位。
6状态机模块部分
状态机部分包括21个状态，用以发出对NAND FLASH 读写控制操作信号。根据NAND FLASH 读写操作规范，
这21个状态分成四个主要状态组。这四个状态组包括命令字发送状态组，地址发送状态组，读状态组，写状态组。分别完成对NAND FLASH 命令字发送的操作，读写地址发送操作，读NAND FLASH 操作，写NAND FLASH 操作。这四个状态组分别包括三个状态，以发控制字状态组为例：mand -cle -s 表示发命令建立状态，nand -cle 表示发命令状态，nand -cle -h 表示发命令保持状态。
整个状态机状态翻转图如图6
所示：
R/B 线拉
低，表示当前忙，状态机跳到nand -rd -wait ，经过一个Tr 的等待时间，NAND FLASH 准备好数据，同时将R/B 线拉高，NAND FLASH 控制器就可以开始真正的读取数据了。对应的状态机就是在nand -read -s ，nand -read ，nand -read -h 顺序跳转。读出的数据是8bit 的，将每4个数据组成32bit 的宽度，然后送入FIFO ，当FIFO 满的时候，状态机发起一次总线DMA 请求，请求DMA 通过总线将FIFO 中的数据搬出。这样经过32次DMA 的传输，就完成了一个整页的读。
当系统发起对NAND FLASH 的写访问时，首先配置地址寄存器，将要写入的外部NAND FLASH 内的地址写入。然后配置操作字寄存器，将读操作的状态字0x80H 写入，同时将配置寄存器中有效位置有效，使NAND FLASH 控制器开始进行译码工作。
13电子器件第27卷
这时，NAND FLASH 控制器判断命令字，看看当前要进行的那种类型的操作，我们写入的0x80H ，也就是写命令，NAND FLASH 控制器就会启动状态机，将其从初始的nand -idle 顺序跳到nand -cle -s ，nand -cle ，nand -cle -h ，
从而将写操作的命令字送入NAND FLASH 。然后顺序跳到nand -ale -s ，nand -ale ，nand -ale -h ，将地址寄存器中的地址送出，也就是将要读取的NAND FLASH 的page 地址送到NAND FLASH 。然后在nand -write -s ，nand -write ，nand -write -h 这几个状态之间跳转，将FIFO 中的一个32bit 数据分成4个8bit ，4次写入NAND FLASH 中，FIFO 为空时状态机发起一个DMA 请求，请求DMA 将所要写入的数据搬入FIFO 中。经过32次DMA 总线传输，一个page 的内容就写入了。再将ECC 的检验码写入page 后面的备用存储空间。状态机跳回nand -cle -s ，nand -clel ，nand -cle -h ，
发出编程指令0X10H 。NAND FLASH 会把R
B
线拉低，表示当前忙，开始将写入的数据搬到指定的page 中。状态机跳到nand -write -wait ，经过一个
TPROG 的等待时间，NAND FLASH 完成操作，同时将
R
B
线拉高。NAND FLASH 控制器需要检验这次写入操作是否正确。主要是通过将NAND FLASH 的状态字读出，判断其中的信息，假如有错，发出中断，通知CPU CORE 。
以上所述，就是NAND FLASH 控制模块的基本读写操作中，寄存器堆控制状态机操作的详细内部流程。
7时序图
该设计verilog 代码编写完成后，进行了仿真，其功能是完全可以实现的。图7是截取的写操作实际波形。
波形图图7是是截取写入数据操作仿真的前半段波形。NAND FLASH 控制模块的写命令和写地址的输出信号图，完全符合控制逻辑。波形图图8是截取写入数据操作仿真的后半段波形。这两张图连接起来完全符合图2的写入操作流程，证明
了
NAND FLASH 控制模块设计的正确性。
控制接口电路设计
NAND Flash 存储器 和 使用ELNEC编程器烧录NAND Flash 技术应用文档 Summer 翻译整理 深圳市浦洛电子科技有限公司 August 2006
目录 一． 简介 ----------------------------------------------------------------------------------- 1 二． NAND Flash与NOR Flash的区别 -------------------------------------------- 1 三． NAND Flash存储器结构描叙 --------------------------------------------------- 4 四． 备用单元结构描叙 ---------------------------------------------------------------- 6 五． Skip Block method（跳过坏块方式） ------------------------------------------ 8 六． Reserved Block Area method（保留块区域方式）----------------------------- 9 七． Error Checking and Correction（错误检测和纠正）-------------------------- 10 八． 文件系统 ------------------------------------------------------------------------------10 九． 使用ELNEC系列编程器烧录NAND Flash -------------------------------- 10 十． Invalid Block Management drop-down menu -------------------------------- 12 十一． User Area Settings3 -------------------------------------------------------- 13 十二． Solid Area Settings --------------------------------------------------------- 15 十三． Quick Program Check-box ---------------------------------------------- 16 十四． Reserved Block Area Options --------------------------------------------17 十五． Spare Area Usage drop-down menu ------------------------------------18
NOR-FLASH驱动文档(SST39VF1601)2012-03-30 00:57:33 NOR-FLASH是最早出现的Flash Memory，目前仍是多数供应商支持的技术架 构.NOR-FLASH在擦除和编程操作较少而直接执行代码的场合，尤其是纯代码存储的应用中广泛使用,但是由于NOR-FLASH只支持块擦除,其擦除和编程速度较慢，而块尺寸又较大，导致擦除和编程操作所花费的时间很长,所以在纯数据存储和文件存储的应用中显得力不从心. NOR-FLASH的特点是: 1. 程序和数据可存放在同一芯片上，FLASH芯片拥有独立的数据总线和地址总线，能快速随 机读取，并且允许系统直接从Flash中读取代码执行，而无需先将代码下载至RAM中再执行； 2. 可以单字节或单字读取，但不能单字节擦除，必须以部分或块为单位或对整片执行擦除操 作，在执行写操作之前,必需先根据需要对部分,块或整片进行擦除,然后才能写入数据。 以SST系列NOR-FLASH芯片为例介绍FLASH的使用方法及驱动. 首先,在驱动的头文件中,要根据芯片的具体情况和项目的要求作如下定义: 1. 定义操作的单位,如 typedef unsigned char BYTE; // BYTE is 8-bit in length typedef unsigned short int WORD; // WORD is 16-bit in length typedef unsigned long int Uint32; // Uint32 is 32-bit in length 在这里地址多是32位的,芯片写操作的最小数据单位为WORD,定义为16位,芯片读操作的最小数据单位是BYTE,定义为8位. 2. 因为芯片分为16位和32位的,所以对芯片的命令操作也分为16位操作和32位操作(命令 操作在介绍具体的读写过程中将详细介绍). #ifdef GE01 /*宏NorFlash_32Bit，若定义了为32位NorFlash，否则为16位NorFlash*/ #define NorFlash_32Bit #endif 3. 根据芯片的情况,定义部分(段)和块的大小. #define SECTOR_SIZE 2048 // Must be 2048 words for 39VF160X #define BLOCK_SIZE 32768 // Must be 32K words for 39VF160X
浅谈NorFlash的原理及其应用 NOR Flash NOR Flash是现在市场上两种主要的非易失闪存技术之一。Intel 于1988年首先开发出NOR Flash 技术，彻底改变了原先由EPROM（Erasable Programmable Read-Only-Memory电可编程序只读存储器）和EEPROM（电可擦只读存储器Electrically Erasable Programmable Read - Only Memory）一统天下的局面。紧接着，1989年，东芝公司发表了NAND Flash 结构，强调降低每比特的成本，有更高的性能，并且像磁盘一样可以通过接口轻松升级。NOR Flash 的特点是芯片内执行（XIP ，eXecute In Place），这样应用程序可以直接在Flash闪存内运行，不必再把代码读到系统RAM中。NOR 的传输效率很高，在1~4MB的小容量时具有很高的成本效益，但是很低的写入和擦除速度大大影响到它的性能。NAND的结构能提供极高的单元密度，可以达到高存储密度，并且写入和擦除的速度也很快。应用NAND的困难在于Flash的管理需要特殊的系统接口。性能比较 flash闪存是非易失存储器，可以对称为块的存储器单元块进行擦写和再编程。任何flash 器件的写入操作只能在空或已擦除的单元内进行，所以大多数情况下，在进行写入操作之前必须先执行擦除。NAND器件执行擦除操作是十分简单的，而NOR则要求在进行擦除前先要将目标块内所有的位都写为0。由于擦除NOR器件时是以64～128KB的块进行的，执行一个写入/擦除操作的时间为5s，与此相反，擦除NAND器件是以8～32KB的块进行的，执行相同的操作最多只需要4ms。执行擦除时块尺寸的不同进一步拉大了NOR和NAND之间的性能差距，统计表明，对于给定的一套写入操作（尤其是更新小文件时），更多的擦除操作必须在基于NOR的单元中进行。这样，当选择存储解决方案时，设计师必须权衡以下的各项因素。 l 、NOR的读速度比NAND稍快一些。 2、NAND的写入速度比NOR快很多。 3 、NAND的4ms擦除速度远比NOR的5s快。 4 、大多数写入操作需要先进行擦除操作。 5 、NAND的擦除单元更小，相应的擦除电路更少。此外，NAND 的实际应用方式要比NOR复杂的多。NOR可以直接使用，并可在上面直接运行代码；而NAND需要I/O接口，因此使用时需要驱动程序。不过当今流行的操作系统对NAND结构的Flash都有支持。此外，Linux内核也提供了对NAND结构的Flash的支持。详解 NOR
NAND FLASH相对于NOR FLASH而言，其容量大，价格低廉，读写速度都比较快，因而得到广泛应用。NOR FLASH的特点是XIP，可直接执行应用程序， 1～4MB时应用具有很高的成本效益。但是其写入和擦除的速度很低直接影响了其性能。 NAND FLASH不能直接执行程序，用于存储数据。在嵌入式ARM应用中，存储在其中的数据通常是读取到SDROM中执行。因为NAND FLASH主要接口包括 几个I/O口，对其中的数据都是串行访问，无法实现随机访问，故而没有执行程序。 NAND FLASH接口电路是通过NAND FLAH控制器与ARM处理器相接的，许多ARM处理器都提供NAND FLASH控制器，为使用NAND FLASH带来巨大方便。 K9F2G08U0B是三星公司的一款NAND FLASH产品。 K9F2G08U0B包含8个I/O，Vss、Vcc、以及控制端口（CLE、ALE、CE、RE、WE、WP、R/B）。其存储结构分块。 共2K 块 每块大小16 页 每页大小2K + 64BYTE 即容量=块数×页数×每页大小=2K×16×（2K + 64BYTE）=256M BYTE + 8M BYTE NAND FLASH控制器提供了OM[1:0]、NCON、GPG13、GPG14、GPG15共5个信号来选择NAND FLASH启动。 OM[1:0]=0b00时，选择从NAND FLASH启动。 NCON：NAND FLASH类型选择信号。 GPG13：NAND FLASH页容量选择信号。 GPG14：NAND FLASH地址周期选择信号。 GPG15:NAND FLASH接口线宽选择。0：8bit总线宽度；1：16bit总线宽度。 访问NAND FLASH 1）发生命令：读、写、还是擦除 2）发生地址：选择哪一页进行上述操作 3）发生数据：需要检测NAND FLASH内部忙状态 NAND FLASH支持的命令： #define CMD_READ1 0x00 //页读命令周期1 #define CMD_READ2 0x30 //页读命令周期2 #define CMD_READID 0x90 //读ID 命令 #define CMD_WRITE1 0x80 //页写命令周期1 #define CMD_WRITE2 0x10 //页写命令周期2 #define CMD_ERASE1 0x60 //块擦除命令周期1 #define CMD_ERASE2 0xd0 //块擦除命令周期2 #define CMD_STATUS 0x70 //读状态命令 #define CMD_RESET 0xff //复位 #define CMD_RANDOMREAD1 0x05 //随意读命令周期1
本文原创于观海听涛,原作者版权所有,转载请注明出处。 近几天开发项目需要用到STM32驱动NAND FLASH,但由于开发板例程以及固件库是用于小页(512B,我要用到的FLASH为1G bit的大页(2K,多走了两天弯路。以下笔记将说明如何将默认固件库修改为大页模式以驱动大容量NAND,并作驱动。 本文硬件:控制器:STM32F103ZET6,存储器:HY27UF081G2A 首先说一下NOR与NAND存储器的区别,此类区别网上有很多,在此仅大致说明: 1、Nor读取速度比NAND稍快 2、Nand写入速度比Nor快很多 3、NAND擦除速度(4ms远快于Nor(5s 4、Nor 带有SRAM接口,有足够的地址引脚来寻址,可以很轻松的挂接到CPU 地址和数据总线上,对CPU要求低 5、NAND用八个(或十六个引脚串行读取数据,数据总线地址总线复用,通常需要CPU支持驱动,且较为复杂 6、Nor主要占据1-16M容量市场,并且可以片内执行,适合代码存储 7、NAND占据8-128M及以上市场,通常用来作数据存储 8、NAND便宜一些 9、NAND寿命比Nor长 10、NAND会产生坏块,需要做坏块处理和ECC 更详细区别请继续百度,以上内容部分摘自神舟三号开发板手册
下面是NAND的存储结构: 由此图可看出NAND存储结构为立体式 正如硬盘的盘片被分为磁道,每个磁道又分为若干扇区,一块nand flash也分为若干block,每个block分为如干page。一般而言,block、page之间的关系随着芯片的不同而不同。 需要注意的是,对于flash的读写都是以一个page开始的,但是在读写之前必须进行flash 的擦写,而擦写则是以一个block为单位的。 我们这次使用的HY27UF081G2A其PDF介绍: Memory Cell Array = (2K+64 Bytes x 64 Pages x 1,024 Blocks 由此可见,该NAND每页2K,共64页,1024块。其中:每页中的2K为主容量Data Field, 64bit为额外容量Spare Field。Spare Field用于存贮检验码和其他信息用的,并不能存放实际的数据。由此可算出系统总容量为2K*64*1024=134217728个byte,即1Gbit。NAND闪存颗粒硬件接口: 由此图可见,此颗粒为八位总线,地址数据复用,芯片为SOP48封装。 软件驱动:(此部分写的是伪码,仅用于解释含义,可用代码参见附件 主程序: 1. #define BUFFER_SIZE 0x2000 //此部分定义缓冲区大小,即一次写入的数据 2. #define NAND_HY_MakerID 0xAD //NAND厂商号 3. #define NAND_HY_DeviceID 0xF1 //NAND器件号 4. /*配置与SRAM连接的FSMC BANK2 NAND*/
NAND FLASH在储存测试系统中的应用(3) 2009-11-09 22:35:43 来源:王文杰马游春李锦明 关键字：NAND FLASH 储存测试K9K8G08UOM 2 NAND FLASkI Memory的硬件部分 本设计当中，FLASH的数据输入输出口、控制端口通过调理电路与FPGA的端口相连，图4所示是其硬件连接电路。 从图4中可知，FLASH的数据输入输出端口I／00～7、控制端口／CE、是通过芯片SN54LV245与FPGA相连；FLASH的控制端口cLE、ALE、／WE、／RE通过芯片SN54LV245和芯片74HCl4与ITGA相连。其中F-CLE、F-ALE、F—WE、F-RE、F—CE、F- R／Bur是FPGA的I／O口，是FPGA逻辑的输入输出口。CLE、ALE信号是FLASH存储器命令、地址锁存使能信号,／WE是保证命令、地址、数据能否及时正确的写入FLASH 的信号，／RE信号控制着数据的读取，这些信号的精确度关系着FLASH存储、读数功能的实现。所以，这些信号的好坏直接关系着FLASH的正常工作。经实践的电路调试，这些信号在传输过程中受到了其它因素的干扰，信号明显失真，在电路中加入74HCl4(非门)以后，信号会变得光滑，准确。 芯片SN54LV245是八进制三态总线收发器，DIR=1时，总线传输方向从A→B；DIR=0时，总线传输方向从B→A。／OE是片选信号。／0E，DIR信号是由FPGA内部编程逻辑控制的。 FL,ASH接口中，为了保证／wE、／RE、／CE、R／B控制信号初始状态无效，由硬件电路实现端口值拉高。本设计中不使用写保护功能，所以／WP端口也接上了上拉电阻。 3 结束语 基于闪存技术的固态存储器存储密度大，功耗小，可靠性高，体积小重量轻且成本也在不断降f氐，在航空应用中有良好的应用前景。在设计储存测试系统时选用大容量的NAIXD FLASH存储器大大提高了储存、读取速度，并且设计电路结构简单，易于修改。 (本文转自电子工程世界：http://www.eewo
6 NAND FLASH CONTORLLER OVERVIEW In recent times, NOR flash memory gets high in price while an SDRAM and a NAND flash memory is comparatively economical , motivating some users to execute the boot code on a NAND flash and execute the main code on an SDRAM. S3C2440A boot code can be executed on an external NAND flash memory. In order to support NAND flash boot loader, the S3C2440A is equipped with an internal SRAM buffer called ‘Steppingstone’. When booting, the first 4K Bytes of the NAND flash memory will be loaded into Steppingstone and the boot code loaded into Steppingstone will be executed. Generally, the boot code will copy NAND flash content to SDRAM. Using hardware ECC, the NAND flash data validity will be checked. Upon the completion of the copy, the main program will be executed on the SDRAM. comparatively 比较地、相当地 motivating v. 激励；刺激；调动…的积极性（motivate的ing形式） execute vt. 实行；执行；处死 internal n. 内脏；本质adj. 内部的；里面的；体内的；（机构）内部的 Steppingstone n. 踏脚石；进身之阶；达到目的的手段 validity n. [计] 有效性；正确；正确性 content n. 内容，目录；满足；容量adj. 满意的；vt. 使满足 FEATURES 1. Auto boot: The boot code is transferred into 4-kbytes Steppingstone during reset. After the transfer, the boot code will be executed on the Steppingstone. 2. NAND Flash memory I/F: Support 256Words, 512Bytes, 1KWords and 2KBytes Page. 3. Software mode: User can directly access NAND flash memory, for example this feature can be used in read/erase/program NAND flash memory. 4. Interface: 8 / 16-bit NAND flash memory interface bus. 5. Hardware ECC generation, detection and indication (Software correction). 6. SFR I/F: Support Little Endian Mode, Byte/half word/word access to Data and ECC Data register, and Word access to other registers 7. SteppingStone I/F: Support Little/Big Endian, Byte/half word/word access. 8. The Steppingstone 4-KB internal SRAM buffer can be used for another purpose after NAND flash booting. 特性 1。自动引导:在复位时，引导代码写入4-k字节的中转区，在转移后启动 代码将在中转区上执行。 2。NAND闪存接口:支持256字，512字节，1k字和2KB字节页。 3。软件模式:用户可以直接访问NAND闪存，例如这个特性可以用于 读/写/擦除NAND闪存。
目录 1．概述 (2) 2．功能框图 (3) 3．管脚 (3) 4．寻址 (4) 5．总线操作 (5) 6．命令表 (6) 7．PAGE READ，0x00-0x30 (7) 8．RANDOM DATA READ，0x05-0xE0 (7) 9．PAGE READ CACHE MODE START，0x31；PAGE READ CACHE MODE START LAST，0x3F (8) 10．READ ID，0x90 (8) 11．READ STATUS，0x70 (9) 12．编程操作 (9) 13．内部数据搬移 (11) 14．块擦除操作，0x60-0xD0 (12) 15．复位操作，0xFF (13) 16．写保护操作 (13) 17．错误管理 (14)
以Micron公司的MT29F2G08为例介绍NAND Flash原理和使用。 1．概述 MT29F2G08使用一个高度复用的8-bit总线（I/O[7:0]）来传输数据、地址、指令。5个命令脚（CLE、ALE、CE#、WE#）实现NAND命令总线接口规程。3个附加的脚用作: 控制硬件写保护（WP#）、监视芯片状态（R/B#），和发起上电自动读特征（PRE-仅3V芯片支持）。注意, PRE功能不支持宽温芯片。 MT29F2G08内部有2048个可擦除的块，每个块分为64个可编程的页，每个页包含2112字节（2048个字节作为数据存储区，64个备用字节一般作为错误管理使用）。 每个2112个字节的页可以在300us内编程，每个块（64x2112=132K）可以在2ms内被擦除。片上控制逻辑自动进行PROGRAM和ERASE操作。 NAND的内部存储阵列是以页为基本单位进行存取的。读的时候，一页数据从内部存储阵列copy到数据寄存器，之后从数据寄存器按字节依次输出。写（编程）的时候，也是以页为基本单位的：起始地址装载到内部地址寄存器之后，数据被依次写入到内部数据寄存器，在页数据写入之后，阵列编程过程启动。 为了增加编程的速度，芯片有一个CACHE寄存器。在CACHE编程模式，数据先写入到CACHE寄存器，然后再写入到数据寄存器，一旦数据copy进数据寄存器后，编程就开始。在数据寄存器被装载及编程开始之后，CACHE寄存器变为空，可以继续装载下一个数据，这样内部的编程和数据的装载并行进行，提高了编程速度。 内部数据搬移命令（INTERNAL DATA MOVE）也使用内部CAHCE寄存器，通常搬移数据需要很长时间，通过使用内部CACHE寄存器和数据寄存器，数据的搬移速度大大增加，且不需要使用外部内存。
本文原创于观海听涛，原作者版权所有，转载请注明出处。 近几天开发项目需要用到STM32驱动NAND FLASH，但由于开发板例程以及固件库是用于小页（512B），我要用到的FLASH为1G bit的大页（2K），多走了两天弯路。以下笔记将说明如何将默认固件库修改为大页模式以驱动大容量NAND，并作驱动。 本文硬件：控制器：STM32F103ZET6，存储器：HY27UF081G2A 首先说一下NOR与NAND存储器的区别，此类区别网上有很多，在此仅大致说明： 1、Nor读取速度比NAND稍快 2、Nand写入速度比Nor快很多 3、NAND擦除速度（4ms）远快于Nor（5s） 4、Nor 带有SRAM接口，有足够的地址引脚来寻址，可以很轻松的挂接到CPU地址和数据总线上，对CPU要求低 5、NAND用八个（或十六个）引脚串行读取数据，数据总线地址总线复用，通常需要CPU支持驱动，且较为复杂 6、Nor主要占据1-16M容量市场，并且可以片内执行，适合代码存储 7、NAND占据8-128M及以上市场，通常用来作数据存储 8、NAND便宜一些 9、NAND寿命比Nor长 10、NAND会产生坏块，需要做坏块处理和ECC 更详细区别请继续百度，以上内容部分摘自神舟三号开发板手册 下面是NAND的存储结构： 由此图可看出NAND存储结构为立体式 正如硬盘的盘片被分为磁道，每个磁道又分为若干扇区，一块nand flash也分为若干block，每个block分为如干page。一般而言，block、page之间的关系随着芯片的不同而不同。 需要注意的是，对于flash的读写都是以一个page开始的，但是在读写之前必须进行flash 的擦写，而擦写则是以一个block为单位的。 我们这次使用的HY27UF081G2A其PDF介绍： Memory Cell Array = (2K+64) Bytes x 64 Pages x 1,024 Blocks 由此可见，该NAND每页2K，共64页，1024块。其中：每页中的2K为主容量Data Field，64bit为额外容量Spare Field。Spare Field用于存贮检验码和其他信息用的，并不能存放实际的数据。由此可算出系统总容量为2K*64*1024=134217728个byte，即1Gbit。NAND闪存颗粒硬件接口： 由此图可见，此颗粒为八位总线，地址数据复用，芯片为SOP48封装。 软件驱动：（此部分写的是伪码，仅用于解释含义，可用代码参见附件） 主程序： 1. #define BUFFER_SIZE 0x2000 //此部分定义缓冲区大小，即一次写入的数据 2. #define NAND_HY_MakerID 0xAD //NAND厂商号 3. #define NAND_HY_DeviceID 0xF1 //NAND器件号
大容量NAND Flash 在多媒体手机中的应用 1 引言随着手机市场竞争的日趋激烈，多媒体手机逐渐成为市场的宠儿。 因为有大量的多媒体数据，因此大容量存储是多媒体手机所要解决的首要问题。NOR 和NAND 是现在市场上两种主要的非易失闪存技术。NOR 的特点是芯片 内执行（XIP，eXecuteInPlace），这样应用程序可以直接在flash 闪存内运行， 不必再把代码读到系统RAM 中。NOR 的传输效率很高，在1~4MB 的小容量 时具有很高的成本效益，但是很低的写入和擦除速度大大影响了它的性能。NAND 结构能提供极高的单元密度，可以达到高存储密度，并且写入和擦除的 速度也很快，是大数据量存储的最佳选择。在选择存储方案的时候，设计师必 须综合考虑以下因素：（1）NOR 的读速度比NAND 稍快一些。（2）NAND 的 写入速度比NOR 快很多（3）NAND 的4ms 擦除速度远比NOR 的5s 快。（4）大多数写入操作需要先进行擦除操作。（5）NAND 的擦除单元更小，相应的擦 除电路更少。（6）NAND 闪存中每个块的最大擦写次数是一百万次，而NOR 的擦写次数是十万次。此外，NAND 的使用比NOR 的使用复杂的多。在NOR 器件上运行代码不需要任何的软件支持，在NAND 器件上进行同样操作时，通 常需要驱动程序，也就是内存技术驱动程序（MTD），NAND 和NOR 器件在 进行写入和擦除操作时都需要MTD.使用NOR 器件时所需要的MTD 要相对少 一些，许多厂商都提供用于NOR 器件的更高级软件，这其中包括M-System 的TrueFFS 驱动，该驱动被 WindRiverSystem、Microsoft、QNXSoftwareSystem、Symbian 和Intel 等厂商所采用。2 TC58DDM82A1XBJ5 在多媒体手机中的应用在多媒体手机中，TC58DDM82A1XBJ5 主要用来存储图片、声音文件等数据量较大的文件。 TC58DDM82A1XBJ5 是Toshiba 公司生产的256MbitsNANDEEPROM.工作电压
如何用SmartPRO 6000纠正NAND Flash烧录过程位反转 近日某电子科技有限公司的客户邮件反馈：使用我们的SmartPRO 6000F-Plus烧录MICRON厂家的TSOP48封装的Nand Flash MT29F2G08ABAEA，不良率比较高，甚至达到了10%的烧录不良率，而烧录SAMSUNG厂家的TSOP48封装的K9F1G08U0E这颗芯片就不会有这种状况，由此可以确定烧录器与烧录座本身固件是没有问题的，所以客户怀疑应该是芯片算法有问题，需要我们重新优化下。 烧录器的功能很简单、很专一，那就是把数据完完整整、重复地复制到每一颗芯片上，复制成功了就提示Pass，复制失败了就提示Fail；SmartPRO 6000F-Plus是一台全心专注于高品质、高效率的Flash专用烧录编程器；目前为止，有广泛的、优秀的烧录客户群，软件、硬件和算法都是客户批量生产验证过的，非常成熟。 那问题究竟出在哪里呢，让我们继续看吧！ 先友情提醒一下，我们的烧录软件做有一个监控“电子眼”(操作日记)，时刻记录着客户对每颗芯片的烧录情况；客户有任何违规操作或者烧录异常现象，我们都可以迅速重返到“案发现场”，找到问题的根源；
我们第一时间让客户把操作日记发过来，从操作日记上看，客户反馈的现象确实存在，日志也帮助我们很快找到了这种异常： 但是这种现象并不是因为烧录器造成，而是芯片本身存在的工艺差异原因导致的；可能有人就会马上反驳，明显地出现如此高的烧录不良率，编程器原厂就没有任何责任，而是一句话就把问题推到芯片原厂？不要着急，继续往下看。 首先，我们普及一下Nand Flash的一个特性：位反转；Nand Flash由于本身硬件的内在特性，会导致（极其）偶尔的出现位反转的现象。所谓的位反转(bit flip)，指的是原先Nand Flash中的某个位变化了，即要么从1变成0了，要么从0变成1了。而出现这种怪异的现
1.通过Nor Flash下载 a. speed 12000 //设置TCK为12M，下载程序时会很快 b. loadbin d:\u-boot.bin 0x30000000 注意：0x30000000是你想要下载u-boot.bin到开发板的内存地址， 内存地址根据不同的开发板设定不同，因为本文中使用的是FL2440， 片上系统是S3C2440，内存挂载的地址区域是 0x30000000~0x33ffffff， 我们只需要把u-boot.bin下载到这片区域即可 然后我们在U-boot命令行模式输入NAND Flash擦除和写入命令即可： c.nand erase 0 40000 // 擦除从0地址开始的大小为0x40000的Nnad Flash扇区，0x40000是待写入的U-boot.bin的大致长度， 长度必须为NAND Flash页大小的整数倍，通常会需要比u-boot.bin实际长度长。 d.nand write 30000000 0 40000 // 把前面下载到0x30000000的 u-boot.bin烧写到Nand去 二、方法二，直接通过JLink 假如你的开发板没有NOR Flash或者是你使用的NOR Flash还未被J-FLASH ARM所支持， 这时上面的方法你就无法使用了，这时候你需要一个初始化内存SDRAM的程序， 这个程序完成的功能也就是配置好SDRAM的寄存器，使它能正常工作， fl2440的内存初始化程序下载地址：“2440init.bin”。你还需要准备一个特殊的u-boot_SDRAM.bin， 它与你要烧写到NAND Flash的u-boot.bin有区别，u-boot_SDRAM.bin编译时需要在include/configs/开发板配置文件.h文件中添加： #define CONFIG_SKIP_LOWLEVEL_INIT 1 //用来支持uboot在内存中直接运行 添加这个宏定义之后，U-boot就跳过了内存初始化的部分，因为此时我们的内存已经先由“2440init.bin“初始化好了，再次初始化会出现内存数据的丢失。 做好上面的准备工作之后，首先将开发板设为从NAND Flash启动，启动 J-Link commander，先假设“u-boot.bin”和“2440init.bin”在电脑的D盘根目录下。 1.loadbin d:\2440init.bin 0 2.setpc 0 3.g 为什么需要把"2440init.bin"复制到0x0地址是因为S3C2440有4K的SRAM，它不需要初始化就可以直接执行程序，从NAND Flash启动时， 这个SRAM的地址会挂载到0x0~0x1000的地址空间， 我们先把"2440init.bin"复制到SRAM中运行， 第 1 页
NAND Flash芯片K9F1208在uPSD3234A上的应用 1 NAND FlaSh和NOR Flash 闪存(Flash Memory)由于其具有非易失性、电可擦除性、可重复编程以及高密度、低功耗等特点,被广泛地应用于手机、MP3、数码相机、笔记本电脑等数据存储设备中。NAND Flash和NOR Flash是目前市场上两种主要的非易失闪存芯片。与NOR Flash相比,NAND Flash在容量、功耗、使用寿命等方面的优势使其成为高数据存储密度的理想解决方案。NOR Flash的传输效率很高,但写入和擦除速度较低;而NAND Flash以容量大、写速度快、芯片面积小、单元密度高、擦除速度快、成本低等特点,在非易失性类存储设备中显现出强劲的市场竞争力。 结构：NOR Flash为并行,NAND Flash为串行。 总线：NOR Flash为分离的地址线和数据线,而NANDFlash为复用的。 尺寸：典型的NAND Flash尺寸为NOR Flash尺寸的1／8。 坏块：NAND器件中的坏块是随机分布的,需要对介质进行初始化扫描以发现坏块,并将坏块标记为不可用。 位交换：NAND Flash中发生的次数要比NOR Flash多,建议使用NAND闪存时,同时使用EDC／ECC算法。 使用方法：NOR Flash是可在芯片内执行(XIP,eXecute In Place),应用程序可以直接在FIash闪存内运行,不必再把代码读到系统RAM中;而NAND Flash则需I／O接口,因此使用时需要写入驱动程序。 通过以上的分析和比较,NAND Flash更适合于大容量数据存储的嵌入式系统。本设计选用Samsung公司生产的NAND Flash存储器芯片K9F1208作为存储介质,并应用在基于uPSD3234A增强型8051单片机的嵌入式系统中。
1、USB启动 USB 启动时，i.MX283 第一级启动环境将其自身初始化为一个USB Device 设备，经过USB 通讯连接线缆连接到开发PC机，在开发PC上使用 sb_loader.exe软件将当前目录下的sb文件通过USB传输到 EasyARM-iMX283 的RAM上并且运行。具体步骤如下： 1. 连接串口线及USB通讯线到开发PC机相应接口，设置启动模式为 USB 启动模式，上电。（注意：USB启动模式时，需要禁止掉看门狗，跳冒设定如下图 3-1 USB启动模式）。 2.将eboot_ivt.sb 拷贝到sb_loader.exe 相同目录下，打开使用命令： sb_loader /f eboot_ivt.sb或者使用批处理程序flash_eboot.bat。开发PC出现如下所示命令行信息。
并且在串口终端中出现以下信息： 2、加载U-Boot到Flash 实现NandFlash 的 Eboot烧写，需要用到Eboot对NandFlash的烧写功 能。向NandFlash进行Eboot烧写，可以由如下步骤完成。
1.使用USB启动模式启动Eboot，按住空格键进入 Eboot菜单选项。如下所 示。 2.打开出厂WinCE 工程，配置项目参数，选择其中下载对象 eboot_ivt.msb，然后配置VS2005下载参数。 依次打开VS2005菜单中的“项目”->“EasyARM-iMX283-SRC属性”，如下所示。 在“EasyARM-iMX283-SRC 属性页”中选择“配置属性”下的“General”，在此下面设置“Build Type”为“Release”，在“Target file name for debugger:”中手工填入“eboot_ivt.msb”。 如下所示。
使用JLink间接烧写S3C2410、S3C2440开发板Nor、 Nand Flash的方法 1. 简要说明 JLink的调试功能、烧写Flash的功能都很强大，但是对于S3C2410、S3C2440的Flash 操作有些麻烦：烧写Nor Flash时需要设置SDRAM，否则速率很慢；烧写Nand Flash只是从理论上能够达到，但是还没有人直接实现这点。 本文使用一个间接的方法来实现对S3C2410、S3C2440开发板的Nor、Nand Flash的烧写。原理为：JLink可以很方便地读写内存、启动程序，那么可以把一个特制的程序下载到开发板上的SDRAM去，并运行它，然后使用这个程序来烧写。 2. 操作步骤 2.1 连接硬件 对于大多数的S3C2410、S3C2440开发板而言，它们所用的JTAG接口一般有3种(如图1所示)，其中前两种用得比较多。 图1. 三种常用的JTAG接口 但是市面上的JLink，大多只支持第3种JTAG接口，所以需要用到转接板。或者直接使用JLink的变种，如图2所示的两种改进版JLink：
图2. 两种改进版JLink 以mini2440为例，如图3接好JTAG线。 图3. 改进版JLink与mini2440的连接 2.2 运行J-Link commander J-Link commander启动界面如图4所示，(如果没有发现检测到CPU，就在里面执行usb 命令连接JLink，再执行r命令识别处理器)。
图4. J-Link commander启动界面 2.3 下载运行特制的程序 对于S3C2410、S3C2440处理器，它们内部有4K的SRAM，当使用Nor Flash启动时，地址为0x40000000；当使用Nand Flash启动时，地址为0。 对于S3C2410、S3C2440开发板，一般都外接64M的SDRAM。SDRAM能被使用之前，需要经过初始化。 所以，先把一个init.bin下载到内部SRAM去运行，它执行SDRAM的初始化；然后再下载一个比较大的程序，比如u-boot到SDRAM去动行，它将实现对Nor、Nand Flash的操作。 以下是在J-Link commander里的命令，假设init.bin、u-boot.bin在e:盘下。 1. speed 12000 //设置TCK为12M，下载程序时会很快 2. 下载并运行init.bin，这是用来初始化SDRAM的 2.1 如果是NAND启动： loadbin e:\init.bin 0 setpc 0 g 2.2 如果是Nor启动： loadbin e:\init.bin 0x40000000 setpc 0x40000000 g 3. 下载特制的uboot： h loadbin e:\u-boot.bin 0x33f80000
烧写nand flash的前提，给开发板连接好电源线、串口线和jtag(使用wiggler口)。插好核心板跳线J5。 1.开发板上电，用H-JTAG检测CPU。 2.点击H-JTAG的菜单Flasher—>Start H-Flasher如图1 图1 3.然后进行配置。第一项Flash Selection,选择nand里面的s3c2440+k9f1g08，如图2 注意：有的可能没有nand芯片可选，不用着急，这是你的H-JTAG版本太低了，下载一个H-JTAG_0.9.2版本的装上即可。在H-JTAG菜单栏的Help的下拉菜单中有H-JTAG Home,即H-JTAG主页，根据提示就可以在上边下载一个H-JTAG_0.9.2版本的软件了。
图2 4.第二项Configuration,配置如图3： 图3
5.第三、四项不用设置 6.第五项Programming。首先要检测Flash芯片，点击右上角的Check。如果检测到则如图 3篮圈部分所示：芯片的型号应和图2右侧的内容相符。如果有需要，可以先擦除（erase）一下flash，注意，这个擦除默认是全flash擦除。 注意：在CPU还在初始化阶段可以检测多次，但当开发板启动到图4DNW所示的时候，则只能检测一次，当再次检测的时候会提示你检查FLASH型号如图5。 7.Type、Dst Addr、Src选择如图3所示。烧写文件为2440boot.bin. 图4
图5 8.上边的一切都准备好之后则开始烧写了，点击Check下面的Program,则出现图6所示的进度条，烧好之后Close。 图6 9.到现在位置，Boot以基本烧写完毕，关闭电源。 10.开发板上电即可启动BOOT了如图8 图7
使用JLink间接烧写ARM9开发板Nor或Nand Flash的方法 1.简要说明 JLink的调试功能、烧写Flash的功能都很强大，但是对于ARM9的Flash操作有些麻烦：烧写Nor Flash时需要设置SDRAM，否则速率很慢；烧写Nand Flash只是从理论上能够达到，但是还没有人直接实现这点。 本文使用一个间接的方法来实现对S3C2410、S3C2440开发板的Nor、Nand Flash的烧写。原理为：JLink可以很方便地读写内存、启动程序，那么可以把一个特制的程序下载到开发板上的SDRAM去，并运行它，然后使用这个程序来烧写。 2.操作步骤 2.1连接硬件 对于大多数的S3C2410、S3C2440开发板而言，它们所用的JTAG接口一般是2.0mm 间距的。JLink采用的是标准的2.54mm间距20pin的JTAG接口，所以可能需要用到转接板。 2.2运行J-Link commander J-Link commander启动后会自动化检测CPU，如果没有发现检测到CPU，就在里面执行usb命令连接JLink，再执行r命令识别处理器。 2.3下载运行特制的程序 对于S3C2410、S3C2440处理器，它们内部有4K的SRAM，当使用Nor Flash启动时，地址为0x40000000；当使用Nand Flash启动时，地址为0。 对于S3C2410、S3C2440开发板，一般都外接64M的SDRAM。SDRAM能被使用之前，需要经过初始化。 所以，先把一个init.bin下载到内部SRAM去运行，它执行SDRAM的初始化；然后再下载一个比较大的程序，比如u-boot到SDRAM去运行，它将实现对Nor、Nand Flash的操作。 以下是在J-Link commander里的命令，假设init.bin、u-boot.bin在e:盘下。 1.speed12000//设置TCK为12M，下载程序时会很快 2.下载并运行init.bin，这是用来初始化SDRAM的 2.1如果是NAND启动： loadbin e:\init.bin0 setpc0 g 2.2如果是Nor启动： loadbin e:\init.bin0x40000000 setpc0x40000000 g 3.下载特制的uboot： h loadbin e:\u-boot.bin0x33f80000