第一章 数字逻辑习题
1．1数字电路与数字信号 1.1.2 图形代表的二进制数
010110100
1．1．4一周期性数字波形如图题所示，试计算：
（1）周期；（2）频率；（3）占空比例 MSB LSB
0 1 2 11 12 （ms ）
解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ
占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10% 1.2数制
1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于 4
2?（2）127 （4）2.718
解：（2）
（127）D=-1=（10000000）B-1=（1111111）B =（177）O=（7F ）H 7
2（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H
1.4二进制代码
1.4.1将下列十进制数转换为8421BCD 码： （1）43 （3）254.25 解：（43）D=（01000011）BCD
1.4.3试用十六进制写书下列字符繁荣ASC Ⅱ码的表示：P28 （1）+ （2）@ （3）you (4)43
解：首先查出每个字符所对应的二进制表示的ASC Ⅱ码，然后将二进制码转换为十六进制数表示。 （1）“+”的ASC Ⅱ码为0101011，则（00101011）B=（2B ）H （2）@的ASC Ⅱ码为1000000,(01000000)B=(40)H
(3)you 的ASC Ⅱ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75 (4)43的ASC Ⅱ码为0110100,0110011,对应的十六紧张数分别为34,33 1.6逻辑函数及其表示方法
1.6.1在图题1. 6.1中，已知输入信号A ，B`的波形，画出各门电路输出L 的波形。
解: (a)为与非， (b)为同或非，即异或
第二章 逻辑代数 习题解答
2.1.1 用真值表证明下列恒等式 (3)A B AB AB ⊕=+（A⊕B）=AB+AB 解：真值表如下
由最右边2栏可知，A B ⊕与AB +AB 的真值表完全相同。 2.1.3 用逻辑代数定律证明下列等式
(3)()A ABC ACD C D E A CD E ++++=++ 解：()A ABC ACD C D E ++++ (1)A BC ACD CDE =+++ A ACD CDE =++ A CD CDE =++
A CD E =++2.1.4 用代数法化简下列各式 (3)()ABC
B
C + 解：()ABC B C +
()()A B C B C =+++
AB AC BB BC CB C =+++++
(1AB C A B B =++++)
AB C =+
(6)()()()()A B A B AB AB ++++ 解：()()()()A B A B AB AB ++++
()()A B A B A B A B =?+?+++
B AB AB =++ AB B =+ A B =+
AB =
(9)ABCD ABD BCD ABCBD BC ++++ 解：ABCD ABD BCD ABCBD BC ++++
()(()()())ABC D D ABD BC D C B AC AD C D B A C A D B A C D AB BC BD
=++++=+++=+++=++=++
2.1.7 画出实现下列逻辑表达式的逻辑电路图，限使用非门和二输入与非门 (1)
L AB AC =
+
(2)()L D A C =+
(3)()()L A B C D =++
2.2.2 已知函数L（A，B，C，D）的卡诺图如图所示，试写出函数L 的最简与或表达式
解：(,,,)L A B C D BC D BCD BC D ABD =+++ 2.2.3 用卡诺图化简下列个式
（1）ABCD ABCD AB AD ABC ++++
解：ABCD ABCD AB AD ABC ++++
()()()()()ABCD ABCD AB C C D D AD B B C C ABC D D =+++++++++
ABCD ABCD ABCD ABCD ABCD ABCD ABCD =++++++
（6）
(,,,)(0,2,4,6,9,13)(1,3,5,7,11,15)L A B C D m d =+∑∑解：
L A D =+
（7）
(,,,)(0,13,14,15)(1,2,3,9,10,11)L A B C D m d =+∑∑解:
L AD AC AB =++
=++，试用真值表,卡诺图和逻辑图（限用非门和与非2.2.4 已知逻辑函数L AB BC C A
门）表示
解:1>由逻辑函数写出真值表
A B C L
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
2>由真值表画出卡诺图
=++
3>由卡诺图,得逻辑表达式L AB BC AC
用摩根定理将与或化为与非表达式
=++=??
L AB BC AC AB BC AC
4>由已知函数的与非-与非表达式画出逻辑图
第三章习题
3.1 MOS 逻辑门电路
3.1.1根据表题3.1.1所列的三种逻辑门电路的技术参数，试选择一 种最合适工作在高噪声环境下的门电路。
表题3.1.1 逻辑门电路的技术参数表
(min)/OH V V
V OL(max)/V
(min)/IH V V
(max)/IL V V
逻辑门A 2.4 0.4 2 0.8 逻辑门B 3.5 0.2 2.5 0.6 逻辑门C
4.2
0.2
3.2
0.8
解：根据表题3.1.1所示逻辑门的参数，以及式（3.1.1）和式（3.1.2），计算出逻辑门A 的高电平和低电平噪声容限分别为： NHA V =—=2.4V —2V=0.4V (min)OH V (min)IH V (max)NLA V =—=0.8V —0.4V=0.4V (max)IL V (max)OL V 同理分别求出逻辑门B 和C 的噪声容限分别为:
NHB V =1V NLB V =0.4V NHC V =1V NLC V =0.6V
电路的噪声容限愈大,其抗干扰能力愈强,综合考虑选择逻辑门C
3.1.3根据表题3.1.3所列的三种门电路的技术参数,计算出它们的延时-功耗积,并确定哪一种逻辑门性能最好
表题3.1.3 逻辑门电路的技术参数表 /pLH t ns s
/pHL t n
/D P mW 逻辑门A 1 1.2 16 逻辑门B 5 6 8 逻辑门C
10
10
1
解:延时-功耗积为传输延长时间与功耗的乘积,即
DP = t pd P D
根据上式可以计算出各逻辑门的延时-功耗分别为
A DP =
2
PLH PHL t t +D P = (1 1.2)2ns
+*16mw=17.6* 1210?J=17.6PJ
同理得出: B DP =44PJ C DP =10PJ,逻辑门的DP 值愈小,表明它的特性愈好,所以逻辑门C 的性能最好.
3.1.5 为什么说74HC 系列CMOS 与非门在+5V 电源工作时,输入端在以下四种接法下都属于逻辑0: (1)输入端接地; (2)输入端接低于1.5V 的电源; (3)输入端接同类与非门的输出低电压0.1V; (4)输入端接10k Ω的电阻到地.
解:对于74HC 系列CMOS 门电路来说,输出和输入低电平的标准电压值为:
OL V =0.1V , IL V =1.5V ,因此有:
(1) =0< Vi IL V =1.5V ,属于逻辑门0 (2) <1.5V=Vi IL V ,属于逻辑门0 (3) <0.1 (4)由于CMOS 管的栅极电流非常小,通常小于1uA,在10k Ω电阻上产生的压降小于10mV 即 Vi <0.01V 3.1.7求图题3.1.7所示电路的输出逻辑表达式. 解:图解 3.1.7所示电路中L1=AB ,L2=BC ,L3=D ,L4实现与功能,即L4=L1L2L3,而L=??4L E ,所以输出逻辑表达式为L=AB BC D E 3.1.9 图题3.1.9表示三态门作总线传输的示意图，图中n 个三态门的输出接到数据传输总线，D1，D2，……Dn 为数据输入端，CS1，CS2……CSn 为片选信号输入端.试问: (1) CS 信号如何进行控制,以便数据D 1,D 2, ……Dn 通过该总线进行正常传输; (2)CS 信号能否有两个或两个以上同时有效?如果出现两个或两个以上有效,可能发生什么情况? (3)如果所有CS 信号均无效,总线处在什么状态? 解: (1)根据图解3.1.9可知,片选信号CS1，CS2……CSn 为高电平有效,当CSi=1时第i 个三态门被选中,其输入数据被送到数据传输总线上,根据数据传输的速度,分时地给CS1，CS2……CSn 端以正脉冲信号,使其相应的三态门的输出数据能分时地到达总线上. (2)CS 信号不能有两个或两个以上同时有效,否则两个不同的信号将在总线上发生冲突,即总线不能同时既为0又为1. (3)如果所有CS 信号均无效,总线处于高阻状态. 3.1.12 试分析3.1.12所示的CMOS 电路，说明它们的逻辑功能 （A ） （B ） （C ） （D ） 解：对于图题3.1.12（a ）所示的CMOS 电路，当EN =0时， 和均导通，和构成的反相器正常工作，L=2P T 2N T 1P T 1N T A ，当EN =1时，和均截止，无论A 为高电平还是低电平，输出端均为高阻状态，其真值表如表题解3.1.12所示，该电路是低电平使能三态 非门，其表示符号如图题解3.1.12（a ）所示。 2P T 2N T 图题3.1.12（b ）所示CMOS 电路，EN =0时，导通，或非门打开，和构成反相器正常工作，L=A ；当2P T 1P T 1N T EN =1时，截止，或非门输出低电平，使截止，输出端处于高阻状态，该电路是低电平使能三态缓冲器，其表示符号如图题解3.1.12（b ）所示。 2P T 1N T 同理可以分析图题3.1.12（c ）和图题3.1.12（d ）所示的CMOS 电路，它们分别为高电平使能三态缓冲器和低电平使能三态非门 ，其表示符号分别如图题3.1.12（c ）和图题3.1.12（d ）所示。 A L 0 0 1 0 1 0 1 0 1 1 高阻 3.1.12（a ） A L 0 0 0 0 1 1 1 0 高阻 1 1 高阻 3.1.12（b） EN A L 0 0 高阻 0 1 高阻 1 0 0 1 1 1 3.1.12（c A L 0 0 1 0 1 0 1 0 高阻 1 1 高阻 3.1.12（d） 3.2.2 为什么说TTL与非门的输入端在以下四种接法下，都属于逻辑1：（1）输入端悬空；（2）输入端接高于2V的电源；（3）输入端接同类与非门的输出高电压3.6V；（4）输入端接10kΩ的电阻到地。 解：（1）参见教材图3.2.4电路，当输入端悬空时，T1管的集电结处于正偏，Vcc作用于T1的集电结和T2，T3管的发射结，使T2，T3饱和，使T2管的集电极电位Vc2=Vc E s2+V BE3=0.2+0.7=0.9V，而T4管若要导通V B2=V c2≥V BE4+V D=0.7+0.7=1.4V，故T4 截止。又因T3饱和导通，故与非门输出为低电平，由上分析，与非门输入悬空时相当于输入逻辑1。 （2）当与非门输入端接高于2V的电源时，若T1管的发射结导通，则V BE1≥0.5V，T1管的基极电位V B≥2+ C1=2.5V。而V B1≥2.1V时，将会使T1的集电结处于正偏，T2，T3处于饱和状态，使T4截止，与非门输出为低电平。故与非门输出端接高于2V的电源时，相当于输入逻辑1。 （3）与非门的输入端接同类与非门的输出高电平 3.6V输出时，若T1管导通，则V B1=3.6+0.5=4.1。而若V B1>2.1V时，将使T1的集电结正偏，T2，T3处于饱和状态，这时V B1被钳位在2.4V，即T1的发射结不可能处于导通状态，而是处于反偏截止。由（1）（2），当V B1≥2.1V，与非门输出为低电平。 （4）与非门输入端接10kΩ的电阻到地时，教材图3.2.8的与非门输入端相当于解3.2.2图 所示。这时输入电压为V I=(Vcc-V BE)=10（5-0.7）／（10+4）=3.07V。若T1导通， 则V BI=3.07+ V BE=3.07+0.5=3.57 V。但V BI是个不可能大于2.1V的。当V BI=2.1V时，将使T1管的集电结正偏，T2，T3处于饱和，使V BI被钳位在2.1V，因此，当R I=10kΩ时，T1将处于截止状态，由（1）这时相当于输入端输入高电平。 3.2.3 设有一个74LS04反相器驱动两个74ALS04反相器和四个74LS04反相器。（1）问驱动门是否超载？（2）若超载，试提出一改进方案；若未超载，问还可增加几个74LS04门？ 解：（1）根据题意，74LS04为驱动门，同时它有时负载门，负载门中还有74LS04。 从主教材附录A 查出74LS04和74ALS04的参数如下（不考虑符号） 74LS04：=8mA,=0.4mA;=0.02mA. (max)OL I (max)OH I (max)IH I 4个74LS04的输入电流为：4=4(max)IL I ×0.4mA=1.6mA, 4=4(max)IH I ×0.02mA=0.08mA 2个74ALS04的输入电流为：2=2(max)IL I ×0.1mA=0.2mA, 2=2(max)IH I ×0.02mA=0.04mA 。 ① 拉电流负载情况下如图题解3.2.3（a ）所示，74LS04总的拉电流为两部分，即4个 74ALS04的高电平输入电流的最大值4=0.08mA 电流之和为 0.08mA+0.04mA=0.12mA.而74LS04能提供0.4mA 的拉电流，并不超载。 (max)IH I ② 灌电流负载情况如图题解3.2.3（b ）所示，驱动门的总灌电流为1.6mA+0.2mA=1.8mA. 而74LS04能提供8mA 的灌电流，也未超载。 （2）从上面分析计算可知，74LS04所驱动的两类负载无论书灌电流还是拉电流均未超 3.2.4 图题3.2.4所示为集电极门74LS03驱动5个CMOS 逻辑门，已知OC 门输管 截止时的漏电流=0.2mA ；负载门的参数为：=4V ,=1V ,==1A 试计算上拉电阻的值。 从主教材附录A 查得74LS03的参数为：=2.7V ，=0.5V ，=8mA.根据式（3.1.6）形式（3.1.7）可以计算出上拉电阻的值。灌电流情况如图题解3.2.4（a ）所示，74LS03 输出为低电平， =5(min)OH V (max)OL V (max)OL I (IL total I )IL I =5×0.001mA=0.005mA,有 = (min)p R (max)(max)()DD OL OL IL total V V I I ??=(54)(80.005)V mA ??≈0.56K Ω 拉电流情况如图题解3.2.4（b ）所示，74LS03输出为高电平， )=5IH I =50.001mA=0.005mA ×(IH total I 由于<为了保证负载门的输入高电平，取=4V 有 (min)OH V (min)IH V (min)OH V (max)P R = (min)()()DD H OL total IH total V Vo I I ?+=(54)(0.20.005)V mA ??=4.9K Ω 综上所述，P R 的取值范围为0.56Ω～4.9Ω 3.6.7 设计一发光二极管(LED)驱动电路,设LED 的参数为F V =2.5V , D I = 4.5Ma;若=5V ,当LED 发亮时,电路的输出为低电平,选出集成门电路的型号,并画出电路图. CC V 解:设驱动电路如图题解 3.6.7所示,选用74LSO4作为驱动器件,它的输出低电平电流=8mA, =0.5V ,电路中的限流电阻 (max)OL I (max)OL V R= (max)CC F OL D V V V I ??=(5 2.50.5)4.5v mA ??≈444Ω 第四章 组合逻辑 习题解答 4．1．2 组合逻辑电路及输入波形（A.B）如图题4.1.2所示，试写出输出端的逻辑表达式并画出输出波形。 解：由逻辑电路写出逻辑表达式 =+= L AB AB A B 首先将输入波形分段，然后逐段画出输出波形。 当A.B信号相同时，输出为1，不同时，输出为0，得到输出波形。 如图所示 4．2．1 试用2输入与非门设计一个3输入的组合逻辑电路。当输入的二进制码小于3时，输出为0；输入大于等于3时，输出为1。 解： 根据组合逻辑的设计过程，首先要确定输入输出变量，列出真值表。由卡诺图化简得到最简与或式，然后根据要求对表达式进行变换，画出逻辑图 1）设入变量为A.B.C输出变量为L，根据题意列真值表 A B C L 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 2）由卡诺图化简，经过变换得到逻辑表达式 L A BC A BC =+= * 3）用2输入与非门实现上述逻辑表达式 4．2．7 某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。当满足以下条件时表示同意；有三人或三人以上同意，或者有两人同意，但其中一人是叫教练。试用2输入与非门设计该表决电路。 解： 1）设一位教练和三位球迷分别用A和B.C.D表示，并且这些输入变量为1时表示同意，为0时表示不同意，输出L表示表决结果。L为1时表示同意判罚，为0时表示不同意。由此列出真值表 输入 输出 A B C D L 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 2）由真值表画卡诺图 由卡诺图化简得L=AB+AC+AD+BCD 由于规定只能用2输入与非门，将上式变换为两变量的与非——与非运算式 *******L AB AC AD BCD AB AC AD B CD == 3）根据L 的逻辑表达式画出由2输入与非门组成的逻辑电路 4．3．3 判断图所示电路在什么条件下产生竞争冒险，怎样修改电路能消除竞争冒险? 解： 根据电路图写出逻辑表达式并化简得*L A B BC =+ 当A=0，C=1时，L B B =+ 有可能产生竞争冒险，为消除可能产生的竞争冒险，增加乘积项使AC ，使 *L A B BC AC =++ ，修改后的电路如图 4.4.4 试用74HC147设计键盘编码电路，十个按键分别对应十进制数0～9，编码器的输出为8421BCD码。要求按键9的优先级别最高，并且有工作状态标志，以说明没有按键按下和按键0按下两种情况。 解：真值表 电路图 4.4.6 用译码器74HC138和适当的逻辑门实现函数F=. 解：将函数式变换为最小项之和的形式 F== 将输入变量A 、B 、C 分别接入 、、端，并将使能端接有效电平。由于74HC138 是低电平有效输出，所以将最小项变换为反函数的形式 L = 在译码器的输出端加一个与非门，实现给定的组合函数。 4.4.14 七段显示译码电路如图题4．4．14（a ）所示，对应图题4．4，14（b ）所示输人波形，试确定显示器显示的字符序列 解：当LE=0时，图题4，4。14（a ）所示译码器能正常工作。所显示的字符即为A2A2A1A 所表示的十进制数，显示的字符序列为0、1、6 、9、4。当LE 由0跳变1时，数字4被锁存，所以持续显示4。 4.4.19试用4选1数据选择器74HC153产生逻辑函数. (,,)(1,2,6,7)L A B C m =∑解：74HC153的功能表如教材中表解4.4.19所示。根据表达式列出真值表如下。将变量A、B 分别接入地址选择输入端、，变量C 接入输入端。从表中可以看出输出L 与变量C 之间的关系，当AB=00时，L＝C，因此数据端1S 0S 0I 接C；当AB=01时，L=,__ C 1I 接；当AB 为10和11时，L 分别为0和1，数据输入端__ C 2I 和3I 分别接0和1。由此可得逻辑函数产生器，如图解4.4.19所示。 输入 输出 A B C L 0 0 0 0 0 0 1 1 L=C 0 1 0 1 0 1 1 0 __ L C = 1 0 0 0 1 0 1 0 0 1 1 0 1 1 1 1 1 1 4.4.21 应用74HC151实现如下逻辑函数。 解：1.154m m m C B A C B A C B A F ++=++= D1=D4=D5=1,其他=0 2. 4，4．26 试用数值比较器74HC85设计一个8421BCD码有效性测试电路，当输人为8421BCD码时，输出为1，否则为0。 解：测试电路如图题解4．4．26所示，当输人的08421BCD码小于1010时，FA ＜B输出为1，否则 0为0。 1 4．4．31 由4位数加法器74HC283构成的逻辑电路如图题4。4．31所示，M和N为控制端，试分析该电路的功能。 解：分析图题4．4，31所示电路，根据MN的不同取值，确定加法器74HC283的输入端B3B2B1B0的值。当MN＝00时，加法器74HC283的输人端B3B2B1B0＝0000，则加法器的输出为S＝I。当MN＝01时，输入端B3B2B1B0＝0010，加法器的输出S＝I＋2。同理，可分析其他情况，如表题解4．4．31所示。 该电路为可控制的加法电路。 第一章数字逻辑习题 1．1 数字电路与数字信号 1.1.2 图形代表的二进制数 010110100 1．1．4 一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例 MSB LSB 0 1 2 11 12 （ms） 解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期， T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ 占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10% 1.2 数制 1.2.2 将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于2?4（2）127 （4）2.718解：（2）（127）D= 27 -1=（10000000）B-1=（1111111） B=（177）O=（7F）H （4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H 1.4 二进制代码 1.4.1 将下列十进制数转换为8421BCD 码： （1）43 （3）254.25 解：（43）D=（01000011）BCD 1.4.3 试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28 （1）+ （2）@ （3）you (4)43 解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。 （1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H （2）@的ASCⅡ码为1000000,(01000000)B=(40)H (3)you 的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75 (4)43 的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,33 1.6 逻辑函数及其表示方法 1.6.1 在图题1. 6.1 中，已知输入信号A，B`的波形，画出各门电路输出L 的波形。 第四章 常用组合逻辑功能器件 习题 一、 选择题 1、 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 (a) 5 (b) 6 (c) 7 2、 半 加 器 逻 辑 符 号 如 图 所 示， 当 A =“1”，B =“1”时，C 和 S 分 别 为( )。 (a) C =0 S =0 (b) C =0 S =1 (c) C =1 S =0 A B C S 3、二 进 制 编 码 表 如 下 所 示， 指 出 它 的 逻 辑 式 为( )。 (a) B =Y Y 23? A =Y Y 13? (b) B =Y Y o ?1 A =Y Y 23? (c) B =Y Y 2 3? A = Y Y 12? 4、 编 码 器 的 逻 辑 功 能 是 。 (a) 把 某 种 二 进 制 代 码 转 换 成 某 种 输 出 状 态 (b) 将某 种 状 态 转 换 成 相 应 的二 进 制 代 码 (c) 把 二 进 制 数 转 换 成 十进 制 数 5、译 码 器 的 逻 辑 功 能 是 ( )。 (a) 把 某 种 二 进 制 代 码 转 换 成 某 种 输 出 状 态 (b) 把 某 种 状 态 转 换 成 相 应 的二 进 制 代 码 (c) 把 十 进 制 数 转 换 成 二进 制 数 6、采 用 共 阳 极 数 码 管 的 译 码 显 示 电 路 如 图 所 示， 若 显 示 码 数 是 4， 译 码 器 输 出 端 应 为( )。 (a) a =b =e =“0”b =c =f =g =“1” (b) a =b =e =“1”b =c =f =g =“0” (c) a =b =c =“0”b =e =f =g =“1” A B C D 7、74LS138是3线-8线译码器，译码输出为低电平有效，若输入A 2A 1A 0=100时，输出 = 。 Ａ.00010000， B. 11101111 C. 11110111 二、 综合题 1、试用3线-8线译码器实现一组多输出逻辑函数： C B A BC A C A F ++=1 C B A BC F +=2 BC A A F +=3 ABC C B C B A F ++=4 2、用数据选择器实现三变量多数表决器。 3、 试用输出低电平有效的3线-8线译码器和逻辑门设计一组合电路。该电路输入X ，输出F 均为三位二进制数。二者之间关系如下： 2≤X ≤5时 F =X +2 X <2时 F =1 X >5时 F =0 4、 8线-3线优先译码器74148和与非门构成的电路如图3-24所示。试说明该电路的逻辑功能。 数电课后答案康华光第五版(完整) 第一章数字逻辑习题1．1数字电路与数字信号 1.1.2 图形代表的二进制数 010110100 1．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例 MSB LSB 0 1 2 11 12 （ms） 解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ 占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10% 1.2数制 1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于42 （2）127 （4）2.718 解：（2）（127）D=72-1=（10000000）B-1=（1111111）B=（177）O=（7F）H （4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H 1.4二进制代码 1.4.1将下列十进制数转换为8421BCD码：（1）43 （3）254.25 解：（43）D=（01000011）BCD 1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28 （1）+ （2）@ （3）you (4)43 解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。 （1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H （2）@的ASCⅡ码为1000000,(01000000)B=(40)H (3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75 (4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,33 1.6逻辑函数及其表示方法 1.6.1在图题1. 6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。 第一章数字逻辑习题 1．1数字电路与数字信号 1.1.2 图形代表的二进制数 010110100 1．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例 MSB LSB 0 1 2 11 12 （ms） 解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ 占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10% 1.2数制 2 1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于4（2）127 （4）2.718 解：（2）（127）D=72-1=（10000000）B-1=（1111111）B=（177）O=（7F）H （4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H 1.4二进制代码 1.4.1将下列十进制数转换为8421BCD码： （1）43 （3）254.25 解：（43）D=（01000011）BCD 1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28 （1）+ （2）@ （3）you (4)43 解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。 （1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H （2）@的ASCⅡ码为1000000,(01000000)B=(40)H (3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75 (4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,33 1.6逻辑函数及其表示方法 1.6.1在图题1. 6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。 1.1.1 一数字信号的波形如图1.1.1所示，试问该波形所代表的二进制数是什么？ 解：0101 1010 1.2.1 试按表1.2.1所列的数字集成电路的分类依据，指出下列器件属于何种集成度器件：(1) 微处理器；(2) IC 计算器；(3) IC 加法器；(4) 逻辑门；(5) 4兆位存储器IC 。 解：(1) 微处理器属于超大规模；(2) IC 计算器属于大规模；(3) IC 加法器属于中规模；(4) 逻辑门属于小规模；(5) 4兆位存储器IC 属于甚大规模。 1.3.1 将下列十进制数转换为二进制数、八进制数、十六进制数和8421BCD 码（要求转换误差不大于2-4）： (1) 43 (2) 127 (3) 254.25 (4) 2.718 解：(1) 43D=101011B=53O=2BH ； 43的BCD 编码为0100 0011BCD 。 (2) 127D=1111111B=177O=7FH ； 127的BCD 编码为0001 0010 0111BCD 。 (3) 254.25D=11111110.01B=376.2O=FE.4H ； 0010 0101 0100.0010 0101BCD 。 (4) 2.718D=10.1011 0111B=2.56O=2.B7H ； 0010.0111 0001 1000BCD 。 1.3.3 将下列每一二进制数转换为十六进制码： (1) 101001B (2) 11.01101B 解：(1) 101001B=29H (2) 11.01101B=3.68H 1.3.4 将下列十进制转换为十六进制数： (1) 500D (2) 59D (3) 0.34D (4) 1002.45D 解：(1) 500D=1F4H (2) 59D=3BH (3) 0.34D=0.570AH (4) 1002.45D=3EA.7333H 1.3.5 将下列十六进制数转换为二进制数： (1) 23F.45H (2) A040.51H 解：(1) 23F.45H=10 0011 1111.0100 0101B (2) A040.51H=1010 0000 0100 0000.0101 0001B 1.3.6 将下列十六进制数转换为十进制数： (1) 103.2H (2) A45D.0BCH 解：(1) 103.2H=259.125D (2) A45D.0BCH=41024.046D 2.4.3 解：(1) LSTTL 驱动同类门 mA I OL 8(max)= mA I IL 4.0(max)= 204.08==mA mA N OL mA I OH 4.0(max) = mA I IH 02.0(max)= 2002.04.0== mA mA N OH N=20 (2) LSTTL 驱动基本TTL 门 mA I OL 8(max)= mA I IL 6.1(max)= 56.18== mA mA N OL mA I OH 4.0(max) = mA I IH 04.0(max)= 1004.04.0== mA mA N OH N=5 2.4.5 解： E D BC AB E D BC AB L +++=???=________ ______________ ____ 2.6.3 解： B=0时，传输门开通，L=A ； B=1时，传输门关闭，A 相当于经过3个反相器到达输出L ，L=A A B L 0 0 0 0 1 1 1 0 1 1 1 0 所以，B A B A B A L ⊕=+= 2.7.1 解： C ，_____ _____ BC C B = D ，_____ _____ DE D E = _____ _____ DE BC ?，_______ __________ _____ ___________________________ _____)(DE BC A DE BC A +=? _____ _____ GF AF ?，_______ ___________________________________________________________ _____)()(G A EF GF AF E GF AF E +=+=? 1.1.1一数字信号的波形如图1.1.1所示，试问该波形所代表的二进制数是什么？ 解：0101 1010 1.2.1试按表1.2.1所列的数字集成电路的分类依据，指出下列器件属于何种集成度器件：(1) 微处理器；(2) IC计算器；(3) IC加法器；(4) 逻辑门；(5) 4兆位存储器IC。 解：(1) 微处理器属于超大规模；(2) IC计算器属于大规模；(3) IC加法器属于中规模；(4) 逻辑门属于小规模；(5) 4兆位存储器IC属于甚大规模。 1.3.1将下列十进制数转换为二进制数、八进制数、十六进制数和8421BCD码（要求转换误差不大于2-4）： (1) 43 (2) 127 (3) 254.25 (4) 2.718 解：(1) 43D=101011B=53O=2BH；43的BCD编码为0100 0011BCD。 (2) 127D=1111111B=177O=7FH；127的BCD编码为0001 0010 0111BCD。 (3) 254.25D=11111110.01B=376.2O=FE.4H；0010 0101 0100.0010 0101BCD。 (4) 2.718D=10.1011 0111B=2.56O=2.B7H；0010.0111 0001 1000BCD。 1.3.3将下列每一二进制数转换为十六进制码： (1) 101001B (2) 11.01101B 解：(1) 101001B=29H (2) 11.01101B=3.68H 1.3.4将下列十进制转换为十六进制数： (1) 500D (2) 59D (3) 0.34D (4) 1002.45D 解：(1) 500D=1F4H (2) 59D=3BH (3) 0.34D=0.570AH (4) 1002.45D=3EA.7333H 康华光第五版数电答案数电课后答案康华光第 五版(完整) 第一章数字逻辑习题 1．1数字电路与数字信号 1.1.2 图形代表的二进制数 000 1．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例 MSBLSB 0 1 2 11 12 （ms） 解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数， f=1/T=1/0.01s=100HZ 占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10% 1.2数制 1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于 （2）127 （4）2.718 解：（2）（127）D=-1=（10000000）B-1=（1111111）B=（177）O=（7F）H （4）（2.718）D=(10.1)B=(2.54)O=(2.B)H 1.4二进制代码 1.4.1将下列十进制数转换为8421BCD码： （1）43 （3）254.25 解：（43）D=（01000011）BCD 1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28 （1）+ （2）@ （3）you (4)43 解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。 （1）“+”的ASCⅡ码为0011，则（00011）B=（2B）H （2）@的ASCⅡ码为1000000,(01000000)B=(40)H (3)you的ASCⅡ码为本1111001,1111,1101,对应的十六进制数分别为 79,6F,75 (4)43的ASCⅡ码为0100,0110011,对应的十六紧张数分别为34,33 1.6逻辑函数及其表示方法 1.6.1在图题1.6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。 解: (a)为与非， (b)为同或非，即异或第二章逻辑代数习题解答 数 电 复 习 资 料 1、C AB L += 的对偶式为： （ ） A 、 BC A + B 、() C B A + C 、C B A ++ D 、 ABC ； 2、在四变量卡诺图中，逻辑上不相邻的一组最小项为： （ ） A 、 1m 与3m B 、4m 与6m C 、5m 与13m D 、2m 与8m 3、欲表示十进制数的十个数码,需要二进制数码的位数是 ( ) A 、1位 B 、2位 C 、3位 D 、4位 4、 三态门输出高阻状态时，下面说法不正确的是 （ ） A 、用电压表测量指针不动 B 、相当于悬空 C 、电压不高不低 D 、测量电阻指针不动 5、要用n 位二进制数为N 个对象编码，必须满足 （ ） A 、 N = 2n B 、 N ≥ 2n C 、 N ≤ 2n D 、N = n 6、如图1所示，用74LVC161构成的计数器的模数是 （ ） 7、JK 触发器要实现Q n+1≡1时，J 、K 端的取值为 （ ） A 、J=0，K=1 B 、J=0，K=0 C 、J=1，K=1 D 、J=1，K=0 8、在同步计数器中，各触发器状态改变时刻 （ ）A 、相同 B 、不相同 C 、与触发器有关 D 、与电平相同 9、同步时序电路如图2所示，当A=1时其状态方程1 +n Q 为 （ ) A 、01 =+n Q B 、11=+n Q C 、n n Q Q =+1 D 、n n Q Q =+1 10、用555定时器构成单稳态触发器，其输出脉宽为 （ ）A 、0.7RC B 、1.1RC C 、1.4RC D 、1.8Rc A 、模9 B 、模10 C 、模 11 D 、模12 ＞ C P CE T CE P CR PE TC D 0 D 1 D 2 D 3 Q 0 Q 1 Q 2 Q 3 1 C P 74LVC161 1 1 1 1 1 0 图1 =1 T Q A CP Q 图2 任课教师 学号 姓名 模拟电子技术基础复习提纲 第一章绪论 ）信号、模拟信号、放大电路、三大指标。（放大倍数、输入电阻、输出电阻） 第三章二极管及其基本电路 ）本征半导体：纯净结构完整的半导体晶体。在本征半导体内，电子和空穴总是成对出现的。N型半导体和P型半导体。在N型半导体内，电子是多数载流子；在P型半导体内，空穴是多数载流子。载流子在电场作用下的运动称为漂移；载流子由高浓度区向低浓度区的运动称为扩散。P型半导体和N型半导体的接触区形成PN结，在该区域中，多数载流子扩散到对方区域，被对方的多数载流子复合，形成空间电荷区，也称耗尽区或高阻区。空间电荷区内电场产生的漂移最终与扩散达到平衡。PN结最重要的电特性是单向导电性，PN结加正向电压时，电阻值很小，PN结导通；PN结加反向电压时，电阻值很大，PN结截止。PN结反向击穿包括雪崩击穿和齐纳击穿；PN结的电容效应包括扩散电容和势垒电容，前者是正向偏置电容，后者是反向偏置电容。 ）二极管的V-I 特性（理论表达式和特性曲线） ）二极管的三种模型表示方法。（理想模型、恒压降模型、折线模型）。（V BE=） 第四章双极结型三极管及放大电路基础 ）BJT的结构、电路符号、输入输出特性曲线。（由三端的直流电压值判断各端的名称。由三端的流入电流判断三端名称电流放大倍数） ）什么是直流负载线什么是直流工作点 ）共射极电路中直流工作点的分析与计算。有关公式。(工作点过高，输出信号顶部失真，饱和失真，工作点过低，输出信号底部被截，截止失真)。 ）小信号模型中h ie和h fe含义。 ）用h参数分析共射极放大电路。（画小信号等效电路，求电压放大倍数、输入电阻、输出电阻）。 ）常用的BJT放大电路有哪些组态（共射极、共基极、共集电极）。各种组态的特点及用途。 第一章 数字逻辑习题 1．1数字电路与数字信号 1.1.2 图形代表的二进制数 010110100 1．1．4一周期性数字波形如图题所示，试计算： （1）周期；（2）频率；（3）占空比例 MSB LSB 0 1 2 11 12 （ms ） 解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ 占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10% 1.2数制 1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于 4 2?（2）127 （4）2.718 解：（2） （127）D=-1=（10000000）B-1=（1111111）B =（177）O=（7F ）H 7 2（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H 1.4二进制代码 1.4.1将下列十进制数转换为8421BCD 码： （1）43 （3）254.25 解：（43）D=（01000011）BCD 1.4.3试用十六进制写书下列字符繁荣ASC Ⅱ码的表示：P28 （1）+ （2）@ （3）you (4)43 解：首先查出每个字符所对应的二进制表示的ASC Ⅱ码，然后将二进制码转换为十六进制数表示。 （1）“+”的ASC Ⅱ码为0101011，则（00101011）B=（2B ）H （2）@的ASC Ⅱ码为1000000,(01000000)B=(40)H (3)you 的ASC Ⅱ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75 (4)43的ASC Ⅱ码为0110100,0110011,对应的十六紧张数分别为34,33 1.6逻辑函数及其表示方法 1.6.1在图题1. 6.1中，已知输入信号A ，B`的波形，画出各门电路输出L 的波形。 第一章数字逻辑习题1．1 数字电路与数字信号 1.1.2 图形代表的二进制数 1．1．4 一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例 MSB LSB 0 1 2 11 12 （ms） 解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ 占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10% 1.2 数制 1.2.2 将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于2?4 （2）127 （4）2.718 解：（2）（127）D= 27 -1=（）B-1=（1111111） B=（177）O=（7F）H （4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H 1.4 二进制代码 1.4.1 将下列十进制数转换为 8421BCD 码： （1）43 （3）254.25 解：（43）D=（01000011） BCD 1.4.3 试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28 （1）+ （2）@ （3）you (4)43 解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。 （1）“+”的ASCⅡ码为 0101011，则（00101011）B=（2B）H （2）@的ASCⅡ码为 1000000,(01000000)B=(40)H (3)you 的ASCⅡ码为本 1111001,1101111,1110101,对应的十六进制数分别为79,6F,75 (4)43 的ASCⅡ码为 0110100,0110011,对应的十六紧张数分别为 34,33 1.6 逻辑函数及其表示方法 1.6.1 在图题 1. 6.1 中，已知输入信号 A，B`的波形，画出各门电路输出 L 的波形。数字电子技术基础-康华光第五版答案
《数字电子技术》康华光 习题&解答 第四章 常用组合逻辑功能器件
数电课后答案康华光第五版(完整)
数电课后答案康华光
数字电路康华光第五版习题解答
(完整word版)电子技术基础(数字部分)康华光(第五版)习题解答
康华光第五版数电答案数电课后答案康华光第五版(完整)
康华光数字电路试题总结
《模拟电子技术基础(第五版康华光主编)》复习提纲
《电子技术基础》第五版(数字部分) 高教(康华光)版 课后答案
数字电子技术基础康华光第五版答案
相关主题
文本预览