2011级《集成电路设计技术》
课程设计题目和要求
一、课程设计题目
从下列题目中选取一题，进行课程设计，其中分值表示本项设计最大可能的得分值。
1、4位可控循环左移、右移移位寄存器电路的线路图设计与版图设计（100分）
电路外部描述
输入控制信号 Ctrl1 Ctrl2 Reset
输入时钟信号 CLK
输入数据信号 D
输出信号 Q3 Q2 Q1 Q0
时钟CLK上升沿触发
RESET为同步复位信号
2、CMOS八进制计数器电路的线路图设计与版图设计（100分）
电路外部描述
输入控制信号 Reset
输入时钟信号 CLK 输出信号 Q2 Q1 Q0 Carry
时钟信号上升沿触发
RESET为同步复位端
3、CMOS四进制计数器电路的线路图设计与版图设计（95分）
电路外部描述
输入控制信号 Reset
输入时钟信号 CLK 输出信号 Q1 Q0 Carry
时钟信号上升沿触发
RESET为同步复位端
4、一位全加器电路的线路图设计与版图设计（90分）
电路外部描述
输入本位数据信号 A B
输入前位进位信号 Ci
输出本位和信号 Sum
输出本位进位信号 Co
5、带异步复位（或置位）端的主从D型触发器的线路图设计与版图设计（90分）
电路外部描述
输入数据信号 D
输入控制信号 Reset
输入时钟信号 CLK
输出信号 Q Qb
时钟信号上升沿触发
Reset为异步复位（或置位）端
6、八选一多路选择器电路的线路图设计与版图设计（85分）
电路外部描述
输入数据信号 A B C D E F G H
输入控制信号 SELA SELB SELC
输出信号 F
7、4-2优先编码器电路的线路图设计与版图设计（85分）
电路外部描述
输入信号 Y3 Y2 Y1 Y0
输出信号 A1 A0
编码优先级：Y3>Y2>Y1>Y0
8、4位右移移位寄存器电路的线路图设计与版图设计（80分）
电路外部描述
输入数据信号 D
输入时钟信号 CLK
输入控制信号 Ctrl
输出信号 Q3 Q2 Q1 Q0
时钟信号上升沿触发
Ctrl控制进行移位或停止移位
9、六管SRAM存储单元的线路图设计与版图设计（80分）
电路外部描述
输入数据信号 Data Datab
输入行控制信号 Row
输出信号 Q Qb
10、3-8译码器电路的线路图设计与版图设计（80分）
电路外部描述
输入信号 A2 A1 A0
输出信号 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
11、带使能端的三态缓冲器电路的线路图设计与版图设计（75分）
电路外部描述
输入数据信号 A
输入控制信号 EN
输出信号 Q
12、2-4译码器电路的线路图设计与版图设计（75分）
电路外部描述
输入信号 A1 A0
输出信号 Y3 Y2 Y1 Y0
二、课程设计报告要求
1、所有项目的设计都必须按照Tanner Pro进行IC设计的流程，完成电路的线路设计和模拟，版图设计和模拟，并进行LVS。
2、IC设计过程中注意MOS管尺寸的选取，线路图必须与版图完全相同。
3、版图的布局尽可能紧密，达到芯片尺寸的最小化。
4、交课程设计报告文稿，包括电路：
1）设计方案讨论与选取
2）电路结构的分析与逻辑功能
3）电路设计过程获得的各种资料
如线路图、网表、波形图、版图和LVS对比结果等
4）课程设计过程中得到的知识、收获和体会等。
三、课程设计评分标准
1、课程设计题目完成情况（满分100分，占总分75%）
1）完成所选项目的设计，包括线路图设计和版图设计，功能正确（75分）
2）器件尺寸选择正确（10分）
3）芯片尺寸基本达到最小（10分）
4）电路结构设计达到最优化（5分）
2、课程设计报告完成情况（满分100分，占总分15%）
1）课程设计报告资料齐全（60分）
2）课程设计报告撰写规范，有条理（20分）
3）能帮助同学，具有团结协作精神（20分）
3、课程设计答辩情况（满分100分，占总分10%）
1）项目论述清晰有条理（70分）
2）准确迅速回答问题（20分）
3）仪态端正，大方有礼（10分）
四、课程设计注意事项
1、鼓励学生自己设计课程设计题目（电路为数字IC），经任课老师审核同意后并给出
所设计题目相应分值。
2、课程设计过程中，提倡同学团结互助，可以两人一组进行设计，但设计报告分别撰
写，不允许抄袭复制他人设计成果或将设计成果交他人抄袭复制，否则一经发现查证，取消抄袭者和被抄袭者课程设计成绩。