计算机组成原理期中考试题整理

  • 格式:doc
  • 大小:36.50 KB
  • 文档页数:2

下载文档原格式

  / 2
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

计算机组成原理期中考试题

一、选择。

1.存储单元是指(A)

A.存放一个字节的所有存储元的集合;

B.存放一个存储字的所有存储单元的集合

C.存放一个二进制信息位的存储元集合

D.存放一条指令的存储元的集合

2.微型计算机的发展通常以(D)技术为标志。

A.操作系统

B.磁盘

C.软件

D.微机处理

3.总线中地址线的作用(C)

A.只用于选择存储器单元B.由设备向主机提供地址

C.用于选择制定存储单元和I/O设备接口电路的地址

4.所谓三总线结构的计算机是指(B)

A.地址线、数据线和控制线三组传输线

B.I/O总线,住存总线和DMA总线三组传输线

C.I/O总线,主存总线和系统总线三组传输线

5.总线复用的方式可以(C)

A.提高总线的传输带宽 B.增加总线功能

C.减少总线中信号线的数量

6.存储周期是指(B)

A.存储器的写入时间

B.存储器进行连续写操作允许的最短时间间隔

C.存储器进行连续的读写操作所允许的最短时间间隔

7.某存储器容量32K*16位,则(B)

A.地址线16根,数据线32根 B.地址线32根,数据线16根

C.地址线15根,数据线16根

8.一个四体并行低位交叉存储器,每个模块的容量是64K*32位,存储周期为200ns,在下列说法中(B)是正确的。

A.在200ns内,存储器能向CPU提供256位二进制信息

B.在200ns内,存储器能向CPU提供128位二进制信息

C.50ns内,每个模块能向CPU提供32位二进制信息

9.下列器件中存取速度最快的是(C)

A.Cache B.主存 C.寄存器

10.设计器字长为64位,存储容量为128MB,若按字编址,它的寻址范围是(B)

A.16MB B。16M C。32M

11.在下列因素中,与Cache的命中率无关的是(C)

A.Cache块的大小 B.Cache的容量 C.主存的存取时间

12.磁盘的盘面上有很多半径不同的同心圆,这些同心圆称为(B)

A.扇区 B.磁道 C.磁柱

13.Cache的地址映像中,若主存中的任一块均可映射到Cache内任一块的位置上,称作(B)A.直接映射 B.全相联映射 C.组相联映射

14.微型机系统中,主机和高速硬盘进行数据交换一般采用(C)方式。

A.程序查询B。程序中断C。DMA

15.主机与设备传送数据时,采用(A),主机与设备是串行工作的。

A。程序查询方式B。中断方式C。DMA方式

二、填空。

1.低位交叉编址的存储器能够提高访存速度的原因是(),其地址的高位部分用于(),低位部分用于()

2.反映存储器性能的三个指标是(),()和(),为了解决这三个方面的矛盾,计算机采用()体系结构

3.Cache是设在()和()之间的一种存储器,其速度()匹配,容量与()有关

4.按数据传送方式不同,总线可分为()和()。

5.总线上的柱模板是指(),从模块是指()

三、问答题。

1.已知接收到的汉明码为0100111(偶配置),试问要传送的信息是什么?

2.某计算机采用高速缓冲存储器,已知Cache的存储周期为40ns,主存的存储周期为200ns。在一段时间内CPU访存4000次,其中400次访问主存,问:

(1)Cache的命中率?

(2)CPU访存的平均时间?

(3)Cache——主存系统的效率?

3.一个组相连映像Cache由64块(每块128字)构成。每组包含4块。主存共有4096块,

访存地址为字地址。

(1)写出Cache地址位数和地址格式。

(2)画出组相连映像方式示意图

4.在异步串行系统中,字符格式为:1个起始位,8个数据位,1个校验位,2个停止位。若要求每秒传送120个字符,试求传送的波特率和比特率。

5.设总线时钟频率为8MHZ,一个总线周期等于一个时钟周期。如果一个总线周期中并行串行16位数据,试问总线的带宽是多少?16MBps

6.某磁盘转速3000转/分,共有4个记录盘面,每毫米5道,每道记录信息12288字节,最小磁道直径230mm,共有275道,求:

(1)磁道存储器的存储容量

(2)最高位密度和最低位密度

(3)磁盘数据传输率

(4)平均等待时间

四、设计题。

设CPU有20根地址线8根数据线,并用IO/M作访问控制信号。RD读命令,WR为写命令。现有2764EPROM(8k×8位),用138译码器机其他门电路(门电路自定)画出CPU和2764的连接图。要求地址为F0000H~FFFFFH,并写出每片2764的地址范围。