基于multisim 10.0的数字时钟仿真设计
一、设计目的
1、综合运用数字电路的知识，掌握数字时钟的设计方法。
2、掌握计数器、译码器、分频器的设计原理和设计方法。
3、掌握运用仿真软件multisim 10.0设计综合数字电路的方法。
二、设计意义
数字时钟是用数字集成电路构成的、用数码显示的一种现代计时器，与传统机械表相比，它具有走时准确、校时方便、显示直观、无机械传动装置等特点，因而广泛应用于车站、码头、机场、商店等公共场所。在控制系统中，数字时钟也常用来做定时控制的时钟源。
三、设计要求
1、设计一个具有时、分、秒的十进制数字显示的计时器。
2、具有手动校时、校分的功能。
3、通过开关能实现小时的十二进制和二十四进制转换。
4、具有整点报时的功能。
5、用74系列集成电路设计实现
6、电路实现的各功能部分用子电路表示。
四、数字时钟的工作原理
数字时钟由振荡器、分频器、计数器、译码显示、报时等电路组成。其中，振荡器和分频器组成标准秒信号发生器，直接决定计时系统的精度。系统具有时、分、秒的十进制数字显示，因此，应有计数电路分别对“秒脉冲”、“分脉冲”和“时脉冲”计数；由不同进制的计数器、译码器和显示器组成计时系统。将标准秒信号送入采用六十进制的“秒计数器”，每累计60s就发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用六十进制计数器，每累计60min，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用二十四进制或十二进制计数器，可实现对一天24h或10h的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态通过六位七段译码显示器显示出来，可进行整点报时，计时出现误差时，可以用校时电路校时、校分。数字时钟的原理框图如图1所示。
图1 数字时钟的原理框图
五、单元电路设计
单元电路分为小时计时模块、分钟和秒计时模块、整点译码电路、时钟产
生电路、校时电路等。待单元电路设计完成后，将各单元电路进行封装连接得到
总体电路，进行总体电路的仿真、调试，最终完成数字时钟的设计。秒脉冲信号
经过6级计数器，分别得到秒个位、秒十位、分个位、分十位及时个位、时十位
的计时。显示6位的“时”、“分”、“秒”需要6片中规模的计数器。其中，
秒计数器和分计数器都是六十进制，时计数器为二十四∕十二进制，都选用74160来实现。
1、小时计时电路。小时计时电路如图2所示：
DCD_HEX_BLUE
图2 小时计时电路
I O1~I
O4
是个位数码管的显示输出端，I
O5
~I
O8
是十位数码管的显示输出端，I
O9
接电源，给两个芯片的始能端提供高电平，I
O10
接分计数电路提供过来的进位信
号。I
O11连接了两个计数器的清零端，因此可以通过双向开关接I
O12
和I
O13
以实现
对与非门的选择，从而完成进制的转换。
小时计数电路需要的是一个二十四∕十二进制转换的递增计数电路。个位和十位计数器均连接成十进制计数形式，采用同步级联复位方式。将个位计数器的进位输出端RCO接至十位计数器的记数使能控制端，完成个位对十位计数器的进位控制。若选择二十四位进制，十位计数器的输出端Q
B
和个位计数器的输出端
Q
C
通过与非门控制两片计数器的清零端CLR，当计数器的输出状态为00100100时，立即反馈清零，从而实现二十四进制递增计数。若选择十二进制，十位计数
器的输出端Q
A 和个位计数器的输出端Q
B
通过与非门控制两片计数器的清零端
CLR，当计数器的输出状态为00010010时，立即反馈清零，从而实现十二进制递
增计数。两个与非门通过一个双向开关接至两片计数器的清零端CLR，单击开关
就可选择与非门输出，实现二十四进制或十二进制递增计数的转换。
2、分钟和秒计时电路。该电路如图3所示：
DCD_HEX_BLUE
图3 分钟和秒计时电路
分钟和秒计时电路相同，该电路用两片74LS160构成六十进制计数器，与
非门74LS20组成译码电路，该译码电路能识别59（即对代码59的特征进行译
码）。整个计数器的记数状态为00→01→02→ →58→59→00→ ，共有60
个稳定状态。十位计数器的Q
A 与Q
C
和个位计数器的Q
A
与Q
D
经过与非门输出至置
数端LOAD，接成60进制记数形式（记数至59时置数为0），个位与十位计数器之间采用同步级联方式，将个位计数器的进位输出端RCO接至十位计数器的记数
使能控制端（EP和ET），完成个位对十位计数器的进位控制。
将个位和十位计数器的反馈置数信号经非门输出，作为六十进制的进位输出脉冲信号，即当计数器计数至60时，反馈置数的低电平信号输入LOAD端，同时经非
门变为高电平，在同步级联方式下，控制高位计数器的计数。I
O1~I
O4
是个位数码
管的显示输出端，I
O5~I
O8
是十位数码管的显示输出端，I
O9
接电源，给两个芯片的
始能端提供高电平，I
O10接地，给两个芯片提供低电平。I
O11
在此电路作为秒计数
电路时接秒信号产生电路，作分计数电路时接接秒计数电路提供过来的进位信号（即接至秒计数器的LOAD端）。I
O12
作为低计数器的进位输出，与高位计数器的时钟信号端相连。
3．时钟信号电路
时钟脉冲产生电路在此例中的主要功能有两个：一是产生标准1HZ秒脉冲信号用于计时以及提供整点报时所需要的频率信号，二是产生用于校时的2HZ 时钟。此部分电路的设计可以采用由高稳定的晶体振荡器来产生高频率的时钟脉冲，再使用分频电路来得到1HZ和2HZ的时钟脉冲信号。这里为了简化电路，秒脉冲产生电路脉冲时钟信号源替代，如图5所示：
六、总电路设计
上述子电路创建完成后，最后则是建立一个总电路，步骤如下。
①新建一个空白的电路设计界面，作为总电路。
将已经创建的子电路生成模块放入总电路中。具体做法：执行主菜单“place”下的“Hierarchical Block from File…”命令，选择要创建的模块电路，如图5以及图6所示。
图5
图6
②将有一个子模块符号进入总电路图中，在模块符号上单击右键，在菜单
中选择“Edit Symbol∕Title Block”可以进入模块符号的属性设置界面。修改完成后保存退出。
③按上述方法依次创建分和秒的六十进制计数电路、二十四∕十二进制的
时计数电路、报时电路4个模块符号，并且加入6个数码管、3个双向开关、1个秒脉冲时钟信号源（V1:1Hz）、1个与门、1个蜂鸣器及电源和地，
完成总电路的连接，得到的总电路如图7所示
④
图7 数字钟总电路图
七、电路测试与仿真
（1）启动仿真电路，可观察到数字时钟的秒位开始计时，计数到60后异步
清零，并进位到分计时电路。
（2）观察到数字时钟的分为开始计时，计数到60后异步清零，并进位到时
计时电路。
（3）开关J1可控制时计时电路的二十四进制或十二进制计数方式的选择。
单击控制键“空格”，可实现计数方式的转换。
（4）控制键“A”“B”、“C”可控制将校时所用2HZ时钟脉冲直接引入时、
分、秒计数器，从而实现校时、校分、校秒功能。
（5）出现整点，即时计数器出现变化时，蜂鸣器会发出相应点数的报时（为
得到短促响亮的声响，一般将蜂鸣器的频率设置为1KHz）。
八、实验总结：
我们学习了数字电子电路和模拟电子电路，对电子技术有了初步的了
解，但那都是一些理论的东西。通过这次数字时钟的设计，我们才把学到的
知识与实践相结合。从而对我们学的知识有了更深一步的理解，使我们进一
步加深了对所学知识的记忆。同时对普通的计数器如何构成n进制计数器有
了更深的理解和掌握，对自我的实践操作能力有了很高的提升。
简易数字钟设计 摘 要 本文针对简易数字钟的设计要求，提出了两种整体设计方案，在比较两个方案的优缺点后，选择了其中较优的一个方案，进行由上而下层次化的设计，先定义和规定各个模块的结构，再对模块内部进行详细设计。详细设计的时候又根据可采用的芯片，分析各芯片是否适合本次设计，选择较合适的芯片进行设计， 最后将设计好的模块组合调试，并最终在EWB 下仿真通过。 关键词 数字钟，EWB ，74LS160，总线，三态门，子电路 一、引言：所谓数字钟，是指利用电子电路构成的计时器。相对机械钟而言，数字钟能达到准确计时，并显示小时、分、秒，同时能对该钟进行调整。在此基础上，还能够实现整点报时，定时报闹等功能。 设计过程采用系统设计的方法，先分析任务，得到系统要求，然后进行总体设计，划分子系统，然后进行详细设计，决定各个功能子系统中的内部电路，最后进行测试。 二、任务分析：能按时钟功能进行小时、分钟、秒计时，并显示时间及调整时间，能整点报时，定点报时，使用4个数码管，能切换显示。 总体设计 本阶段的任务是根据任务要求进行模块划分，提出方案，并进行比较分析，最终找到较优的方案。 方案一、采用异步电路，数据选择器 将时钟信号输给秒模块，秒模块的进位输给分模块，分模块进位输入给时模块，切换的时候使用2选1数据选择器进行切换，电路框图如下： 该方案的优点是模块内部简单，基本不需要额外的电路，但缺点也很明显，该方案结构不清晰，模块间关系混乱，模块外还需使用较多门电路，不利于功能扩充，且使用了异步电路，计数在59的时候，高一级马上进位，故本次设计不采用此方案。 方案二、采用同步电路，总线结构 时钟信号分别加到各个模块，各个模块功能相对独立，框图如下： 显示 切换 秒钟 分钟 小时 控制 1Hz 脉冲信号 闹钟
- 数字电子技术课程设计报告 题目：数字钟的设计与制作 ： 专业：电气本一班 学号：姓名： 指导教师： 时间： - —
一、设计内容 数字钟设计 … 技术指标： （1）时间以24小时为周期； （2能够显示时,分,秒; （3）有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间; (4)计时过程具有报时功能,当时间到达整点前5秒进行蜂鸣报时; (5)为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号. ~ 二、设计时间： 第十五、十六周 三、设计要求： （1）画出设计的电路原理图； $ (2) 选择好元器件及给出参数，在原理图中反应出来； （3）并用仿真软件进行模拟电路工作情况； （4）编写课程报告。
！ 摘要 数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。一般由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。 振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以采用石英晶体振荡器。 分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一定级数的分频器进行分频。 计数器：有了“秒”信号，则可以根据60秒为1分，24小时为1天的进制，分别设定“时”、“分”、“秒”的计数器，分别为60进制，60进制,24进制计数器，并输出一分，一小时，一天的进位信号。 译码显示：将“时”“分”“秒”显示出来。将计数器输入状态，输入到译码器，产生驱动数码显示器信号，呈现出对应的进位数字字型。 由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。 } 为了使数字钟使用方便，在设计上使用了一个变压器和一个整流桥来实现数字钟电能的输入，使得可以方便地直接插入220V的交流电就可以正常地使用了。关键词数字钟振荡计数校正报时
数字钟的设计与制作 一、设计指标 1. 显示时、分、秒。 2. 可以24小时制或12小时制。 3. 具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。校时时钟源可以手动输入或借 用电路中的时钟。 4. 具有正点报时功能，正点前10秒开始，蜂鸣器1秒响1秒停地响5次。（选做） 5. 为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。 二、设计要求 1. 画出总体设计框图，以说明数字钟由哪些相对独立的功能模块组成，标出各个模块之间互相联系，时钟信号传输 路径、方向和频率变化，并以文字对原理作辅助说明。 2. 设计各个功能模块的电路图，加上原理说明。 3. 选择合适的元器件，并选择合适的输入信号和输出方式，在面包板上接线验证、调试各个功能模块的电路。在确 保电路正确性的同时，输入信号和输出方式要便于电路的测试和故障排除。（也可选用Mutisim仿真） 4. 在验证各个功能模块基础上，对整个电路的元器件和布线，进行合理布局，进行整个数字钟电路的接线调试。 三、制作要求 自行在面包板上装配和调试电路，能根据原理、现象和测量的数据检查和发现问题，并加以解决。 四、设计报告要求 1. 格式要求（见附录1） 2. 内容要求 ①设计指标。 ②画出设计的原理框图，并要求说明该框图的工作过程及每个模块的功能。 ③列出元器件清单，并画出管脚分配图和芯片引脚图。 ④画出各功能模块的电路图，加上原理说明（如2、5进制到10进制转换，10进制到6进制转换的原理，个位到 十位的进位信号选择和变换等）。 ⑥画出总布局接线图（集成块按实际布局位置画，关键的连接应单独画出，计数器到译码器的数据线、译码器到数 码管的数据线可以简化画法，但集成块的引脚须按实际位置画，并注明名称）。 ⑦数字钟的运行结果和使用说明。 ⑧设计总结：设计过程中遇到的问题及解决办法；设计过程中的心得体会；对课程设计的内容、方式等提出建议。 五、仪器与工具 1. 直流电源1台。 2. 四连面包板1块。 3. 数字示波器（每两人1台） 4. 万用表（每班2只）。 5. 镊子1把。 6. 线剥钳1把。 7. 斜口钳1把。
高仿真数码管电子钟 目录 高仿真数码管电子钟 (2) 摘要 (2) 1 引言 (3) 1.1 本系统研究的背景和意义 (3) 1.2 本系统主要研究内容 (3) 2 系统总体设计 (4) 2.1 系统设计方案与论证 (4) 2.11 FPGA设计方案 (4) 2.12 NE555时基电路设计方案 (4) 2.13单片机设计方案 (5) 2.14最终设计方案 (5) 2.2 系统总体结构图 (5) 3 系统硬件设计 (7) 3.1 芯片介绍 (7) 3.11 8051单片机简单介绍 (7) 3.12 74LS138 3-8译码器介绍 (9) 3.2 系统硬件原理图 (11) 3.3复位模块 (11) 3.4按键模块 (12) 3.5显示驱动模块 (13) 4 系统软件设计 (13) 4.1 系统软件总体设计 (13) 4.2 中断子程序 (14) 4.3按键扫描子程序 (15) 5 系统调试 (16) 5.1 硬件调试 (16) 5.2 软件调试 (16) 6 结论 (16) 参考文献 (17) 附录 (18)
高仿真数码管电子钟 摘要 电子时钟主要是利用电子技术将时钟电子化、数字化，拥有时钟精确、体积小、界面友好、可拓展性能强等特点，被广泛应用于生活和工作当中。 本文主要为实现一款可正常显示时间、带有h AM/ 24制调整、带有PM h12 / 显示以及时间校准功能的一款基于单片机仿真的多功能电子钟。 本文对当前的电子钟开发手段进行了比较与分析，最终确定了采用单片机技术实现高仿真电子钟的设计。本设计采用51 AT芯片作为核心，采用外部时钟 89C 脉冲定时，用oteus Pr软件自带的电子钟组件实现高度仿真的显示效果。软件部分主要采用简单且流通性强的C51语言编写实现。这种高度仿真的电子钟具有电路简单，读取方便、显示直观、功能多样、时间精度较高、操作简单、编程容易成本低廉等诸多优点。 本次设计主要是用oteus Pr电路软件实现了高仿真数码管电子钟的仿真。稍加改装，增加部分功能所生产出的实际产品即可应用于一般的生活和工作中，从而给人们的生活和生产带来便利，符合电子仪器仪表的发展趋势，具有广阔的市场前景。 关键词：电子钟、单片机、51 AT、C51 89C
湖北民族学院 课程设计报告 数字时钟设计与仿真 课程：电子线路课程设计 专业：电子信息科学与技术 班级： 0312409 学号： 031240910 学生姓名：谢加龙 指导教师：易金桥 2014年 06月 21日
信息工程学院课程设计任务书 2014-06-21
摘要 基于单片机AT89c51设计而成的简易数字电子时钟，其主要功能皆由对单片机编程即由软件完成，外围硬件电路只包括报时电路、键盘输入电路和显示电路三个模块。具有外围硬件电路简单、运行功能可靠的优点。 关键词：单片机时钟键盘输入显示
目录 1、系统设计要求 (1) 1.1 基本功能 (1) 1.2扩展功能 (1) 2、硬件设计 (2) 2.1系统设计方案选择 (2) 2.2系统原理框图 (2) 2.3各单元的功能描述 (2) 2.4电路连接图 (2) 2.5元器件清单列表 (2) 2.6所用芯片的管脚图 (2) 3、软件设计 (3) 3.1主程序的流程图 (3) 3.2键盘扫描程序流程图 (3) 3.3发声程序流程图 (3) 3.4总程序 (3) 4、调试 (4) 4.1仿真调试 (4) 4.2硬件调试 (4) 5、总结 (5) 参考文献 (6)
1、系统设计要求 1.1 基本功能 （1）、要求准确显示“时”、“分”、“秒”，24 小时制； （2）、具有整点报时功能，在每小时59 分51 秒、53 秒、55 秒、57 秒发出低音，59秒整发出高音； （3）、系统工作符合一般时钟要求。 1.2扩展功能： （1）、具有校时功能，用户可修改“时”、“分”，且互不影响； （2）、可切换12 小时制和24 小时制。
数字电子钟课程设计 一、设计任务与要求 (1)设计一个能显示时、分、秒的数字电子钟，显示时间从00: 00: 00到23: 59: 59; (2)设计的电路包括产生时钟信号，时、分、秒的计时电路和显示电路(3)电 路能实现校正 (5)整点报时 二、单元电路设计与参数计算 1. 振荡器 石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有 了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。 2. 分频器 由于振荡器产生的频率很高，要得到秒脉冲需要分频，本实验采用一片74LS90 和两片74LS160实现，得到需要的秒脉冲信号。
3. 计数器 秒脉冲信号经过计数器，分别得到“秒”个位、十位、“分”个位、十位以及 “时”个位、十位的计时。“秒” “分”计数器为六十进制，小时为二十四进制。 （1）六十进制计数 由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完 成一分钟之内秒数目的累加，并达到 60秒时产生一个进位信号。本作品选用一 片74LS161和一片74LS160采取同步置数的方式组成六十进制的计数器。 （2）二十四进制计数 “24翻1”小时计数器按照“ 00— 01—02,, 22—23— 00—01”规律计数。与生 活中计数规律相同。二十四进制计数同样选用74LS161和74LS160计数芯片。但 清零方式采用的是异步清零方式。 MMgM 加 EHagij Z 1 进位信号 脉冲
数字时钟的M u l t i s i m 设计与仿真 Company number：【WTUT-WT88Y-W8BBGB-BWYTT-19998】
数字电子技术课程设计 学院：信息工程学院 班级：电气二班 姓名：刘君宇张迪王应博 学号：
数字时钟的Multisim设计和仿真 一、设计和仿真要求 学习综合数字电子电路的设计、实现 基础调研 应用设计、逻辑设计、电路设计 用Multisim 软件验证电路设计 分析电路功能是否符合预期，进行必要的调试修改 撰写Project 报告，提交Multisim 二、总体设计和电路框图 24 分、校时部分。主要由矩形波产生器、秒计数器、分计数器、时计数器、LED 图1. 数字钟电路框图 七段显示数码管、时间校准电路，闹钟电路构成。 五、结论 由脉冲发生器、秒计数器、分计数器、时计数器、LED显示数码管设计了数字时钟电路，经过仿真得出较理想的结果，说明电路图及思路是正确的，可以实现所要求的基本功能：计时、显示精确到秒、时分秒校时。 下页附设计感想和分工 整点报时设计体会
刘君宇分工：完成电路设计，整点报时，闹钟，扩展功能） 通过对软件Multisim的学习和使用，进一步加深了对数字电路的认识。在仿真过程中遇到许多困难，但通过自己的努力和同学的帮助都一一克服了。首先，连接电路图过程中，数码管不能显示，后经图形放大后才发现是电路断路了。其次，布局的时候因元件比较多，整体布局比较困难，因子电路不如原电路直观，最后在不断努力下，终于不用子电路布好整个电路。 调试时有的器件在理论上可行，但在实际运行中就无法看到效果，所以得换不少器件，有时无法找出错误便更换器件重新接线以使电路正常运行。在整个设计中，计数器的接线比较困难，反复修改了多次，在认真学习其用法后采用归零法和置数法设计出60进制和24进制的计数器。 同时，在最后仿真时，预置的频率一开始用的是1hz，结果仿真结果反应很慢，后把频率加大，这才在短时间内就能看到全部结果。总之，通过这次对数字时钟的设计与仿真，为以后的电路设计打下良好的基础，一些经验和教训，将成为宝贵的学习财富。
东北大学 课程设计报告 课程设计名称:数字电子技术课程设计 专题题目： 指导教师： 学生姓名：学号： 专业：计算机科学与技术班级： 设计日期: 2017 年7 月 3 日~ 2017 年7 月7日
目录 摘要 (3) Abstract (3) 第1章概述 (4) 1.1设计思路 (4) 1.2主要内容 (4) 第2章课程设计任务及要求 (5) 2.1 设计任务 (5) 2.2 设计要求 (5) 第3章系统设计 (6) 3.1 方案论证 (6) 3.2 系统设计 (6) 3.2.1 结构框图及说明 (6) 3.2.2 系统原理图及工作原理 (7) 3.3单元电路设计 (8) 3.3.1数字时钟秒脉冲信号的设计 (8) 3.3.2器件分析 (8) 3.3.3 计数器设计 (9) 3.3.4 计时电路设计 (11) 3.3.5 数字时钟电路设计 (12) 3.3.6 校时电路 (12) 3.3.7 整点报时 (13) 3.3.8 闹钟电路 (14) 第4章仿真调试 (16) 4.1时钟显示 (17) 4.1.1 时钟显示完整的00:00:00 (17) 4.1.2 时钟完整显示01:00:00 (17) 4.1.3 时钟完整显示23:59:59 (18) 4.1.4 仿真开关校准“秒”电路 (18) 4.1.5 仿真开关校准“分”电路 (19) 4.1.6 仿真开关校准“时”电路 (19) 4.2 整点报时 (20) 4.2.1 07:59:50—07:59:59报时 (20) 4.3 闹钟电路 (21) 4.3.1 7:59:00闹钟设定 (21) 第5章结论 (22) 第6章利用Multisim14.0仿真软件设计体会 (23) 参考文献 (23) 第7章收获、体会和建议 (24)
小型智能系统设计与制作 学习情境一智能电子钟设计与制作 一、教学引导 学习目标： 1. 通过查阅资料，能分析电子钟的功能与技术要求，确定电子钟的基本结构； 2. 能根据功能与技术要求，进行显示器、键盘、时钟芯片等器件的选用； 3. 能根据小组成员的实际情况，合理分配学习性工作任务，制订实施计划； 4. 会制定任务设计方案及程序设计结构； 5. 会设计显示、键盘、时钟芯片等各种接口电路； 6. 能使用软件设计、仿真电路并进行PCB制作。 7. 能够整理设计文档，编写智能电子钟的使用说明书。 学习内容 1.接受智能电子钟的设计制作任务，阅读任务书 2.收集资料，了解相关知识 3.制订设计方案 4.显示、键盘等接口电路设计和PCB板设计、制作 5.智能电子钟硬件安装与调试 6.智能电子钟软件设计与调试 7.智能电子钟功能、技术指标测试 8.编写智能电子钟的使用说明书 9.文档资料归档 学习任务 1.完成智能电子钟的方案设计 2.完成智能电子钟的设计与制作 3.完成技术文档的编写 4.完成学习过程的自我评价表填写 二、任务分析 学习要求：在这一环节要求学生分组并结合一下引导问题查阅资料，在充分了解智能电子钟的种类以及各种智能电子钟的技术要求的情况下，确定本次设计的智能电子钟的用途，完成任务分析表、填写过程记录表。 1．任务书 任务：设计并制作一款智能电子钟。 基本要求： （1）以24h计时方式工作； （2）用数码管显示时间和日期； （3）通过按键可以选择显示内容、修改时间； （4）具有校时功能； （5）具有整点报时功能； （6）时间误差：≤0.02％。 可选要求： （1）可以设置闹钟时刻； （2）闹钟时刻到后，若不关闭闹铃，可以间隔5分钟闹一次；
课题一数字电子钟逻辑电路设计 一、简述 数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确，显示直观、无机械传动装置等优点，因而得到了广泛的应用。小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。 数字电子钟的电路组成方框图如图所示。 图数字 电子钟框图 由图可见，数字电子钟由以下几部分组成：石英晶体振荡器和分频器组成的秒脉冲发生器；校时电路；六十进制秒、分计数器，二十四进制（或十二进制）计时计数器；秒、分、时的译码显示部分等。 二、设计任务和要求 用中、小规模集成电路设计一台能显示日、时、分、秒的数字电子钟，要求如下： 1.由晶振电路产生1Hz标准秒信号。 2.秒、分为00～59六十进制计数器。 3. 时为00～23二十四进制计数器。 4. 周显示从1～日为七进制计数器。 5. 可手动校时：能分别进行秒、分、时、日的校时。只要将开关置于手动位置，可分别对
秒、分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。 6. 整点报时。整点报时电路要求在每个整点前呜叫五次低音（500Hz ），整点时再呜叫一次高音（1000Hz ）。 三、可选用器材 1. 通用实验底板 2. 直流稳压电源 3. 集成电路：CD4060、74LS74、74LS161、74LS248及门电路 4. 晶振：32768 Hz 5. 电容：100μF/16V 、22pF 、3～22pF 之间 6. 电阻：200Ω、10K Ω、22M Ω 7. 电位器：Ω或Ω 8. 数显：共阴显示器LC5011-11 9. 开关：单次按键 10. 三极管：8050 11. 喇叭：1 W /4，8Ω 四、设计方案提示 根据设计任务和要求，对照数字电子钟的框图，可以分以下几部分进行模块化设计。 1. 秒脉冲发生器 脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz 的秒脉冲。如晶振为32768 Hz ，通过15次二分频后可获得1Hz 的脉冲输出，电路图如图所示。 74LS74 1Hz 图 秒脉冲发生器
电子电路Multisim设计和仿真 学院： 专业和班级： 姓名： 学号：
数字时钟的Multisim设计和仿真 一、设计和仿真要求 学习综合数字电子电路的设计、实现和调试 1.设计一个24或12小时制的数字时钟。 2. 要求：计时、显示精确到秒；有校时功能。采用中小规模集成电路设计。 3.发挥：增加闹钟功能。 二、总体设计和电路框图 1. 设计思路 1).由秒时钟信号发生器、计时电路和校时电路构成电路。 2).秒时钟信号发生器可由555定时器构成。 3).计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。 4).校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。 2. 电路框图 图1. 数字钟电路框图 三、子模块具体设计 1. 由555定时器构成的1Hz秒时钟信号发生器。 由下面的电路图产生1Hz的脉冲信号作为总电路的初输入时钟脉冲。
2. 分、秒计时电路及显示部分 在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件74LS160D 的反馈置数法来实现十进制功能和六进制功能，根据74LS160D 的结构把输出端的0110（十进制为6）用一个与非门74LS00引到CLR 端便可置0，这样就实现了六进制计数。 由两片十进制同步加法计数器74LS160级联产生，采用的是异步清零法。 显示部分用的是七段数码管和两片译码器74LS48D 。 3. 时计时电路及显示部分 由两片十进制同步加法计数器74LS160级联产生，采用的是同步置数法，u1输出端为0011（十进制为3）与u2输出端0010（十进制为2）经过与非门接两片的置数端。 显示部分用的是七段数码管和两片译码器74LS48D 。 图2. 时钟信号发生电路 图3. 分秒计时电路
电子电路 设计和仿真 Multisim 学院： 专业和班级： 姓名：学号： 数字时钟的Multisim 设计和仿真 一、设计和仿真要求 学习综合数字电子电路的设计、实现和调试 1.设计一个24或12小时制的数字时钟。 2.要求：计时、显示精确到秒；有校时功能。采用中小规模集成电路设计。 3.发挥：增加闹钟功能。 二、总体设计和电路框图 1.设计思路 1).由秒时钟信号发生器、计时电路和校时电路构成电路。 2).秒时钟信号发生器可由555定时器构成。 3).计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。 4).校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。2.电路框图
二、子模块具体设计 1.由555定时器构成的1Hz 秒时钟信号发生器。 由下面的电路图产生1Hz 的脉冲信号作为总电路的初输入时钟脉冲 图2.时钟信号发生电路 2. 分、秒计时电路及显示部分 -VC K ? OTT - ? THR ? T￡L1 - O0&I H L : ? r GND ，,, 48kQ R2 48kQ —10uF 士伯 DtiF ....... ■ ■ j - ■ ■ >100Q
在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件74LS160D 的反馈置数法来实现十进制功能和六进制功能，根据74LS160D的 结构把输出端的0110 （十进制为6）用一个与非门74LS00引到CLR端便可置0，这样就实现了六进制计数。 由两片十进制同步加法计数器74LS160级联产生，采用的是异步清零法显示部分用的是七段数码管和两片译码器74LS48D 。 图3.分秒计时电路 3.时计时电路及显示部分 由两片十进制同步加法计数器74LS160级联产生，采用的是同步置数法， u1输出端为0011 （十进制为3）与u2输出端0010 （十进制为2）经过与非门接两片的置数端。 显示部分用的是七段数码管和两片译码器74LS48D 。
数字钟的设计与制作 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。 从有利于学习的角度考虑，这里主要介绍以中小规模集成电路和PLD器件设计数字钟的方法。 1 数字钟的基本组成及工作原理 1.1数字钟的构成 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图1.1所示为数字钟的一般构成框图。
图1.1 数字钟的组成框图 ⑴晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。 ⑵分频器电路 分频器电路将32768Ｈz的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。 ⑶时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。 ⑷译码驱动电路 译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 ⑸数码管 数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED数码管。 １.２数字钟的工作原理 １）晶体振荡器电路 晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。 一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用TTL门电路构成；另一类是通过CMOS非门构成的电路，如图1.2所示，从图上可以看出其结构非常简单。该电路广泛使用于各种需要频率稳定及准确的数字电路，如数字钟、电子计算机、数字通信电路等。
吉首大学 数字时钟的设计与仿真
目录 1.设计要求 2.总电路图及工作原理 3.电路组成介绍 3.1脉冲形成电路 3.2分频电路 3.3 60进制计数器及显示电路3.４ 12进制计数器及显示电路3．5 时间设置电路 4. 电路的测试 5.分析与评价 附录：元器件清单
1.设计要求 本次设计任务是要求用Multisｉm12．0软件设计一个数字时钟电路，即用数字显示出时间结果。设计要求如下: (a)以数字形式显示时、分、秒。 （b）小时计时采用１2进制的计时方式,分、秒采用60进制的计时方式。 (ｃ)要求能够对时钟进行时间设置。 ２. 总电路图及工作原理 数字时钟的总电路图如下所示: 数字时钟工作原理：数字时钟电路由５55振荡发生器、分频器、两个60进制分秒计数器、一个１2进制小时计数器以及6个数字显示器组成。电路工作时由555振荡器产生频率为100０ＨZ的脉冲，经由三个74LS90Ｄ构成的千分频的分频器得到频率为1ＨＺ的脉冲,脉冲输入计数电路(分秒由60进制计数电路计数，小时由１2进制计数电路计数），然后将相应数字显示到数字显示器上即所要显示的时间。另外,时钟的时间设置可以通过三个与单刀双掷开关相连的时钟信号发生器来实现。
电路的设计流程图如下所示 3．电路组成介绍 3.1 脉冲形成电路 脉冲形成电路为５5５计时器组成的振荡电路。考虑到时钟对精度要求较高,故在时钟电路中由555振荡电路产生频率为1KHz的脉冲信号，然后经过千分频的分频器分频产生1Hz脉冲。555振荡器的参数确定:T＝0.7（R1+R2)C＝1mｓ,ｆ=１/t＝1KHZ,故可令R1=1kΩ，Ｒ２=1０ＫΩ，C=0．1uＦ。(以上设置在实际仿真的时候速度过慢,故在实际仿真中): 脉冲形成电路如下所示
《数字系统与逻辑设计实验》实验报告题目数字钟电路设计与PCB图设计 学院：信息工程学院系电子信息工程 专业： 班级： 学号： 学生姓名： 指导教师：
递交日期：
南昌大学实验报告 学生姓名：学号：专业班级： 实验类型：□验证□综合■设计□创新实验日期：2018/1/6 实验成绩：“数字钟电路设计与PCB图设计”实验报告 一、实验目的： 1、综合应用数字电路知识； 2、学习使用protel进行电子电路的原理图设计、印制电路板设计； 3、了解电路板制作、安装、调试技能。 二、实验任务及要求： 任务：设计一个12小时或24小时制的数字钟，显示时、分、秒，有校时功能，可以分别对时及分进行单独校时，使其校正到准确时间。 要求：画出电路原理图，元器件及参数选择，PCB文件生成、3D实物图等。 三、实验原理及电路设计： 1、设计方案与模块框图 利用NE555构成自激多谐振荡器，输出一个频率为1024Hz的脉冲信号。因为数字钟需要的是1Hz的信号，所以需要进行分频处理。这里采用了1024分频，利用三片74LS161分别进行8分频、8分频和16分频，最终得到1Hz的脉冲信号。60秒为1分钟，所以需要一个60进制的计数器。这里还是使用74LS161，通过同步置数进行循环，秒计数每满60向分计数进1，然后自身清零。60分钟为1小时，所以分计数采用的方法和秒计数一样。当分计数和秒计数同时进位时，扬声器发声，即为整点报时。12小时制采用12进制计数器，24小时制采用24进制计数器，两种时制的切换可以通过单刀双掷开关完成。我们在秒进位和分进位处人为地产生一个上升沿，可以完成一次进位，达到校时的目的。时分秒的通过共阴极七段数码管来显示，数码管需要74LS48进行译码。
数字电子钟的设计与仿真 Digital electronic clock design and simulation
摘要 20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。现代生活的人们越来越重视起了时间观念，可以说是时间和金钱划上了等号。对于那些对时间把握非常严格和准确的人或事来说，时间的不准确会带来非常大的麻烦，所以以数码管为显示器的时钟比指针式的时钟表现出了很大的优势。数码管显示的时间简单明了而且读数快、时间准确显示到秒。而机械式的依赖于晶体震荡器，可能会导致误差。数字钟是采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。数字钟的精度、稳定度远远超过老式机械钟。在这次设计中，我们采用LED数码管显示时、分、秒，以24小时计时方式，根据数码管动态显示原理来进行显示，用12MHz的晶振产生振荡脉冲，定时器计数。在此次设计中，电路具有显示时间的其本功能，还可以实现对时间的调整。数字钟是其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱，因此得到了广泛的使用。 关键字：单片机LED显示 Abstract At the end of the twentieth Century, electronic technology has obtained the rapid development, under its impetus, the modern electronic products almost permeated each domains of the society, effectively promoted the development of social productivity and the improvement of social information-based degree, but also makes the modern electronic products to further improve the performance, product upgrading has become increasingly fast pace. Modern life of people more and more attention to the concept of time, can be said to be the time and money is a sign. For
目录 1绪论 (1) 2P r o t e u s软件介绍 (2) 3数字钟的原理框图 (4) 4电路的设计 (5) 4.1主体电路的设计 (5) 4.1.1秒脉冲电路的设计 (5) 4.1.2计时及状态转换功能的实现 (6) 4.1.3译码与显示电路的设计 (8) 4.1.4校时电路的设计 (10) 4.1.5主体电路图 (11) 4.2功能扩展电路的设计 (12) 4.2.1定时控制电路的设计 (12) 4.2.2整点报时电路的设计 (15) 4.3整体电路的设计 (17) 5整体电路的仿真 (19) 6电路功能测试以及常见问题解决本法 (20) 6.1电路功能测试 (20) 6.2常见问题解决办法..............................................................................2 0 7元件清单 (21) 8心得体会 (22) 9参考文献 (23)
多功能数字钟的设计 1.绪论 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，并且可以实现更多的功能，如：定时控制、整点报时、闹钟、触摸报整点时数等，在现实生活中，各种数字钟已得到了非常广泛的使用。数字钟的设计方法有许多种，例如,可用中小规模集成电路组成数字钟，也还可以利用单片机来实现数字钟等。这些方法都各有其特点，其中利用中小规模集成电路组建数字钟，原理简单，但由于集成电路集成度有限，对于需要实现较多功能的电路设计比较复杂，对于制作者焊接和布线有较高的要求。用单片机实现的电子钟具有结构简单，并便于功能的扩展，但需要涉及到汇编以及C语言编写程序，对设计者有较高的要求。本次设计为用中小规模集成电路组成数字钟。
目录 摘要 (3) 前言 (4) 第一章理论分析 1.1 设计方案 (5) 1.2 设计目的 (5) 1.3 设计指标 (6) 1.4 工作原理及其组成框图 (6) 第二章系统设计 2.1 多谐振荡器 (8) 2.2 计数器 (10) 2.3 六十进制电路 (12) 2.4 译码与LED显示器 (13) 2.5 校时电路 (14) 2.6 电子时钟原理图 (15) 2.7 仿真与检测 (16) 2.8 部分元器件芯片结构图 (18) 2.9 误差分析 (19) 第三章小结 心得体会 (20) 致谢 (21) 参考文献 (22)
摘要 时钟，自从它发明的那天起，就成为人类的朋友，但随着时间的推移，科学技术的不断发展，人们对时间计量的精度要求越来越高，应用越来越广。怎样让时钟更好的为人民服务，怎样让我们的老朋友焕发青春呢？这就要求人们不断设计出新型时钟。在这次的毕业设计中,针对一系列问题,设计了如下电子钟。 本系统由555多谐振荡器，分频器，计数器，译码器，LED显示器和校时电路组成，采用了CMOS系列（双列直插式）中小规模集成芯片。总体方案手机由主题电路和扩展电路两大分组成。 其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能，进行了各单元设计，总体调试。 关键词：555多谐振荡器;分频器；计数器；译码器；LED显示器
前言 20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。数字钟已成为人们日常生活中：必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，因此在许多电子设备中被广泛使用。 电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。 本次设计以数字电子为主，分别对1S时钟信号源、秒计时显示、分计时显示、小时计时显示、整点报时及校时电路进行设计，然后将它们组合，来完成时、分、秒的显示并且有走时校准的功能。并通过本次设计加深对数字电子技术的理解以及更熟练使用计数器、触发器和各种逻辑门电路的能力。电路主要使用集成计数器，例如CD4060、CD4518，译码集成电路，例如CD4511，LED数码管及各种门电路和基本的触发器等，电路使用5号电池共电，很适合在日常生活中使用。
电子技术课程设计报告题目数字钟的设计与制作 专业班级：自动化01班 姓名： 指导教师： 2011年1月7日 数字钟课程设计任务书
数字钟是一种用数字显示秒、分、时的计时装置，与以往的机械式计时相比，它具有走时准、显示直观、无机械传动装置等优点，因而得到了广泛的应用；小到人们日常生活中的电子手表，大到车船、码头、机场等公共场所的大型数显电子钟。多功能数字钟由以下几部分组成：555定时器组成的多谐振荡器构成秒脉冲发生器；校正电路；六十进制的秒、分计数器和十二进制的时计数器；秒、分、时的数码显示部分；报时电路等。 具体要求如下：钟是一种用数字电路技术实现时、分、秒计时的装置。通过数字钟的制作进一步了解了中下规模集成电路。 设计指示： 1、时间以12小时为一个周期； 2、显示时、分、秒； 3、具有校时功能，可以分别对时、分进行单独校时，使其校正 到标准时间； 4、计时过程具有报时功能，当时间到达正点前十秒进行蜂鸣报 时； 5、用555多振荡器提供表针时间基准信号。 设计要求： 1、画出电路原理图（或仿真电路图）； 3、电路仿真； 2、元器件及参数选择； 4、接线及调试； 目录
一、设计任务与要求。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。4 二、总体框图。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。5 三、选择器件。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。8 四、功能模块。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。21 五、总体设计电路。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。26 六、设计体会。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。28 一、设计要求及任务
[键入公司名称] [键入文档标题] 目录 1．设计要求 2. 总电路图及工作原理 3.电路组成介绍 3.1脉冲形成电路 3.2分频电路 3.3 60进制计数器及显示电路 3.4 24进制计数器及显示电路 3.5 时间设置电路 4. 电路的测试 5. 分析与评价 附录：元器件清单 1.设计要求
本次设计任务是要求用Multisim10.0软件设计一个数字时钟电路，即用数字显示出时间结果。设计要求如下： (a)以数字形式显示时、分、秒。 (b)小时计时采用24进制的计时方式，分、秒采用60进制的计时方式。 (c)要求能够对时钟进行时间设置。 2. 总电路图及工作原理 数字时钟的总电路图如下所示： 数字时钟工作原理：数字时钟电路由555振荡发生器、分频器、两个60进制分秒计数器、一个24进制小时计数器以及6个数字显示器组成。电路工作时由555振荡器产生频率为1000HZ 的脉冲，经由三个74LS90D 构成的千分频的分频器得到频率为1HZ 的脉冲，脉冲输入计数电路(分秒由60进制计数电路计数，小时由24进制计数电路计数),然后将相应数字显示到数字显示器上即所要显示的时间。另外，时钟的时间设置可以通过三个与单刀双掷开关相连的时钟信号发生器来实现。 电路的设计流程图如下所示 3.电路组成介绍
3.1 脉冲形成电路 脉冲形成电路为555计时器组成的振荡电路。考虑到时钟对精度要求较高，故在时钟电路中由555振荡电路产生频率为1KHz的脉冲信号，然后经过千分频的分频器分频产生1Hz脉冲。555振荡器的参数确定：T=0.7(R1+R2)C=1ms，f=1/t=1KHZ，故可令R1=5kΩ,R2=5KΩ,C=100nF。(以上设置在实际仿真的时候速度过慢，故在实际仿真中) 脉冲形成电路如下所示： 3.2 分频电路 分频电路是三个用十进制计数器74LS90串联而成的千分频的分频器。分频原理是在74LS90的输出端子中，从低位输入10个脉冲才从高位输出1个脉冲，这样一片74LS90就可以起十分频的作用，三个74LS90串联就构成了千分频的电路，输出的便是1HZ的标准脉冲信号。 分频电路如下所示： 3.3 60进制计数器及显示电路 在数字时钟电路中，分与秒的计数电路是由两个74LS90D组成的60进制的计数电路实现的。在下图中，U9是十进制计数器，U9的QD作为十进制的进位信号，74ls90计数器是十进制异步计数器，用反馈归零的方法实现十进制计数，U8和与非门构成六进制，其中与非门输出进位信号。 3.4 24进制计数器及显示电路 在数字时钟电路中，小时的计数电路是由两个74LS90D组成的24进制的计数电路实现的。如下图所示，计数电路由U16和U6俩部分组成。当时个位U6计数为4，U16计数为2时，两片74ls90复零，从而构成24进制计数。 3.5 时间设置电路 时间设置电路由一个单刀双掷开关与一个脉冲计数器组成。用单刀双掷开关切换计数功能与调时功能，另一端接计数器的脉冲输入端，开关置于函数发生器这一端便可以校时，置于计数器的进位端便是计时。不校正时间时开关都应打在与非门的那一端，校时时可用键盘操作改变开关的状态。如此，在时钟运行前及正在运行的过程中均可实现调时功能。 时间设置线路图如下所示（双掷开关左打调时，右打计数）：
数字钟电路设计与制作实验报告 一、实验目的： 1、综合应用数字电路知识； 2、学习使用protel进行电子电路的原理图设计、印制电路板设计 3、学习电路板制作、安装、调试技能。 二、实验任务及要求： 任务：设计一个12小时或24小时制的数字钟，显示时、分、秒，有校时功能，可以分别对时及分进行单独校时，使其校正到准确时间。可以根据兴趣增加其它与数字钟有关的功能。 要求：画出电路原理图，元器件及参数选择，PCB文件生成、制板及实物制作 三、实验原理及电路设计： 1、设计方案与模块框图 利用74LS161和74LS00 ，555，数码管，开关来设计24小时数字时钟，构造它们主要实现时钟的显示，以及对时、分、秒进行调整，即实现调时的功能。其数字钟系统整体结构 ①74LS161和74LS00计数器：用来设计24小时
②开关与74LS00结合：用来校时，校分，校秒。 ③利用555振荡器：产生脉冲信号 ④数码管：用来显示时分秒。
2、各子模块电路设计及原理说明 74LS161 ：十六进制的计数器，当秒到60时要进位当分上利用74LS161与74LS00的结合，当秒、分到60时对其进行清零，进位。当时24时，对其进行清零。当时分秒个位到9时，对其本位（时分秒）清零和进位。 74LS00 与开关:74LS00与开关的结合，以此来控制校对。 555振荡器：利用555设计一个振荡器产生一个脉冲信号，以此来控制信号的进行与停止、时间的校对。 数码管：显示时分秒。 3、仿真图及仿真方法说明 连好图，按一下仿真键，
①若能仿真且准确无误，会出现24小时的显示则成功了。 ②若不能仿真，数码管不会显示出来示数，或者显示紊乱，则失败，检查电路是否正确，有没有连错，少连错连，不断地改正，不断改进，直到可以仿真，可以显示无错。 ③对校时、校分、校秒：按一下开关，脉冲过来就可以，增加一个数，依次按键对其进行时分秒校对。 四、主要实验元件及器材清单：