共140页
文档名称
大规模逻辑设计指导书
机密
1.0
密级
产品版本文档编号
研究管理部文档中心
大规模逻辑设计指导书
第一篇 方法论
（仅供内部使用）
yyyy/mm/dd
日期
批 准 人
2000/03/18日期审 核 人2000/03/17日期文 档 作 者版权所有 不得复制
修订记录
初稿完成
1.00
2000/03/17作者
描述
修订版本
日期 绝密
请输入文档编号
2001-8-28版权所有侵权必究第2页共142页
目 录
37
5.2代码编写中容易出现的问题.............................................
365.1.12FSM ...........................................................365.1.11Comments .......................................................365.1.10Macros ..........................................................355.1.9Combinatorial Vs Sequential Logic ......................................345.1.8Assignment .......................................................335.1.7Writing functions ...................................................335.1.6case 语句.........................................................325.1.5IF 语句..........................................................315.1.4Expressions .......................................................315.1.3Net and Register ....................................................295.1.2Modules .........................................................285.1.1选择有意义的信号和变量名对设计是十分重要的命名包含信号或变
量诸如出处有效状态等基本含义下面给出一些命名的规则
(28)
5.1Verilog 编码风格......................................................285规范内容..............................................................284引用标准和参考资料.....................................................283定义..................................................................282范围..................................................................281目的..................................................................28第二章VERILOG 语言编写规范...............................................268.5 参数化元件实例......................................................258.4 程序包书写实例......................................................248.3 函数书写实例.......................................................228.2 VHDL 编写范例......................................................228.1 VHDL 保留字........................................................228附录..................................................................217.5
多赋值语句案例三态总线.............................................207.4 避免使用Latch .......................................................207.3 考虑综合的执行时间..................................................207.2组合逻辑描述的多种方式...............................................197.1 资源共享问题.......................................................197 代码编写中容易出现的问题................................................186代码模块划分...........................................................185.1.13 TAB 键间隔......................................................185.1.12Comments .......................................................18 5.1.11 FSM
有限状态机...............................................185.1.10package .........................................................175.1.9 类属( generics)....................................................175.1.8 procedure ........................................................165.1.7 function .........................................................165.1.6 运算符(operator)...................................................125.1.5 语句............................................................105.1.4实体............................................................95.1.3 信号和变量.......................................................95.1.2数据对象和类型....................................................85.1.1标识符Identifiers)命名习惯...........................................75.1 VHDL 编码风格.......................................................75规范内容...............................................................74引用标准和参考资料......................................................73定义...................................................................72范围...................................................................71目的...................................................................7第一章 VHDL 语言编写规范.................................................. 绝密
请输入文档编号
2001-8-28
版权所有侵权必究
第3
页
共142页
