习 题 一
1. 8086CPU 由哪几个部件构成？它们的主要功能各是什么？
8086 CPU 由指令执行部件EU 和总线接口部件BIU 两个部份组成。指令执行部件主要功能是执行指令。总线接口部件的主要功能是完成访问存储器或I/O 端口的操作：
? 形成访问存储器的物理地址；
? 访问存储器取得指令并暂存到指令队列中等待执行；
? 访问存储器或I/O 端口以读取操作数参与EU 运算，或存放运算结果 2.
什么是逻辑地址？什么是物理地址？它们各自如何表示？如何转换？
程序中使用的存储器地址称为逻辑地址，由16位“段基址”和16位“偏移地址”（段内地址）组成。段基址表示一个段的起始地址的高16位。偏移地址表示段内的一个单元距离段开始位置的距离。访问存储器的实际地址称为物理地址，用20位二进制表示。将两个16位二进制表示的逻辑地址错位相加，可以得到20位的物理地址：
物理地址＝段基址×16 + 偏移地址
在32位CPU 的保护模式下，“逻辑地址”的表示产生了一些变化，请参考第8章的相关内容。
3.
什么是“堆栈”？它有什么用处？在使用上有什么特点？
堆栈是内存中的一块存储区，用来存放专用数据。例如，调用子程序时的入口参数、返回地址等，这些数据都按照“先进后出”的规则进行存取。SS 存放堆栈段的段基址，SP 存放当前堆栈栈顶的偏移地址。数据进出堆栈要使用专门的堆栈操作指令，SP 的值在执行堆栈操作指令时根据规则自动地进行修改。
4.
设X=36H ，Y=78H ，进行X+Y 和X －Y 运算后FLAGS 寄存器各状态标志位各是什么？
5.
按照传输方向和电气特性划分，CPU 引脚信号有几种类型？各适用于什么场合？ CPU 引脚传输的信号按照传输方向划分，有以下几种类型：
输出：信号从CPU 向外部传送；
输入：信号从外部送入CPU ；
双向：信号有时从外部送入CPU ，有时从CPU 向外部传送。
双向信号主要用于数据信号的传输；输出信号用于传输地址信号和一些控制信号；输入信号主要用于传输外部的状态信号（例如READY ）和请求（中断、DMA ）信号。
按照信号的电器特性划分，有以下几种类型：
一般信号：用来传输数据/地址信号时，高电平表示“1”，低电平表示“0”；用来
表示正逻辑的控制/状态信号时，“1”表示有效，“0”表示信号无效；
用来表示负逻辑的控制/状态信号时，“0”表示有效，“1”表示信号无
效。
三态信号：除了高电平、低电平两种状态之外，CPU内部还可以通过一个大的电
阻阻断内外信号的传送，CPU内部的状态与外部相互隔离，也称为“悬
浮态”。CPU放弃总线控制权，允许其他设备使用总线时，将相关信
号置为“悬浮态”。
6.8086CPU以最小模式工作，现需要读取内存中首地址为20031H的一个字，如何执
行总线读周期？请具体分析。
为了读取内存中首地址为20031H的一个字，需要执行二个总线读周期。
第一个总线周期读取20031H字节内容，进行的操作如下。
T1状态：IO
M= 1，指出CPU是从内存读取数据。随后CPU从地址/状态复用线
/
（A19/S6～A16/S3）和地址/数据复用线（AD15～AD0）上发出读取存储器的20位地址20031H。
为了锁存地址，CPU在T1状态从ALE引脚输出一个正脉冲作为地址锁存信号。
由于需要读取高8位数据线上的数据（奇地址），BHE= 0。
为了控制总线收发器8286接受数据，R/
DT= 0。
T2状态：地址信息撤消，地址/数据线AD15～AD0进入高阻态，读信号RD开始变为低电平（有效），DEN=0，用来开放总线收发器8286。
T3状态:CPU检测READY引脚信号。若READY为高电平（有效）时，表示存储器或I/O端口已经准备好数据，CPU在T3状态结束时读取该数据。若READY为低电平，则表示系统中挂接的存储器或外设不能如期送出数据，要求CPU在T3和T4状态之间插入1个或几个等待状态Tw。
T W状态：进入T W状态后，CPU在每个T W状态的前沿（下降沿）采样READY信号，若为低电平，则继续插入等待状态T W。若READY信号变为高电平，表示数据已出现在数据总线上，CPU从AD15~AD0读取数据。
T4状态：在T3（T W）和T4状态交界的下降沿处，CPU对数据总线上的数据进行采样，完成读取数据的操作。
第二个总线周期读取地址为20032H字节的内容。CPU发出的信号与第一个周期类似，区别在于T1状态CPU发出存储器地址为20032H，由于只需要读取低8位数据线上的数据（偶地址），BHE=1。
在CPU内部，从20031H读入的低位字节和从20032H读入的高位字节被拼装成一个字。
7.8086CPU有几种工作方式？各有什么特点？
8086/8088 CPU有两种工作模式：最大工作模式和最小工作模式。
所谓最小工作模式，是指系统中只有一个8086/8088处理器，所有的总线控制信号都由8086/8088 CPU直接产生，构成系统所需的总线控制逻辑部件最少，最小工作模式因此得名。最小模式也称单处理器模式。
最大模式下，系统内可以有一个以上的处理器，除了8086/8088作为“中央处理器”之外，还可以配置用于数值计算的8087“数值协处理器”、用于I/O管理的“I/O协处理器”8089。
各个处理器发往总线的命令统一送往“总线控制器”，由它“仲裁”后发出。
CPU 两种工作模式由MX /MN 引脚决定，MX /MN 接高电平，CPU 工作在最小模式；将MX /MN 接地，CPU 工作在最大模式。
8. 分析8086CPU 两个中断输入引脚的区别，以及各自的使用场合。
INTR 用于输入可屏蔽中断请求信号，电平触发，高电平有效。中断允许标志IF= 1时才能响应INTR 上的中断请求。
NMI 用于输入不可屏蔽中断请求信号，上升沿触发，不受中断允许标志的限制。CPU 一旦测试到NMI 请求有效，当前指令执行完后自动转去执行类型2的中断服务程序。
NMI 引脚用于连接CPU 外部的紧急中断请求，例如内存校验错，电源掉电报警等。INTR 引脚用于连接一般外部设备的中断请求。
9.
什么是时钟周期、总线周期、指令周期？它们的时间长短取决于哪些因素？ 时钟周期：CPU 连接的系统主时钟CLK 一个周期的时间。CLK 信号频率越高，时钟周期越短。
总线周期：CPU 通过外部总线对存储器或I/O 端口进行一次读/写操作的过程称为总线周期。8086CPU 总线周期一般由四个时钟周期组成，存储器/IO 设备（接口）速度不能满足CPU 要求时，可以增加一个或多个时钟周期。
指令周期： CPU 执行一条指令的时间（包括取指令和执行该指令所需的全部时间）称为指令周期。指令周期的时间主要取决于主时钟的频率和指令的复杂程度，它也受到存储器或IO 设备接口工作速度的影响。
10.
在一次最小模式总线读周期中，8086CPU 先后发出了哪些信号？各有什么用处？
T 1状态： IO /M 指出CPU 是从内存（1）还是从IO 端口（0）读取数据。随后CPU 从地址/状态复用线（A 19/S 6～A 16/S 3）和地址/数据复用线（AD 15～AD 0）上发出读取存储器的20位地址，对IO 端口访问时从AD 15～AD 0上发出16位地址。
为了锁存地址，CPU 在T 1状态从ALE 引脚输出一个正脉冲作为地址锁存信号。 如果需要读取高8位数据线上的数据（奇地址/读取一个字），BHE = 0。 为了控制总线收发器8286数据传输方向， R /DT = 0。
T 2状态： 读信号RD 开始变为低电平（有效），DEN =0，用来开放总线收发器8286。 T 3状态: CPU 检测READY 引脚信号。若READY 为高电平（有效），表示存储器或I/O 端口已经准备好数据，进入T 4状态；若READY 为低电平（无效），表示存储器或I/O 端口尚未准备好数据，插入一个或多个T W 状态，直到READY 变为高电平。
T 4状态：在T 3（T W ）和T 4状态交界的下降沿处，CPU 对数据总线上的数据进行采样，完成读取数据的操作。
11. 结合指令“OUT 21H, AL ”，具体叙述最大模式“总线写周期”总线上的相关信号。 T 1状态：地址/数据复用线（AD 15～AD 0）上出现访问IO 端口的16位地址21H 。由于地址为奇数，需要通过高8位数据线访问端口，BHE = 0。
T 2状态：IOW = 0，表示本周期对IO 端口进行写操作。地址/数据复用线（AD 15～AD 0）上出现来自AL 的8位数据。
T 3状态：若READY 为高电平（有效），表示I/O 端口已经准备好接收数据。反之，表示I/O 端口尚未准备好接收数据，需要CPU 插入T W 周期进行等待，直到READY 出现高电平
（有效）。
状态：CPU结束本周期。
T
4
习题二
1.内存储器主要分为哪两类？它们的主要区别是什么？
内存储器分为随机存取存储器RAM（Radom Access Memory）和只读存储器ROM（Read Only Memory）两类。
RAM中信息可以按地址读出，也可以按地址写入。RAM具有易失性，掉电后原来存储的信息全部丢失，不能恢复。
ROM 中的信息可以按地址读出，但是在普通状态下不能写入，它的内容一般不能被改变。ROM具有“非易失性”，电源关闭后，其中的信息仍然保持。
2.说明SRAM、DRAM、MROM、PROM和EPROM的特点和用途。
SRAM：静态RAM，读写速度快，但是集成度低，容量小，主要用作Cache或小系统的内存储器。
DRAM：动态RAM，读写速度慢于静态RAM，但是它的集成度高，单片容量大，现代微型计算机的“主存”均由DRAM构成。
MROM：掩膜ROM，由芯片制作商在生产、制作时写入其中数据，成本低，适合于批量较大、程序和数据已经成熟、不需要修改的场合。
PROM：可编程ROM，允许用户自行写入芯片内容。芯片出厂时，所有位均处于全“0”或全“1”状态，数据写入后不能恢复。因此，PROM只能写入一次。
EPROM：可擦除可编程只读存储器，可根据用户的需求，多次写入和擦除，重复使用。用于系统开发，需要反复修改的场合。
3.已知一个SRAM芯片的容量为8K×8，该芯片有一个片选信号引脚和一个读/写控制
引脚，问该芯片至少有多少个引脚？地址线多少条？数据线多少条？还有什么信号
线？
根据存储芯片地址线数量计算公式，k＝log2（1024*8）= log2（213）=13，即总计有13根地址线。另有8根数据线、2根电源线。所以该芯片至少有25（=13+8+1+1+2）根引脚。
4.巳知一个DRAM芯片外部引脚信号中有4根数据线，7根地址线，计算它的容量。
根据存储容量计算公式S＝2k×I，可得该芯片的存储容量为：214*4=16K×4bit（位），也可表示为64Kb=8KB（字节）。
5.32M×8的DRAM芯片，其外部数据线和地址线为多少条?
根据存储芯片地址线数量计算公式，k＝log2（1024*1024*32）= log2（225）=25，即需要25根地址线。但是，由于DRAM芯片的地址采用分时输入的方法，所以实际需要的地址线只有理论值的一半，此处为13根。数据线8根。
6.DRAM为什么需要定时刷新?
DRAM靠MOS管极间电容存储电荷的有无决定所存信息是0还是1，由于漏电流的存在，它存储的信息不能长时间保存，需要定时重新写入，称为“刷新”。
7. 74LS138译码器的接线如图2.28所示，写出0Y 、2Y 、4Y 、6Y 所决定的内存地址范
围。
从图看出，该存储系统的片内地址线有13根（A12-A0），是一个由8KB 存储芯片组成的存储系统，A17地址线不确定。它的地址分布为：
00?0, CBA?, ????, ????, ????
其中，CBA 作为译码输入，与输出选择有关；“?”表示可以为“0”，也可以为“1”。 于是：
Y 对应的内存地址范围是：
00000H —01FFFH ；或20000H —21FFFH 。 2
Y 对应的内存地址范围是：
04000H —05FFFH ；或24000H —25FFFH 。 4
Y 对应的内存地址范围是：
08000H —09FFFH ；或28000H —29FFFH 。 6
Y 对应的内存地址范围是：
0C000H —0DFFFH ；或2C000H —2DFFFH 。
8. 叙述EPROM 的编程过程，并说明EPROM 和EEPROM 的不同点。 EPROM 的编程过程 标准编程方式：
Vpp 上加编程电压，地址线、数据线上给出要编程单元的地址及其数据，并使CE ＝0、
OE
＝1。上述信号稳定后，在PRG 端加上宽度为50±5ms 的负脉冲，就可将一个字节的数
据写入相应的地址单元中。不断重复这个过程，将数据逐一写入。
快速编程方式：
使用100μs 的编程脉冲依次写完所有要编程的单元，然后从头开始校验每个写入的字节。若写得不正确，则重写这个单元。写完后再校验，不正确还可再写，直到全部正确。
EPROM 和EEPROM 的不同点：
EPROM 芯片用紫外线光照射擦除芯片的内容，擦除时需要把芯片从电路板上拔下，擦除操作对整个芯片进行。EPROM 芯片编程需要外加“高电压”，所以需要专用的“编程器”才能实现。EPROM 的编程一般情况下对整个芯片进行。
EEPROM 芯片的擦除用电信号实现，无需把芯片从电路板上拔下，可以进行“在系统编程”。EEPROM 以字节为单位重写，EEPROM 没有单独的擦除操作，写入就意味着擦除了原来的内容，所以使用比EPROM 快速方便。相比较而言，EEPROM 芯片的编程比较接近RAM
图
2.28 译码
的写入，它们之间的区别主要体现在速度上：RAM写入与读出的速度相近，不需要其他的联络信号；EEPROM的写入比起读出明显要慢，为了掌握写入时间，EEPROM通常设置了一根“状态”引脚，供联络使用。
9.下列容量的ROM芯片除电源和地线，还有多少个输入引脚和输出引脚？写出信号名
称。
（1）64×4 （2）512×8 （3）128K×8 （4）16K×8 （5）1M×16 根据存储容量计算公式可得以上各芯片的地址、数据引脚分别为：
64×4：地址线k= log2（64）= log2（26）= 6根，数据线=4根；
512×8：地址线k= log2（512）= log2（29）= 9根，数据线=8根；
128k×8：地址线k= log2（128*1024）= log2（217）= 17根，数据线=8根；
16k×8：地址线k= log2（16*1024）= log2（214）= 14根，数据线=8根；
1M×16：地址线k= log2（1024*1024）= log2（220）= 20根，数据线=16根。
此外，所有ROM芯片都需要一根片选信号引脚；
对于PROM，EPROM通常还需要“输出允许”和“编程脉冲”输入引脚。
EEPROM芯片除了有“片选”、“输出允许”和“写允许”外，通常还有表示“写入完成”的状态信号引脚。
10.已知RAM芯片的容量为
（1）16K×8 （2）32K×8 （3）64K×8 （4）2K×8
如果RAM的起始地址为3400H、则各RAM对应的末地址为多少?
存储器的末地址=首地址+芯片内字节数（容量）－1
上述各芯片对应RAM的末地址为：
16K×8：末地址是3400H+4000H－1= 73FFH
32K×8：末地址是3400H+8000H－1= B3FFH
64K×8：末地址是3400H+10000H－1= 133FFH
2K×8：末地址是3400H+800H－1= 3BFFH
11.如果存储器起始地址为1800H，末地址为1FFFH，求该存储器的容量。
该存储器的容量为：
（1FFFH－1800H+1）×8 = 800H×8，该存储器有2048×8个位，也可以写作2KB。
12.有一个存储体，其地址线15条，数据线8条，则
1）该存储体能够存储多少个汉字？
2）如果该存储体由2K×4位的芯片组成，需要多少片？
3）采用什么方法扩展？分析各位地址线的使用。
该存储体容量为215×8=32KB，存储一个汉字需要二个字节，因此，它能够存储16384（16K）个汉字。
需要2K×4位的芯片32片，[（32K×8）/（2K×4）=32 ]。
可采用字位全扩展方法，由2片4位的芯片组成1组8位的存储单元，16组扩展成32K 的8位存储体。芯片直接使用的地址线（片内地址）11根（A0-A10），另外需要4根高位地址，连接到4-16译码器输入端，产生16个译码信号用作16个芯片组的片选信号。剩余的地址线用来确定该存储体的首地址。
13. 试说明Flash Memory 芯片的特点及28F040的编程过程。
Flash Memory 也称为“闪速存储器”，有时直接称之为“Flash ”。Flash 既有ROM 非易失性的特点，又能够在线擦除和重写，既可读又可写，同时有很高的存取速度，具有集成度高，价格低，耗电少等优点。目前存取速度已突破了30ns ，掉电后信息可以保持10年。
Flash 的编程方法与E 2PROM 相同，28F040的编程写入过程采用字节编程方式。首先，向28F040状态寄存器写入命令10H ，再在指定的地址单元写入相应数据。接着查询状态，判断这个字节是否写好，若写好则重复上面过程写入下一个字节，直到全部字节写入。28F040的编程速度很快，一个字节的写入时间仅为8.6μs 。
14. 利用全地址译码将6264芯片接到8088系统总线上，地址范围为30000H ～31FFFH ，
画出逻辑图。
全地址译码可以保证存储器芯片上的每一个单元在整个内存空间中具有唯一的、独占的一个地址。参考教材相关内容，6264芯片有13根地址线，剩余的高位7根地址线通过译码组合确定该芯片的起始地址（30000H ）。
由30000H 地址得出对应的地址线状态为： 0011 000 0 0000 0000 0000
可以看出A 13~A 19地址线为0011 000，所以译码组合应逻辑为：
1
CS = 13A ·41A
·15A ·A 16·A 17·18A ·19A
=（13A ·41A ·15A ·18A ·19A ）·（A16·A17） = A 13+A 14+A 15+A 18+A 19+ A 16·A 17
具体逻辑如右图所示。
15. 若用2164芯片构成容量为128KB 的存储器，需多少片2164？ 至少需多少根地址线？其中多少根用于片内寻址？多少根用于片选译码？ 2164A 是容量为64K ×1位的动态随机存储器芯片，构成128KB 的存储器需要2164A 芯片16片 [128K ×8/（64K ×1）=16 ]。
由于地址空间为128K ，需要的地址线总数为17根（217
=128K ）。其中，片内地址线16根（216 =64K ），片选地址线1根（17－16=1，）。每8个2164芯片构成一组，进行位扩展，得到64KB 存储器。两个这样的“组”进行地址扩展，构成128KB 的存储器。
16. 某8088系统用2764 ROM 芯片和6264 SRAM 芯片构成16KB 的内存。其中，RAM 的地址范围为FC000H-FDFFFH ，ROM 的地址范围为FE000H-FFFFFH 。试利用
74LS138译码，画出存储器与CPU 的连接图，并标出总线信号名称。
2764和6264均为8KB 的存储芯片，需要13根地址线（A 0~A 12）用于片内寻址。8088系统的其他地址线（A 13~A 19）用于产生片选信号。
FC000H 的地址线状态为：1111 110 0 0000 0000 0000
FE000H 的地址线状态为：1111 111 0 0000 0000 0000 全地址译码连接图
将A13~A15用作译码输入，其他地址（A16~A19=1111）用作译码控制，可以得到如下译码控制电路，连接如下图所示。
17.存储周期指的是（A）。
A．存储器进行连续读或写操作所允许的最短时间间隔B．存储器的读出周期
C．存储器进行连续写操作所允许的最短时间间隔D．存储器的写入周期存储周期是指连续两次访问存储器之间所需的最小时间。存取时间是CPU访问一次存储器（写入和读出）所需的时间。存储周期等于存取时间加上存储器的恢复时间。
所以应选择A。
18.某一EPROM芯片，其容量为32K×8，除电源和地线外，最小的输入引脚和输出引
脚分别为（C ）。
A. 15和8; B．32和8; C．17和8; D．18和10;
容量为32K×8的EPROM芯片，其数据线为8根，地址线为15根，片选线1根，读写控制线1根。其中地址线、片选线、读写控制线均为EPROM的输入信号，共17根。数据线在正常工作状态下用于EPROM输出，计8根。
所以应选择C。
19.掩膜ROM在制造时通过光刻是否连接MOS管来确定0和1，如果对应的某存储单元
位没有连接MOS管，则该位信息为（C ）。
A．不确定; B. 0; C．1; D．可能为0，也可能为1;
掩膜ROM芯片内每一个二进制位对应于一个MOS管，该位上存储的信息取决于这个MOS管的栅极是否被连接到字线上。栅极被连接，该单元被选中时，漏极与“地”相通，输出低电平，该位存储的信息就是0。栅极未连接时，尽管字线被选中，输出端与“地”仍然不能导通，输出高电平，对应的信息为1。
所以应选择C。
20.SRAM和DRAM存储原理不同，它们分别靠（A）来存储0和1的。
A．双稳态触发器的两个稳态和极间是否有足够的电荷
B．内部熔丝是否断开和双稳态触发器
C．极间电荷和浮置栅是否积累足够的电荷
D．极间是否有足够的电荷和双稳态触发器的两个稳态
静态随机存储器（SRAM）的每一个位存储单元有一个双稳态触发器，由4个晶体管组成，它们的状态确定了该存储单元存储的1位二进制信息。而动态随机存储器（DRAM）一般采用单管电路组成，它由一个MOS管T1和一个电容C构成。写入时其信息通过位线（数据线）存人电容C中（写入“1”对电容充电，写入“0”则对电容放电）；读出时存储在电容C上的电荷通过T1输出到位线上。
所以应选择A。
习题三
1．接口电路与外部设备之间传送的信号有哪几种？传输方向怎样？
数据信号：对于输入设备，数据信号从外设通过接口送往总线，对于输出设备，数据信号从总线通过接口发往外部设备。
状态信号：状态信号表明外部设备当前的工作状态，用来协调CPU与外部设备之间的操作。状态信号总是从外部设备通过接口发往总线。
控制信号：控制信号是CPU向外设发出的命令，它指定设备的工作方式，启动或停止设备。控制信号从CPU通过接口发往外部设备。
2．接口电路有哪些功能？哪些功能是必需的？
接口电路可以具备：设备选择功能、信息传输功能、数据格式转换功能、联络功能、中断管理功能、复位功能、可编程功能和错误检测等功能。其中设备选择功能和信息传输功能是每一个接口电路所必备的。其他的功能是否需要则由设备的特点和工作方式决定。
3．I/O端口的编址有哪几种方法？各有什么利弊？80X86系列CPU采用哪种方法？
I/O端口的编址有两种不同的方式。
I/O端口与内存统一编址：把内存的一部分地址分配给I/O端口，一个8位端口占用一个内存单元地址。已经用于I/O端口的地址，存储器不能再使用。
I/O端口与内存统一编址后，访问内存储器单元和I/O端口使用相同的指令，这有助于降低CPU电路的复杂性，并给使用者提供方便。但是，I/O端口占用内存地址，相对减少了内存可用范围。而且，由于难以区分访问内存和I/O的指令，降低了程序的可读性和可维护性。
I/O端口与内存独立编址：这种编址方法中，内存储器和I/O端口各自有自己独立的地址空间。访问I/O端口需要专门的I/O指令。
80x86 CPU采用I/O端口独立编址方式。
4．按照传输信号的种类，I/O端口有几种？它们信号的传输方向怎样？
按照传输信号的种类，I/O端口有三种：
数据端口：数据信息从端口输入CPU（输入设备接口），或者从CPU写入端口（输出设备接口）;
状态端口：外设状态信息从端口输入CPU；
控制端口：命令信息从CPU写入端口。
5．I/O端口译码电路的作用是什么？在最小模式和最大模式下分别有哪些输入信号？
I/O端口译码电路用于产生端口的读写选择信号。在最小模式下，译码电路接受来自总线的地址信号（16位），IO
M（= 0），RD或者WR信号。最大模式下，译码电路接受地址
/
信号（16位），IOR或者IOW信号。
6．外部设备数据传送有哪几种控制方式？从外部设备的角度，比较不同方式对外部设备的响应速度。
外部设备数据传送有以下四种控制方式。
直接传送方式（也称为无条件传送方式、同步传送方式）：这种情况下，外部端口完全被动地等待CPU的访问，没有确定的响应速度，响应时间取决于CPU忙碌的程度以及程序对外部设备控制采取的策略。
查询方式：如果CPU在某一时刻只对一个外设采用查询方式进行数据传输，CPU的响应延迟约为3~10个指令周期。响应速度快于中断方式，慢于DMA方式。
中断方式：CPU的响应延迟平均为几十个指令周期，慢于查询方式，但是这种方式可以同时管理多个外部设备。
DMA方式：外部端口的传输请求由DMA控制器响应，由于DMAC是一个专用于传输控制的电路，任务单一，不发生DMA传输竞争时，响应延迟仅为1~2个DMAC使用的时钟周期，远快于中断方式和查询方式。
7．叙述一次查询式输出过程中，接口内各电路、信号的状态变化过程。
一个数据的查询式输出过程由二个阶段组成：
CPU从接口反复读取状态字：由地址译码电路产生状态端口选择信号，该信号不影响接口内部的状态。外部设备输出完成后，返回“确认”信号，该信号将状态寄存器相关位（READY）置位。
如状态字表明外设已处于“就绪”状态，则向数据端口传送数据。由地址译码电路产生的数据端口选通信号一方面将数据总线上的数据写入数据寄存器，同时清除状态寄存器中的相关位（READY），向输出设备发出输出启动信号。
有的输出接口设有控制端口，输出启动信号通过写控制端口产生。
8．比较程序中断方式和查询方式的区别，根据比较，指出中断工作方式的优缺点。
中断方式：外部设备工作完成后，通过“中断请求”信号“主动”向CPU“报告”。
查询方式：外部设备工作完成后，状态信号储存在接口电路内，被动地等待CPU来读取。
根据上述比较，可以得到中断工作方式的如下特点：
优点：
1）CPU能够及时了解外部设备的状态，从而对外部设备IO请求进行及时处理。
2）由于CPU“被动”地等待外部设备的“中断请求”，外部设备进行输入/输出操作时，CPU可以同时执行其他的程序，CPU和外部设备“并行”工作。
3）由于同样的原因，在中断方式下，CPU可以同时管理多台外部设备，CPU的效率得到提高。
缺点：
1）用中断方式需要CPU增加相应的管理逻辑，增加了CPU电路的复杂性。
2）由于CPU“被动”地接收“中断请求”信号，CPU必须通过与外部的一个联络过
程才能知道是那一个设备在申请中断，这增加了响应时间。为了从当前任务转移到
中断服务，CPU必须保护原有的运行环境，进行“任务”的“切换”，这也会增加
响应时间。
3）有较多的设备使用中断方式时，会产生“中断申请”的“竞争”。这一方面降低了响应速度，另一方面增加了管理的复杂性。
9．比较DMA方式和程序中断方式的区别，根据比较，指出DMA工作方式的优缺点。
中断方式：外部设备每进行一个数据的输入/输出，都要通过“中断申请”要求CPU进行处理。CPU通过执行一段“中断服务程序”完成数据的传输。
DMA方式：CPU通过对DMAC的初始化，启动一个数据块的传输操作。之后的数据传输通过信号的联络，在外设接口和存储器之间进行，CPU只需简单地让出总线，而无需其他操作。
根据上述比较，可以得到DMA工作方式的如下特点：
优点：
1）对于CPU而言，它的任务仅仅是在一个数据块传输之前对DMAC进行初始化，CPU用于传输控制的操作达到最小（不考虑与通道/IO处理器方式的比较），CPU
的效率最高。CPU与外设“并行”工作。
2）外部设备一个数据输入/输出完成后，向DMAC申请进行数据传输，响应时间仅为DMAC的1~3个时钟周期。响应速度达到最快，可以满足高速传输的需要。
缺点：
1）实现DMA控制需要增加DMA控制器和总线控制逻辑，增加了系统的复杂性。
2）DMA传输需要占用总线，并且具有较高的“优先级”。这使得系统对其他设备的响应速度不能得到明确的保证。
10．某输入设备接口数据端口、状态端口、控制端口地址分别为70H, 71H, 72H。状态端口D5=1表示输入完成，控制端口D7=1表示启动设备输入（输入完成后由设备清除该位）。从该设备输入100个字节数据，存入以BUFFER为首地址的缓冲区。如果启动该设备1秒后仍未完成一次输入，则视为超时错，显示出错信息后返回。分别用8086汇编语言和C语言编写完成上述功能的I/O程序。
汇编语言程序：
DA TA SEGMENT
BUFFER DB 100 DUP(?)
ERROR DB 13, 10, “OVER TIME !”, 13, 10, “$”
DA TA ENDS
;
CODE SEGMENT
ASSUME CS: CODE, DS: DA TA
START:
MOV AX, DA TA
MOV DS, AX
MOV CX, 100
LEA BX, BUFFER
O NE: XOR DX, DX ；DX用作响应计时器，初值0
MOV AL, 80H
OUT 72H, AL ；启动输入
W: IN AL, 71H
INC DX ；纪录延迟时间
TEST AL, 00100000B ；测试完成位
JNZ READ ；输入完成，转READ读取数据
CMP DX, 50000 ；假设循环50000次时间为1秒
JB W ；未超时，继续测试
JMP OVERTIME ；超过1秒，报告出错
READ: IN AL, 70H ；读入数据
MOV [BX], AL ；数据存入缓冲区
INC BX ；修改指针
LOOP ONE ；100个数据尚未输入完成，转ONE 继续
JMP DONE ；100个数据输入完成，转DONE结束程序
OVERTIME: LEA DX, ERROR
MOV AH, 9
INT 21H ；响应超时，显示出错信息DONE: MOV AX, 4C00H
INT 21H ；返回OS
CODE ENDS
END START
C语言程序：
m ain( )
{ int i, status, time, buffer[100] ;
for( i=0; i<100; i++ )
{ outportb( 0x72, 0x80 ); /* 启动输入*/
for( time = 0; time < 20000; time++ )
{ status = inportb( 0x71 ); /*读状态*/
if ( status & 0x20)
{ buffer[ i ] = inportb ( 0x70 ); exit; } /* 读数据，保存*/
}
if ( time >= 20000 )
{ printf( “\n Over Time ! \n”); exit ; } /* 超时报错*/
}
}
11．某输出设备数据端口、状态端口地址分别为220H, 221H。状态端口D0=1表示输出完成。将数据段中以STRING为首地址的20个字符（用七位ASCII代码存储）添加水平和垂直校验发送到该外部设备。用8086汇编语言编写完成上述功能的I/O程序。
汇编语言程序：
DA TA SEGMENT
STRING DB 20 DUP ( ? )
SUM DB 0
DA TA ENDS
;
CODE SEGMENT
ASSUME CS: CODE, DS: DA TA
START:
MOV AX, DA TA
MOV DS, AX
MOV CX, 20
LEA BX, STRING
MOV SUM, 0 ; 垂直校验码初值为0 O NE: MOV DX, 221H ; DX置为状态端口地址
IN AL, DX
TEST AL, 00000001B ；测试输出完成位
JZ ONE ；未完成，转ONE继续读取状态
MOV AL, [BX] ；从字符串取出一个字符的ASCII代码
AND AL, 07FH ；清除最高位，准备置入校验位
JPE OUTPUT；判代码奇偶属性，
OR AL, 80H ；奇数个“1”，最高位置1（偶校验）OUTPUT: MOV DX, 220H
OUT DX, AL ；输出添加了校验位的代码
XOR SUM, AL ；生成垂直校验位
INC BX ；修改指针
LOOP ONE ；20个数据尚未输出完成，转ONE继续
MOV DX, 221H ；输出垂直校验代码LAST: IN AL, DX
TEST AL, 00000001B
JZ LAST
MOV AL, SUM
MOV DX, 220H
OUT DX, AL
D ONE: MOV AX, 4C00H
INT 21H ；返回OS
CODE ENDS
END START
12．试画出矩阵式键盘查询的程序流程图。
上述流程中假设键盘为8×8结构，
如果有键按下，返回它的8位扫描码。
其中：最低3位为该键所在列，次低3位为该键所在行，最高2位为0。
如果没有键按下，返回8位“1”。
13．试画出公用端口多位LED输出的程序流程图。
习题四
1．什么叫中断？有哪几种不同类型的中断？
由于某个事件的发生，CPU暂停当前正在执行的程序，转而执行处理该事件的一个程序。该程序执行完成后，CPU接着执行被暂停的程序。这个过程称为中断。
根据中断源的位置，有两种类型的中断。有的中断源在CPU的内部，称为内部中断。大多数的中断源在CPU的外部，称为外部中断。
根据中断引脚的不同，或者CPU响应中断的不同条件，也可以把中断划分为可屏蔽中断和不可屏蔽中断两种。
2．什么是中断类型？它有什么用处？
用若干位二进制表示的中断源的编号，称为中断类型。
中断类型用来区分不同的中断，使CPU能够在中断响应时调出对应的中断服务程序进行中断处理。
3．有哪几种确定中断优先级的方法？说明每一种方法各自的优劣之处。
确定中断优先权有四种可选的方法。
(1) 软件查询法：采用程序查询的方法确定中断服务的顺序。这种方法中断逻辑最简单
（基本上不需要外部中断逻辑），优先级可以灵活设置，但中断响应所需时间最长。 (2) 分类申请法：CPU 分设二个中断申请信号的输入引脚。这种方法需要CPU 提供条件。 (3) 链式优先权排队：菊花链法。这种方法需要的外部中断逻辑比较简单，容易实现，但
是设备较多时信号延迟大，对设备故障敏感。
(4) 可编程中断控制器: “向量”优先权排队专用电路。这种方法功能最全面，控制灵活，
可以通过程序设定中断优先权为固定的或循环的，但需要增加专用的中断控制器。 4． 什么是中断嵌套？使用中断嵌套有什么好处？对于可屏蔽中断，实现中断嵌套的条件是
什么？
CPU 在处理级别较低的中断过程中，出现了级别较高的中断请求。CPU 停止执行低级别中断的处理程序而去优先处理高级别中断，等高级别中断处理完毕后，再接着执行低级别的未处理完的中断处理程序，这种中断处理方式称为多重（级）中断或中断嵌套。 使用中断嵌套可以使高优先级别的中断得到及时的响应和处理。
对于可屏蔽中断，由于CPU 在响应中断时已将IF 清零，所以一定要在中断处理程序中加入开中断指令，才有可能进行中断嵌套。
5． 什么叫中断屏蔽？如何设置I/O 接口的中断屏蔽？
用程序的方法使某些中断源的中断请求不能够发送到CPU ，或者虽然能够发送但是不能得到响应，这种方法称为中断屏蔽。
在外设的接口内增设一个中断屏蔽触发器（可以用D 触发器实现），该触发器的Q 端与中断请求信号相“与”后连接到INTR 。当Q = 0时，中断请求不能发往INTR 。通过设定中断屏蔽触发器的状态，可以控制中断请求信号是否能够送到INTR 端。
置IF= 0, 可以使80x86CPU 不响应来自INTR 的可屏蔽中断请求。
6． 什么是中断向量？中断类型为1FH 的中断向量为2345H ：1234H ，画图说明它在中断向
量表中的安置位置。
中断服务程序的入口地址称为中断向量。中断类型为1FH ，它的中断向量放置在1FH ×4=0000: 7CH 开始的位置上。如右图。
7． 叙述一次可屏蔽中断的全过程。
（1） 中断源请求中断
外部中断源通过INTR 引脚向CPU 请求中断。 （2） 中断响应
中断源提出中断请求后，如果
? CPU 处于允许中断状态（IF=1）；
? 没有不可屏蔽中断请求和总线请求；
? 当前指令执行结束。
则转入中断响应周期。在中断响应周期：
? CPU 取得中断源的中断类型；
? 将标志寄存器FLAGS 和CS 、IP （断点）先后压入堆栈保存；
0000:007C H 0000:007D H 0000:007E H 0000:007FH
34H 12H 45H 23H
?清除自陷标志位TF和中断允许标志位IF；
?读中断向量表，获得相应的中断服务程序入口地址，转入中断服务程序。
（3）中断服务
中断服务程序的主要内容包括：
?保护现场
?开中断
?中断处理
?关中断
?恢复现场
（4）中断返回
8．简要叙述8259A内部IRR, IMR, ISR三个寄存器各自的作用。
三个寄存器长度均为8位。
IRR用来记录引脚IR7~IR0上由外部设备送来的中断请求信号。当外部中断请求线IR i变为有效时，IRR中与之对应的第i位被置1。
IMR用于设置对中断请求的屏蔽信号。此寄存器的第i位被置1时，与之对应的外部中断请求线IR i被屏蔽，不能向CPU发出INT信号。可通过软件设置IMR内容，确定每一个中断请求的屏蔽状态。
ISR用于记录当前正在被服务的所有中断级，包括尚未服务完而中途被更高优先级打断的中断级。若CPU响应了IR i中断请求，则ISR中与之对应的第i位置1。ISR用于中断优先级管理。
9．8259A是怎样进行中断优先权管理的？
8259A通过以下两种途径实现对中断优先权的管理：
（1）通过设置中断屏蔽寄存器IMR，可以屏蔽某些中断请求，从而动态地改变各请求端的优先级别。
（2）8259A响应某个中断请求之后，将ISR寄存器对应位置1。如果后续的中断请求级别低于正在响应的中断请求，则该中断不能立即被响应。反之，如果新的中断
请求级别高于正在响应的中断请求，则允许进行中断嵌套。中断服务结束时，应
将ISR寄存器对应位清零。
10．特殊全嵌套方式有什么特点？它的使用场合是什么？
特殊全嵌套方式一般用于级联方式下的8259A主片。
如果8259A主片在一次中断处理尚未结束时，收到了来自同一个引脚的第二次中断请求，并且该8259A采用普通全嵌套方式，则它不会响应来自同一个引脚的第二次中断请求。如果该8259A采用特殊全嵌套方式，就会响应该请求（中断嵌套），从而可以及时响应连接在同一从片8259A上，并且相对有较高优先级别的中断请求。
11．向8259A发送“中断结束”命令有什么作用？8259A有哪几种中断结束方式？分析各自的利弊。
中断服务完成时，必须给8259A一个命令，使这个中断级别在ISR中的相应位清“0”，表示该中断处理已经结束，允许响应新的较低级别的中断。这个命令称为“中断结束”命令。
8259A有两种不同的中断结束方式。
（1）自动中断结束方式（AEOI）
8259A在中断响应周期内自动清除ISR中对应位。这种方式使用简单，但是不能充分实现中断的优先权管理。这种方式只能用在系统中只有一个8259A，且多个中断不会嵌套的情况。
（2）非自动中断结束方式（EOI）
从中断服务程序返回前，在程序里向8259A输出一个中断结束命令（EOI），把ISR对应位清“0”。这种方式可以有效地实现中断优先权的管理，从而保证高优先级的中断可以得到及时响应。但是，如果在程序里忘了将ISR对应位清零，那么，8259A将不再响应这个中断以及比它级别低的中断请求。
12．某系统中有两片8259A，从片的请求信号连主片的IR2引脚，设备A中断请求信号连从片IR5引脚。说明设备A在一次I/O操作完成后通过两片8259A向8086申请中断，8086CPU通过两片8259A响应中断，进入设备A中断服务程序，发送中断结束命令，返回断点的全过程。
?设备A通过从片IR5引脚向从片发出中断请求；
?从片将IRR5置“1”，并通过INT（与主片IR2相连）向主片发出中断请求；
?主片将IRR2置“1”，通过INT（与CPU的INTR相连）向CPU发出中断请求；
?CPU通过第一个INTA向主片和从片响应中断请求；
?主片8259A在CAS0～CAS2上发出代码“010”，表示连接在IR2上的从片中断被响应，同时主片还把本片ISR2置“1”，把本片IRR2清“0”；
?从片收到第一个INTA和主片CAS0～CAS2上发来的010代码后，将本片ISR5置“1”，同时把本片IRR5清“0”。收到第二个INTA后，将本片IRR5对应的中断类型通过数据总线发往CPU；
?CPU进入设备A的中断服务程序，在程序中先后对主片和从片发出中断结束命令，两个芯片内的ISR2和ISR5先后被清零。
?中断服务结束，返回断点继续执行。
13．某8086系统用3片8259A级联构成中断系统，主片中断类型号从10H开始。从片的中断申请连主片的IR4和IR6引脚，它们的中断类型号分别从20H、30H开始。主、从片采用电平触发，嵌套方式，普通中断结束方式。请编写它们的初始化程序。
假设主片端口地址为10H，12H。从片的端口地址分别为18H, 1AH和1CH, 1EH。
……
MOV AL, 00011001B；主片ICW1
OUT 10H, AL；电平触发，级连方式
MOV AL, 10H ；主片ICW2
OUT 12H, AL；主片中断类型
MOV AL, 01010000B；主片ICW3
OUT 12H, AL；IR4，IR6连有从片
MOV AL, 00010001B ；主片ICW4
OUT 12H, AL；特殊全嵌套，非自动中断结束
MOV AL, 00011001B；从片ICW1
OUT 18H, AL；电平触发，级连方式
MOV AL, 20H ；从片ICW2
OUT 1AH, AL；从片中断类型
MOV AL, 00000100B ；从片ICW3
OUT 1AH, AL ；本片连接在主片IR4引脚上
MOV AL, 00000001B；从片ICW4
OUT 1AH, AL；非特殊全嵌套，非自动中断结束
MOV AL, 00011001B；从片ICW1
OUT 1CH, AL；电平触发，级连方式
MOV AL, 30H；从片ICW2
OUT 1EH, AL；从片中断类型
MOV AL, 00000110B；从片ICW3
OUT 1EH, AL；本片连接在主片IR6引脚上
MOV AL, 00000001B ；从片ICW4
OUT 1EH, AL；非特殊全嵌套，非自动中断结束
注意：
（1）由于8086系统有16根数据线，各8259A的端口地址均为偶数（假设各8259A 的数据线连接在8086系统的低8位数据线上）。
（2）主片用特殊全嵌套，从片用一般全嵌套。
14．给下面的8259A初始化程序加上注释，说明各命令字的含义。
MOV AL, 13H；ICW1: 边沿触发，单片8259A
OUT 50H, AL ；
MOV AL, 08H；ICW2: 中断类型高5位为00001
OUT 51H, AL ；
MOV AL, 0BH ；ICW4: 非特殊全嵌套，缓冲方式，主片，非自动中断结束
OUT 51H, AL ；
15．设8259A端口地址为20H和21H，怎样发送清除ISR3的命令？
为了清除ISR3，需要通过OCW2发送特殊的中断结束命令，使SL=1, EOI=1, L2L1L0=011。
指令如下：
MOV AL, 01100011B
OUT 20H, AL
16．图4-17能否直接用于8086系统？为什么？
图4-17不能直接用于8086系统，原因是：
（1）多个设备的中断请求如果直接送往CPU，应采用“线或”的方法，每个接口的中断请求信号应由“OC门（集电极开路门）”以“负逻辑”的方式连接，如下
图。
中断请求
（2）电路没有解决中断优先权的问题。CPU用INTA信号响应中断时，会将所有正在申请中断的接口的请求信号清除。加接“菊花链”可以解决该问题。
（3）电路没有解决中断类型的发送问题，需要增加相关电路。例如，把设备接口的INTR连接到8259A。
习题五
1．8255A的方式选择控制字和C口按位控制字的端口地址是否一样，8255A怎样区分这两种控制字？写出A端口作为基本输入，B端口作为基本输出的初始化程序。
解：
（1）8255A的方式选择控制字和C口按位控制字的端口地址一样，它们之间的区别在控制字的D7位（特征位）的值不同，8255A的方式选择控制字D7=1，而C口按位置位/复位控制字D7=0。
（2）初始化程序：（设端口地址为，A口：200H，B口：201H，控制口：203H）MOV AL，90H
MOV DX，203H
OUT DX，AL
2．用8255A的A端口接8位二进制输入，B端口和C端口各接8只发光二极管显示二进制数。编写一段程序，把A端口读入的数据送B端口显示，而C端口的各位则采用置0/置1的方式显示A端口的值。
解：（设端口地址为，A口：200H，B口：201H，C口：202H，控制口：203H）MOV AL，90H ；8255A初始化：
MOV DX， 203H ；8255A各组方式0，A口输入
OUT DX， AL ；B、C口输出
MOV DX， 200H
IN AL，DX ；读A口输入值
第1章微型计算机系统 〔习题〕简答题 （2）总线信号分成哪三组信号 （3）PC机主存采用DRAM组成还是SRAM组成 （5）ROM-BIOS是什么 （6）中断是什么 （9）处理器的“取指－译码－执行周期”是指什么 〔解答〕 ②总线信号分成三组，分别是数据总线、地址总线和控制总线。 ③ PC机主存采用DRAM组成。 ⑤ ROM-BIOS是“基本输入输出系统”，操作系统通过对BIOS 的调用驱动各硬件设备，用户也可以在应用程序中调用BIOS中的许多功能。 ⑥中断是CPU正常执行程序的流程被某种原因打断、并暂时停止，转向执行事先安排好的一段处理程序，待该处理程序结束后仍
返回被中断的指令继续执行的过程。 ⑨指令的处理过程。处理器的“取指—译码—执行周期”是指处理器从主存储器读取指令（简称取指），翻译指令代码的功能（简称译码），然后执行指令所规定的操作（简称执行）的过程。 〔习题〕填空题 （2）Intel 8086支持___________容量主存空间，80486支持___________容量主存空间。 （3）二进制16位共有___________个编码组合，如果一位对应处理器一个地址信号，16位地址信号共能寻址___________容量主存空间。 （9）最初由公司采用Intel 8088处理器和（）操作系统推出PC机。 ② 1MB，4GB ③ 216，64KB （9）IBM,DOS 〔习题〕说明微型计算机系统的硬件组成及各部分作用。 〔解答〕
CPU：CPU也称处理器，是微机的核心。它采用大规模集成电路芯片，芯片内集成了控制器、运算器和若干高速存储单元（即寄存器）。处理器及其支持电路构成了微机系统的控制中心，对系统的各个部件进行统一的协调和控制。 存储器：存储器是存放程序和数据的部件。 外部设备：外部设备是指可与微机进行交互的输入（Input）设备和输出（Output）设备，也称I/O设备。I/O设备通过I/O接口与主机连接。 总线：互连各个部件的共用通道，主要含数据总线、地址总线和控制总线信号。 〔习题〕区别如下概念：助记符、汇编语言、汇编语言程序和汇编程序。 〔解答〕 助记符：人们采用便于记忆、并能描述指令功能的符号来表示机器指令操作码，该符号称为指令助记符。 汇编语言：用助记符表示的指令以及使用它们编写程序的规则就形成汇编语言。 汇编语言程序：用汇编语言书写的程序就是汇编语言程序，或称汇编语言源程序。
微机系统与接口技术复习 一、选择题 1．8086/8088系统中堆栈以 C 为单位进行操作的。 A．半字节 B. 字节 C. 字 D. 双字 2．在下列指令中，不影响堆栈内容的指令是 A 。 A. JMP B. POP C. CALL D. IRET 3．标志寄存器中的TF位可以用来屏蔽 A 。 A. 单步中断 B. INT n中断 C. 可屏蔽中断 D. 以上都不行4．V AR是数据段中定义的变量，指令CMP V AR[BX][DI]，AX中目的操作数的寻址方式是 C 。 A．寄存器相对寻址B．直接寻址C．相对基址变址 D．比例变址寻址 5．下列指令执行后，不影响标志位的指令是 A 。 A．PUSH [1000h] B．DEC DX C．AND CX，AX D．IRET 6．下面关于PC机串行通信接口的叙述中，正确的是 A 。 A）异步通信时，一帧信息以起始位开始、停止位结束，起始位之后是数据的最高位。 B）系统A和系统B以半双工方式进行串行通信时，数据能从A传送到B，也能从B传送到A，并且可以同时进行。 C）PC机的串行通信接口采用同步通信方式。 D）PC机的串行通信接口采用RS-232标准。 7．若82C55A组工作在方式1，输出，B组工作在方式0，输入，则其方式控制字为 B 。 A. 23H B. A3H C. 80H D. 85H 8. 在8086系统中，假设SS=2000H SP=0102H，则执行PUSH AX指令后，栈顶的物理地址是 C 。 A. 20104H B. 20102H C. 20100H D. 200FEH 9．设DS=6321H，SS=6232H，BP=1860H，指令DEC BYTE PTR [BP+3]操作数的物理地址是 D 。 A. 64A73H B. 64183H C. 65073H D. 63B83H
2007年10月高等教育自学考试全国统一命题考试 微型计算机及接口技术试卷 课程代码4732 一、单项选择题（本大题共20小题，每小题1分，共20分） 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。 l.以下设备属于微型计算机输出设备的是( ) A.键盘、鼠标、扫描仪 B.打印机、显示器、指示灯 C.打印机、音箱、扫描仪 D.指示灯、打印机、鼠标 2.微处理器的主要组成部件是( ) A.运算器、控制器、寄存器组 B.存储器接口、I/O接口、运算器 C.运算器、控制器、存储器 D.存储器、运算器、内部总线 3.外总线通常也称为( ) A.系统总线 B.板极总线 C.微机总线 D.通信总线 4.在8086CPU中，CS=1000H，DS=2000H，SS=3000H，IP=4000H，SP=5000H，则下一条执行的指令字节地址为( ) A.14000H B.25000H C.5000H D.8000H 5.8086CPU的信号中有( ) A.地址信号l6位，数据信号8位 B.地址信号16位，数据信号l6位 C.地址信号20位，数据信号16位 D.地址信号20位，数据信号20位 6.Pentium MMX微处理器，又称为“多能奔腾”，其MMX技术主要是指( ) A.多媒体处理技术 B.超线程技术 C.动态执行技术 D.流水线技术 7.在下列微处理器中，最适用于笔记本电脑的微处理器是( ) A. Pentium II B. Pentium III C.Pentium 4 D.Pentium M 8.在8086/8088指令的寻址方式中，不能用于寄存器间接寻址的是( ) A.BX B.BP C.CX D.DX 9.下列指令中，执行后会使堆栈指针寄存器SP的数值增加的是( ) A.PUSH B.POP C.CALL D.INT 10.I/O接口电路和CPU间的数据交换方式为( ) A.并行 B.串行 C.并行或串行 D.位传送 11.8086CPU可寻址的最大I/O空间为( ) A.1MB B.640KB C.64KB D.1KB 12.在各种输入/输出传输控制方式中，硬件电路最简单的是( )
复习提纲 1. 两个4字节的无符号数分别存放在从2000H和2010H开始的存储单元中，编写程序完成它 们的相加操作，并将所求的和放在从2000H开始的内存单元中。 2. 设在2000H开始的内存单元中，存放50个无符号字节数，编程找出其中的最大值，并把它存放到DL寄存器中。 3. 将AL中的两个组合BCD数分别转换成对应的ASCII码，并存放在CX中(高位BCD数的转换结果放在CH中，低位BCD数的转换结果放在CL中)。 4. 已知在BUF为首地址的单元中，存放了10个ASCII码数据，编程将它们转换为BCD码后, 存放在BUF+10为首地址的单元中。 编一个程序段。数据段有100个无符号字节数据块BUF试找出其中数值为0的数据个数并放入ZERO单元中 5. 在数据段BUF开始的连续10个单元中存放有10个无符号数，编程求出它们的和并放入SUM单元中。 6. 在数据段BUF开始的连续10个单元中存放有10个无符号数，编程找出其中的最大值放入MAX 单元中。 7. 如图1所示，8255A的A 口PA0 PA1、PA2引脚分别接3个开关K0、K1、K2, B 口PB0 PB1、PB2通过驱动电路分别接到3个发光二极管的阳极。开关的状态通过A 口输入到8255A, 然后将其送到B 口输出，控制发光二极管的亮与灭。 (1 )通过译码电路分析确定8255A的端口地址：(假定未使用的引脚均为低电平“0” A 口地址： B 口地址： C 口地址：___________ 控制口地址= ___________ (2)编程：根据读入A 口开关状态，去控制发光二极管的程序。(要求说明8255A控制字的设置过程) 8. 已知8255A的A 口PA0?PA5接6只共阴数码管LEDA LED5的段码，B 口PB0?PB5分别 接LEDC?LED5的位码，A、B 口工作于方式0, 8255A的工作方式控制字如图所示。要求： a. 简单画出8255A的A B 口与LED的接线图； b. 已知8255A的端口地址为：380H~383H写出能在LED0和LED1 上同时显示“66”的程序。 9. 设有2片8255A芯片，在系统中的连接如图所示。问： (1 )当8255A的数据总线D0~D7与系统数据总线的低8位相连时，1#芯片的4个端口地址为何值？(假设地址线中未用的引脚全为0) (2)写出能够利用2#芯片A口外接开关K0~K7来控制1#芯片A 口外接的LED0~LED7点亮的 8255A初始化程序。 10. 设寄存器(DS =3000H, (SS) =2100H, ( ES) =1200H, (SI ) =1000H, (BX =0100H, ( BP) =0010H,数据段中变量MASK的偏移地址值为50H。指出下列指令中源操作数的寻址方式；对于存储器操作数，写出其物理地址。 ①MOV CX ES: [BX] ②MOV AX, MASK[BP] 11、.已知，(DS =2000H, (BX) =100H, ( SI) =0002H,从物理地址20100H 单元开始，依次存放数据12H 34H 56H、78H;而从物理地址21200H单元开始，依次存放数据2AH 4CH 8BH 98H。试说明下列各条指令单独执行后AX寄存器的内容。
第一章习题及答案 1. 微处理器内部包含哪三大部分？ 解： 运算器、控制器和寄存器组。 2. 完成下列数制的转换 ①10101101B=（ ）D=（ ）H 解：10101101B=173D=ADH 。 ②0.11B=（ ）D 解：0.11B=0.75D 。 ③211.25=( )B =( )H 解：211.25=11010011.01B=D3.4H 。 ④10111.0101B=( )H=( )BCD 解：10111.0101B=17.5H=23.3125D=（0010 0011.0011 0001 0010 0101）BCD 3. 已知X=+1011010B ，Y =–0011011B ，设机器数为8位，分别写出X 、Y 的原码、反码和补码。 解： [][][]01011010B 01011010B 01011010B X X X ===原反补 [][][]10011011B 11100100B 11100101B Y Y Y ===原反补 4. 已知X 的真值为32，Y 的真值为–19，求[]?Y X =+补 解：[]00001101B X Y +=补 5. 已知X=51，Y=–86，用补码完成下列运算，并判断是否产生溢出（设字长为8位）。 ① X ＋Y ② X －Y ③ –X ＋Y ④ –X －Y 解： 10100011B ，因为67C C 0⊕=，所以未产生溢出。
② 11110111B ，因为67C C 1⊕=，所以产生溢出。 ③ 01110111B ，因为67C C 1⊕=，所以产生溢出。 ④ 00100011B ，因为67C C 0⊕=，所以未产生溢出。 6. 若使与门的输出端输出高电平，则各输入端的状态是什么？ 解：各输入端为高电平。 7. 若使与非门的输出端输出低电平，则各输入端的状态是什么？ 解：各输入端为高电平。 8. 如果74LS138译码器的Y 4端输出低电平，则C 、B 、A 三个输入端的状态分别是什么？ 解：C 、B 、A 三个输入端的状态分别是‘1’，‘0’，‘0’。
第1章习题解答 1、冯诺依曼计算机的内涵是什么？这种计算机程序运行是由指令流驱动的还是数据流驱动的？ 答：冯诺依曼计算机的内涵： 由运算器、控制器、存储器、输入设备、输出设备5大部分组成计算机硬件。 数据和计算机指令采用二进制数形式表示，存储在计算机内部存储器中。 计算机工作原理的核心是“存储程序”和“程序控制”。事先编制好的由计算机指令组成的程序在执行前先装入存储器，控制器依据程序中的指令顺序周而复始地取出指令、分析指令、执行指令，根据指令的功能进行相应的运算，直到完成全部指令操作为止. 程序的运行是通过指令流来驱动的。 2、微型计算机系统有哪三个层次？试简述它们的内涵及其联系和区别。 答：微型计算机系统的三个层次：微处理器、微型计算机和微型计算机系统。 三者的内涵： 微处理器是利用大规模集成电路技术，将组成计算机的核心部件——运算器和控制器集成在一块硅片上的集成电路，简称MPU，习惯上称CPU。 微型计算机则是以微处理器为核心，配以内存储器、输入/输出（I/O）接口电路，通过总线结构连接而构成的裸机。 微型计算机系统是由微型计算机配以相应的外围设备（如键盘、显示器、打印机、外存储器等）、电源和其他辅助设备(如面板、机架等)，以及控制微型计算机工作的软件而构成的完整的计算系统。 它们三者之间是从局部到全局的关系。单纯的微处理器和单纯的微型计算机都不能独立工作。只有微型计算机系统才是完整的计算系统，才可正常工作。 3、为什么把微型计算机的基本结构说成是总线结构？试简述总线结构的优点。 答：在微型计算机中，各组成部分之间是通过总线（包括地址总线、数据总线、控制总线）连接在一起而构成一个整体的，它们之间的信息交换也是通过总线进行。CPU通过总线与存储器和I/O接口电路连接，I/O接口和外设也是通过总线连接，即使在CPU内部，它的各功能部件也是通过总线相连的。因此微型计算机的基本结构就是总线结构。 微型计算机采用总线结构后，系统中各功能部件之间的相互关系变为各部件面向总线的单一关系。一个部件只要满足总线标准，就可直接连接到采用这种总线标准的系统中。这使得系统的设计与构造非常方便，同时也便于系统的扩充、升级和维修。 4、微型计算机硬件系统由哪些部分组成？各组成部分的功能是什么？ 答：微型计算机硬件系统主要由CPU、存储器、I/O接口电路、输入/输出设备、总线，以及电源和一些辅助设备构成。 CPU：微机系统的核心部件，是运算和指挥控制中心。 存储器：包括内存和外存，是微机系统的存储和记忆部件，用以存放数据和程序。 I/O接口电路：CPU与输入/输出设备的连接与信息交换不能直接进行，I/O接口电路充当了二者之间的“桥梁”。 输入/输出设备：计算机与外界（人或其他设备，包括另一台计算机）联系和沟通的桥梁，用户通过输入/输出设备与微机系统互相通信。 总线：以上各组成部分是通过总线连接在一起构成一个整体的，各部件之间的信息运载和传输由总线承担。 5、计算机分那几类？各有什么特点？ 答：传统上分为三类：大型主机、小型机、微型机。大型主机一般为高性能的并行处理系统，存储容量大，事物处理能力强，可为众多用户提供服务。小型机具有一定的数据处理能力，提供一定用户规模的信息服务，作为部门的信息服务中心。微型机一般指在办公室或家庭的桌面或可移动的计算系统，体积小、价格低、具有工业化标准体系结构，兼容性好。 6、微处理器应包含的最基本功能部件是哪些? 答: 算术逻辑单元,寄存器阵列,控制器部件。 7、微计算机应包含的最基本功能部件是哪些?
微型计算机及接口技术-阶段测评3 1.单选题 1.13.0 下列关于8251A的说法，不正确的是( C) 您答错了 ? a 8251A可用于同步或异步通信 ? b 8251A提供了4个与MODEM相连的控制信号 ? c 8251A可以产生3个位的终止位 ? d 8251A具有奇偶、溢出和帧错误等检测电路 选项C错误，8251产生的停止位可以是1、1.5和2位，而不能是3位。 1.23.0 设8255A的端口B工作在方式1输入，若外设已将数据送入端口B，当CPU读取此数据后，IBF信号变为（B） 您答错了 ? a 高电平 ? b 低电平 ? c 三态
不定状态 此题很容易答错，因为输入缓冲器满信号IBF为高电平有效，所以很容易选择选项A，一定要注意时序关系：8255收到外设送来的数据后，把IBF置成高电平，表示输入缓冲器已满，通知外设暂时不要送下一个数据，当CPU从8255读取此数据后，又把IBF复位，即又变回低电平，通知外设可以输入下一个数据了，所以答案应为B。 1.33.0 当8255A的端口A工作在方式2时，该端口（ C） 您答错了 ? a 只能输入 ? b 只能输出 ? c 既可输入也可输出 ? d 不能输入和输出 8255的方式2为双向选通输入输出方式，此时，通过8位数据线可与外设进行双向通信，既能发送数据，又能接收数据。 1.43.0 输入接口送给外设的联络信号RDY为高电平时，表示（ A） 您答错了 ? a 接口芯片中输入寄存器已空 ? b 接口芯片中输入寄存器已满
接口芯片中输出寄存器已空 ? d 接口芯片中输出寄存器已满 联络信号RDY是接口芯片送给外设的准备就绪信号，当RDY为高电平时，表示接口芯片中输入寄存器已空，可接收外设信息，以实现外设与接口的输入操作。 1.53.0 关于接口芯片的片选信号，下列说法错误的是（ D） 您答错了 ? a 片选端是控制接口芯片进入电路工作状态的引脚端 ? b 由CPU的地址线通过地址译码器输出接到片选端 ? c 只有片选信号有效后，CPU才能与该芯片交换数据 ? d 片选端必须是低电平有效 同内存的读写相仿，必须要有一个地址信号选中接口芯片后，才能使该接口芯片进入电路工作状态，实现数据的输入/输出。CPU的低8位地址线形成地址，通过地址译码器输出接到接口芯片的选通端，又称片选端。片选端是控制接口芯片进入电路工作状态的引脚端，究竟是高电平有效还是低电平有效由接口芯片决定，只有片选端被选中后，CPU才能通过该芯片与对应的I/O设备传送数据。 1.63.0 若要将8255A的端口C的PC6位置为1，则应选择的置位/复位控制字为（ A ） 您答错了 ? a 0DH
第一部分 例题与习题 第1章 微型计算机基础 例 题 1．把十进制数转化为二进制数。P7 解：把十进制数转换成二进制数时，需要对一个数的整数部分和小数部分分别进行处理，得出结果后再合并。 整数部分：一般采用除2取余法 小数部分：一般采用乘2取整法 余数 低位 整数 高位 2 | 137 2 | 68 × 2 2 | 34 2 | 17 × 2 2 | 8 2 | 4 × 2 2 | 2 1 高位 低位 (137)10=() 2 10=2 所以，10=(.111)2 2．把二进制数转换为八进制数和十六进制数。P9 解：八进制、十六进制都是从二进制演变而来，三位二进制数对应一位八进制数，四位二进制数对应一位十六进制数，从二进制向八进制、十六进制转换时，把二进制数以小数点为界，对小数点前后的数分别分组进行处理，不足的位数用0补足，整数部分在高位补0，小数部分在低位补0。 (10 1)2=(010 100)2=8 (1 2=(0001 2=16 3．将八进制数转换为二进制数。P9 解：8=(010 100)2=2 -------------- 1 ------------ -- 0 ------------ ------------- 1 ------------
4．X=，Y=－，求[X－Y]补，并判断是否有溢出P11 解：[X－Y]补=[X]补＋[－Y]补 [X]补= [Y]补= [－Y]补= ＋ 说明：当异号相减运算时，通过补码，减法运算转化为两个正数的加法运算，结果为负（符号位为1），表示运算结果溢出。 5．B分别为原码、补码、BCD码表示时，对应的十进制数为多少 解：[X]原=，X=－21 [X]补=，[X]原=，X=－107 [X]BCD=，X=95 6．简述计算机为什么能实现自动连续的运行 解：计算机能实现自动连续的运行，是由于计算机采用了存储程序的工作原理。把解决问题的计算过程描述为由许多条指令按一定顺序组成的程序，然后把程序和处理所需要的数据一起输入到计算机的存储器中保存起来。计算机接收到执行命令后，由控制器逐条取出并执行指令，控制整个计算机协调地工作，从而实现计算机自动连续的运行。 习题 1．选择题 （1）8086是（）。 P1 A．微机系统B．微处理器 C．单板机 D．单片机 （2）下列数中最小的数为（）。P7 A．(101001)2B．(52)8C．(2B)16D．(50)10 （3）下列无符号数中，其值最大的数是（）。P7 A．()2 B．(227)8C．(96)16 D．(150)10 （4）设寄存器的内容为，若它等于－127，则为（）。P10 A．原码 B．补码 C．反码 D．ASCII码 （5）在小型或微型计算机里，普遍采用的字符编码是（）。P13 A．BCD码 B．16进制 C．格雷码 D．ASCII码 （6）若机器字长8位，采用定点整数表示，一位符号位，则其补码的表示范围是（ P12 ）。
2.3 8086对存储器的管理为什么采用分段的办法 答:8086是一个16位的结构,采用分段管理办法可形成超过16位的存储器物理地址,扩 大对存储器的寻址范围 (1MB,20位地址).若不用分段方法,16位地址只能寻址64KB空间. 2.13 80386内部结构由哪几部分组成简述各部分的作用. 答:80386内部结构由执行部件(EU),存储器管理部件(MMU)和总线接口部件(BIU)三部分组成.EU包括指令预取部件,指令译码部件,控制部件,运算部件及保护检测部件,主要功 能是执行指令.存储器管理部件包括分段部件,分页部件,实现对存储器的分段分页式的管理,将逻辑地址转换成物理地址.总线接口部件作用是进行片外访问:对存储器及I/O接口 的访问,预取指令;另外的作用是进行总线及中断请求的控制 3.1 8086/8088微处理器有哪些寻址方式并写出各种寻址方式的传送指令2条 (源操作数和目的操作数寻址). 答:寻址方式是指计算机在执行指令时寻找操作数的方式.8086/8088微处理器有以下几种 寻址方式: ①立即寻址.操作数(仅限源操作数)直接放在指令中.例如:mov cx,100;mov ah,20h. ②寄存器寻址.操作数在CPU的内部寄存器中.例如:mov es,ax;mov dl,bh. ③直接寻址.指令中直接给出了操作数的偏移地址.例如:mov ax,[3000h];mov buf,100. ④寄存器间接寻址.操作数的偏移地址放在寄存器bp,bx,si,di四个寄存器中的一个 里.例如:mov ax,[si];mov [bx],cx. ⑤寄存器相对寻址.操作数的有效地址为基址寄存器或变址寄存器的内容与指令中指定 的位移量之和.例如:mov ax,cnt[si];mov str[bx],ax. ⑥基址变址寻址.操作数的有效地址是一个基址寄存器和一个变址寄存器的和.例如: mov ax,[si+bx];mov [bx+di],dx. ⑦相对基址变址寻址.操作数的有效地址为一个基址寄存器,一个变址寄存器的内容与 指令中指定的位移量三者之和.例如:mov ax,cnt[bx][si];mov cnt[bx][si],ax. 3.5 简述堆栈的性质.如果SS=9B9FH,SP=200H,连续执行两条PUSH指令后, 栈顶的物理地址是多少 SS,SP的值是多少再执行一条POP指令后,栈顶的 物理地址又是多少 SS,SP的值又是多少 答:先进后出. 9BBF0H-4=9BBECH 9BBECH+2=9BBEEH 3.11 如果要将AL中的高4位移至低4位,有几种方法请分别写出实现这些方 法的程序段. 答:①循环左移 mov cl,4 rol al,cl ②循环右移 mov cl,4 ror al,cl ③右移 mov cl,4
微机原理与接口技术(第四版)课后习题答 案(1)
第1章微型计算机系统 〔习题1.1〕简答题 （2）总线信号分成哪三组信号？ （3）PC机主存采用DRAM组成还是SRAM组成？ （5）ROM-BIOS是什么？ （6）中断是什么？ （9）处理器的“取指－译码－执行周期”是指什么？ 〔解答〕 ②总线信号分成三组，分别是数据总线、地址总线和控制总线。 ③ PC机主存采用DRAM组成。 ⑤ROM-BIOS是“基本输入输出系统”，操作系统通过对BIOS的调用驱动各硬件设备，用户也可以在应用程序中调用BIOS中的许多功能。 ⑥中断是CPU正常执行程序的流程被某种原因打断、并暂时停止，转向执行事先安排好的一段处理程序，待该处理程序结束后仍返回被中断的指令继续执行的过程。 ⑨指令的处理过程。处理器的“取指—译码—执行周期”是指处理器从主存储器读取指令（简称取指），翻译指令代码的功能（简称译码），然后执行指令所规定的操作（简称执行）的过程。 〔习题1.3〕填空题 （2）Intel 8086支持___________容量主存空间，80486支持___________容量主存空间。 （3）二进制16位共有___________个编码组合，如果一位对应处理器一个地址信号，16位地址信号共能寻址___________容量主存空间。 （9）最初由公司采用Intel 8088处理器和（）操作系统推出PC机。 ② 1MB，4GB ③ 216，64KB （9）IBM,DOS 〔习题1.4〕说明微型计算机系统的硬件组成及各部分作用。 〔解答〕 CPU：CPU也称处理器，是微机的核心。它采用大规模集成电路芯片，芯片内集成了控制器、运算器和若干高速存储单元（即寄存器）。处理器及其支持电路构成了微机系统的控制中心，对系统的各个部件进行统一的协调和控制。 存储器：存储器是存放程序和数据的部件。 外部设备：外部设备是指可与微机进行交互的输入（Input）设备和输出（Output）设备，也称I/O设备。I/O设备通过I/O接口与主机连接。 收集于网络，如有侵权请联系管理员删除
一、选择 1、在微型计算机中，微处理器的主要功能是进行( )。D A、算术运算 B、逻辑运算 C、算术、逻辑运算 D、算术、逻辑运算及全机的控制 2、Pentium I属于（）位CPU C A、16 B、8 C、32 D、64 3、Intel 8086属于（）位CPU A A、16 B、8 C、32 D、64 4、CPU与I/O设备间传送的信号通常有( ) D A、控制信息 B、状态信息 C、数据信息 D、以上三种都有 5、存储器用来存放计算机系统工作时所需要的信息，即( )。D A、程序 B、数据 C、技术资料 D、程序和数据 6、运算器的核心部件是( )。D A、加法器 B、累加寄存器 C、多路开关 D、算逻运算单元 二、填空 1、内存可分为2大类：随机存储器RAM 和 2、数据总线是向的，地址总线是向的。 3、计算机的五大部件是：、、、、输出设备 4、总线可分为三类：、、 5、存储程序工作原理最先由提出
6、在计算机内部，一切信息的存取、处理和传送都是以形式进行的。 1、只读存储器ROM 2、双、单 3、运算器、控制器、存储器、输入设备 4、地址总线、数据总线、控制总线 5、冯·诺依曼 6、二进制 三、简答 1、冯·诺依曼型计算机的特点是什么? (1).以二进制表示指令和数据 (2).程序和数据存放在存储器中，从存储器中取指令并执行 (3).由运算器、控制器、存储器、输入设备、输出设备构成计算机硬件系统。 一、选择 1、在机器数______中，零的表示形式是唯一的（）。BD A、原码 B、补码 C、反码 D、移码 2、计算机内部表示带符号整数通常采用（）。C A、原码 B、反码 C、补码 D、移码
第一章微型计算机概述 1.1微处理器、微型计算机和微型计算机系统三者之间有什么不同？ 答：①微处理器是微型计算机的核心，是微型计算机的一部分。它是集成在一块芯片上的CPU，由运算器和控制器组成。 ②微型计算机包括微处理器、存储器、I/O接口和系统总线，是微型计算机系统的主 体。 ③微型计算机系统包括微型计算机、外设及系统软件三部分。 1.2CPU在内部结构上由哪几部分组成？CPU应具备哪些主要功能？ 答：1.CPU在内部结构上由以下几部分组成： ①算术逻辑部件(ALU)； ②累加器和通用寄存器组； ③程序计数器(指令指针)、指令寄存器和译码器； ④时序和控制部件。 2.CPU应具备以下主要功能： ①可以进行算术和逻辑运算； ②可保存少量数据； ③能对指令进行译码并执行规定的动作； ④能和存储器、外设交换数据； ⑤提供整个系统所需要的定时和控制； ⑥可以响应其他部件发来的中断请求。 1.3累加器和其他通用寄存器相比，有何不同？ 答：许多指令的执行过程以累加器为中心；输入/输出指令一般也以累加器来完成。 1.4微处理器的控制信号有哪两类？ 答：一类是通过对指令的译码，由CPU内部产生的。这些信号由CPU送到存储器、I/O接口电路和其他部件。另一类是微型机系统的其他部件送到CPU的。通常用 来向CPU发出请求。如中断请求、总线请求等。 1.5微型计算机采用总线结构有什么优点？ 答：首先是系统中各功能部件之间的相互关系变为各个部件面向总线的单一关系。其次是一个部件只要符合总线标准，就可以连接到采用这种总线标准的系统中，使 系统功能得到扩充。 1.6数据总线和地址总线在结构上有什么不同之处？如果一个系统的数据和地址合用一 套总线或者合用部分总线，那么，要靠什么来区分地址或数据？ 答：1.数据总线是双向三态；地址总线是单向输出三态。 2.数据和地址复用时，必须有一个地址选通信号来区分该总线上输出的是地址还 是数据。 1.7控制总线传输的信号大致有哪几种？ 答：包括CPU送往存储器和I/O接口的控制信号，如读信号、写信号、中断响应信号、存储器和I/O接口区分信号等。还包括其他部件送到CPU的信号，如时钟 信号、中断请求信号、准备就绪信号等。 第二章8086微处理器 2.1总线接口部件有哪些功能？请逐一进行说明。 答：1.总线接口部件的功能是负责与存储器、I/O端口传送数据。 2.具体讲：①总线接口部件要从内存取指令送到指令队列； ②CPU执行指令时，总线接口部件要配合执行部件从指定的内存单 元或者外设端口中取数据，将数据传送给执行部件，或者把执行部件的操作结
第一章、微机系统概述 *画的例题自己看* 1.2（2）9 2.5D=01011 100.1B=5C.8H. （3）105H=261D=0001 0000 0101B （8）二进数DAH和99H完成“与”运算结果为1001 1000；完成“或”运算结果1101 1011；完成“异或”运算结果0100 0011。 1.4衡量微机系统性能的主要技术指标有哪些？ 答：字长、存储容量、指令执行时间、系统总线、外部设备配置、系统软件配置。 1.5什么是微型机的字长？它对微型机有哪些影响？ 答：微型机的字长是指微处理器内部一次可以并行处理的二进数代码的位数。它与微处理器内部寄存器以及CPU内部数据总线宽度是一致的，字长越长，所表示的数据精度就越高。在完成同样精度的运算时，字长较长的计算机比字长较短的计算机运算速度快。 第二章8086微处理器 1、8086CPU由哪两部分构成，其功能是什么？ 答：由指令执行单元EU和总线接口单元BIU构成，功能分别是执行指令和总线接口指令。 2.（1）标志寄存器也叫程序状态字PSW，它是一个16位寄存器，共含有9个标志位，其中有6个条件标志，3个控制标志。 （2）常见的段寄存器有代码段的寄存器CS,数据段的寄存器DS,堆栈段的寄存器SS，附加段的寄存器ES。
（8）8086CPU具有20条地址线，直接寻址能力可达1MB。 （9）BIU主要用来实现EU的所有系统总线操作，并负责CPU与存储器或输入/输出设备之间的信息交换。 （10）8086CPU产生物理地址的方式用公式表示为：物理地址=段基址×16+偏移地址。 2.8 8086工作在最小模式和最大模式下最主要的区别是什么？ 答：8086工作在最小模式时，系统只有一个微处理器，且系统所有的控制信号全部由8086CPU提供，在最大模式时，系统由多个微处理器或协处理器构成的多机系统，控制信号通过总线控制器产生，且系统资源由各处理器共享。 第三章 8086指令系统及编程应用 3、8086的指令系统按功能大致可分为以下6种类型：数据传送指令、算术运算指令、逻辑运算指令和移位指令、串操作指令、程序控制指令、处理器控制指令。 （1）一条机器指令通常由操作码和操作数俩部分构成。 （2）指令语句中有四种类型的操作数，即1）指令代码内部、2）寄存器、3）存储器、4）输入输出端口。 （5）IDIV BX 指令是一条带符号数除法指令，被除数隐含于数据寄存器，相除后，商放于AX寄存器，余数放于DX寄存器。
第1章习题和解答 15. 将下列十进制数分别转化为二进制数、十六进制数和BCD码。 (1)15.32=(0000 1111.0101 0001)2=(0F.51)16=(0001 0101.0011 0010)BCD (2)325.16=(0001 0100 0101.0010 1000)2=(145.28)16=(0011 0010 0101.0001 0110)BCD (3)68.31=(0100 0100.0100 1111)2=(44.4F)16=(0110 1000.0011 0001)BCD (4)214.126=(1101 0110.0010 0000)2=(0D6.20)16=(0010 0001 0100.0001 0010 0110)BCD 16. 将下列二进制数分别转化为十进制数和十六进制数。 (1)10110101= 181=0B5H (2)11001011= 203=0CBH (3)10101.1001= 21.5625=15.9 H (4) 101101.0101= 45.3125=2D.5H 17. 将下列十六进制数分别转化为二进制数、十进制数。 (1)FAH=1111 1010B=250 (2)12B8H=0001 0010 1011 1000B=4792 (3)5A8.62H=0101 1010 1000.0110 0010B=1448.3828125 (4)2DF.2H=0010 1101 1111.0010B=735.125 18. 若X＝-107，Y＝+74按8位二进制可写出：。[X]补＝95H ,[Y]补=4AH , [X +Y]补=0DFH,[X-Y]补=4BH。 19.X＝34AH，Y＝8CH。问：有三位和两位十六进制数X和Y， (1)若X，Y是纯数(无符号数)，则：X+Y＝3D6H；X-Y＝2BEH。 (2)若X，Y是有符号数，则：X+Y＝2D6 H；X-Y=3BEH。 20. 已知X＝85，Y＝76(均为十进制数),求[-85]补,[-76]补。并利用补码的加、减法运算规则计算[X-Y]补，[-X+Y]补，[-X-Y]补。结果的各机器数及其真值请用十六进制表示，并由运算过程中的标志位OF判断结果是否溢出。 答：[X]补=[85]补=55H,[Y]补=[76]补=4CH , [-X]补=[-85]补=0ABH, [-Y]补=[-76]补=0B4H [X-Y]补=[X]补+[-Y]补=55H+B4H=09H, OF=0 [-X+Y]补=[-X]补+[Y]补=ABH+4CH=0F7H, OF=0 [-X-Y]补=[-X]补+[-Y]补=ABH+B4H=5FH, OF=1 21. (1) 设[X]补＝10101010B,则[1/2X]补=1/2[X]补=11010101B (2) 设[X]补＝11010100B,则[-1/4X]补=[1/4[X]补]补=[11110101]补=00001011B
全国2002年4月高等教育自学考试 电力系统微型计算机继电保护试题 课程代码：02313 一、填空题(每小题1分，共20分) 1.以微型计算机为核心的继电保护装置称为_微型机继电保护装置_。 2.交流电流交换器输出量的幅值与输入模拟电流量的幅值成_正比_。 3.脉冲传递函数定义为：在零初始条件下，离散系统输出响应的Z变换与输入信号的Z变换之_比值_。 4.当离散系统特征方程的根，都位于Z平面的单位圆之外时，离散系统_不稳定_。 5.在一个控制系统中，只要有一处或几处的信号是离散信号时，这样的控制系统称为_离散__控制系统。 6.反映电力系统输电设备运行状态的模拟电气量主要有两种：来自电压互感器和电流互感器二次侧的交流电压和交流_电流_信号。 7.在一个采样周期内，依次对每一个模拟输入信号进行采样的采样方式称为_顺序_采样。 8.脉冲传递函数分子多项式为零的根，称为脉冲传递函数的_零点_。 9.从某一信号中，提取出有用频率成份信号的过程，称为_滤波_。 10.合理配置数字滤波器脉冲传递函数的零点，能够_滤除_输入信号中不需要的频率成份。 11.合理配置数字滤波器脉冲传递函数的极点，能够提取输入信号中需要的_频率_成份信号。 12.数字滤波器脉冲传递函数的零点z i在脉冲传递函数表达式中以因子_1-Z i Z-1_的形式出现。 13.如果设计样本的频率特性频谱的最大截止频率为fmax，则要求对设计样本的单位冲激响 应h(t)进行采样时，采样频率要求大于_2f max _。 14.为了提高微型机继电保护装置的抗干扰能力，在开关量输入电路中采取的隔离技术是_光 电隔离_。 15.利用正弦函数的_三个_瞬时采样值的乘积来计算正弦函数的幅值和相位的算法称为三点 采样值乘积算法。 16.在电力系统正常运行时，微型机距离保护的软件程序工作在_自检循环_并每隔一个采样周 期中断一次，进行数据采集。 17.微型机距离保护的软件程序主要有三个模块—初始化及自检循环程序、_采样中断程序_和 故障处理程序。 18.在电力系统正常运行时，相电流瞬时采值差的突变量起动元件△I bc等于_零_。 19.电力系统在非全相运行时，一旦发生故障，则健全相电流差起动元件_起动_。 20.设u1、i1、D1;u2、i2、D2分别是电压、电流和电流一阶导数的采样值，则采用解微分方程 算法时，测量电感L的计算值为_(u1u2-u2i1)/(i2D1-i1D2)_。 二、单项选择题(每小题1分，共10分。从每小题的四个备选答案中，选出一个正确答案， 并将正确答案的号码写在题干后面的括号内。) 21.脉冲传递函数零点是哪个方程的根( ) ①分母为零②分子为零 ③分子+分母④分母-分子 22.逐次比较式数据采集系统中，模/数转换器输出量正比于输入电压量的( ) ①积分值②微分值 ③绝对值④瞬时采样值 23.设被采样的连续时间信号频谱的最大截止频率为f c，则采样频率应为( ) ①f c②0.5f c
微机接口复习 一、基础章 第1章概述 第2章微处理器 第3章地址译码技术及存储器 第10章模拟接口 第1章概述学习要求 1.掌握微机接口技术的概念（定义、功能） 2.接口的5种类型。 第2章微处理器学习要求 1.掌握微处理器的内部结构，重点是8086CPU的内部结构、寄存器的组成方
式、 存储器的组成方式、输入输出方式。 2.掌握8086微处理器的引脚功能和 工作时序；理解80386微处理器的内部结构和工作时序。 3.了解Pentium 系列机的功能特点。 1 第3章地址译码技术及存储器学习要求 1.掌握I/O端口的概念及端口地址的编址方式。 2. 掌握访问I/O端口的指令（单字节地址指令、双字节地址指令的使用方法） 3. 掌握固定式端口地址译码器、开关
式端口地址译码器的实现方法。重点是地址译码的原则和端口地址范围的计算。 第10章模拟接口学习要求 1.掌握A/D和D/A的概念 2.理解A/D和D/A的工作过程。 3.掌握A/D和D/A的主要性能指标 二、重点章 第4章输入/输出及DMA 第5章中断技术 第6章定时/计数技术 第7章并行接口
2 第4章输入/输出及DMA学习要求 1.掌握CPU与外设传送数据的4种方式 2.掌握DMA的概念、数据传送的4种方式及传送过程（4个步骤）、DMAC的功能。 3.理解8237ADMA的内部结构及引脚功能。 4. 掌握8237A初始化编程。 第5章中断技术学习要求 1.掌握中断的定义、处理过程、中断 优先级、中断向量及向量表的概念。 2.8086CPU的中断分类及特点 3.理解8259A中断控制器的内部结构 和引脚功能。
微机系统与接口技术(专 升本) 单选题 1. _____接口标准，不能弥补RS-2 32C在传输距离和传输效率上的不足。( (A) IEEE1284 (B) RS-422 (C) RS-423 (D) RS-485 参考答案：A 2. PCI总线可用于32位或64位系统，采用的总线时钟可以是33MHz和66MHz，当采用66MHz总线时钟工作于64位系统时，其数据传输速率为_____MB/s。 (A) 132 (B) 264 (C) 528 (D) 1056 参考答案：C 3. 8255A在作方式1输入时，采用查询方式读取数据之前，一般应查询___ __信号是否有效。( (A) STB (B) IBF (C) INTE (D) INTR 参考答案：D 4. 下列接口中，_____不是当前计算机的标准并行接口。( (A) 打印机接口 (B) PC机IEE (C) GPIB接口 (D) RS-232C标准接口 (E) 1284接口 参考答案：D 5. 一个接口可由____组成。( (A) 一个端口 (B) 两个端口 (C) 一个I/O地址 (D) 若干个I/O地址参考答案：D 6. 8253一个计数器，工作在方式2， 当计数初值为_____时，输出信号的 周期最长。( (A) FF (B) FE (C) 00 (D) 65536 参考答案：C 7. 总线是微处理器、内存储器和I/O 接口之间相互交换信息的公共通路。总 线中的控制总线是_____的信息通 路。( (A) 处理器向内存储器传送的命令 信号 (B) 微处理器向I/O接口传送的命 令信号 (C) 外界向微处理器传送的状态信 号 (D) 上述三种信号 参考答案：D 8. 采用查询传送方式时，必须要有__ ___。( (A) 中断逻辑 (B) 请求信号 (C) 状态端口 (D) 类型号 参考答案：C 9. 下列哪种总线的数据传输方式在连 接一个慢速设备的时候需要降低系统 时钟_____。( (A) 同步式 (B) 异步式 (C) 半同步式 (D) 分离式 参考答案：A 10. 串行异步通信的实现，必须作到_ ____。( (A) 通信双方有同步时钟的传送， 以实现同步 (B) 一块数据传送结束时，用循环 冗余校验码进行校验 (C) 以字符为传送信息的单位，按 约定配上起始位、停止位和校验位 (D) 与块间用同步字符0111111 0隔开 参考答案：C 11. 关于接口的叙述，下列不正确的是 _____。( (A) 各种各样的外设必须通过各自 的接口才能和CPU连接在一起； (B) 接口就相当于一个信息的中转 站； (C) 接口就是CPU能够直接访问 的寄存器或者特定电路； (D) 微机系统的性能是由接口电路 的好坏来体现的。 参考答案：C 12. 有关存储器映象I/O方式正确描 述的是_____。( (A) 又称为I/O独立方式 (B) I/O端口地址空间独立于存贮 器地址空间 (C) 增加地址译码的复杂性 (D) I/O指令类型较少 参考答案：D 13. 有关8255A PC口的说法错误的 是_____。( (A) 可作数据口，也可作状态口， 又可当联络信号用 (B) 对PC口可进行按位置位和复 位操作 (C) PC口8位可分为两个4位端 口，也可分成一个5位一个3位端 口 (D) 在方式1下，对PC口读是读 的中断允许位，写是写的状态字 参考答案：D 14. 一个8位DAC（二进制），量程 为5V（电压型），则对应3V的输出 需输入的数字量是_____。( (A) FFH (B) 33H (C) 9AH (D) 5EH 参考答案：C 15. 在PC/XT机中，不列不属于输入 /输出方式的是_____。 (A) 程序控制I/O (B) 中断驱动I/O (C) DMA方式 (D) 存储器访问方式