利用FP GA实现数字信号处理
振勇 屈 丹 门向生Ξ
关键词:数字信号处理技术,现场可编程门阵列器件,应用
【摘要】本文以FF T、FIR滤波器、自适应信号处理和可再配置计算为例,讨论了现场可编程门阵列(FP G A)器件的DSP典型应用。在具体应用过程中会存在的一些实际问题,如有效字长影响、并行与串行结构的选择和FP G A内部结构对设计的影响等,本文也对此进行了分析。
一、引 言
DSP以其低功耗、高速、高集成度和高性价比,在军事、工业和民用领域担负越来越重要的任务。特别是在现代信息产业,许多通信系统功能逐渐由硬件定义向软件定义的方向发展,而DSP是实现这一转变的不可缺少的核心技术,软件无线电的提出和发展便是最好的说明。
从DSP应用范围看,DSP可分为通用DSP和专用DSP2种。一般地,DSP的算法是利用通用可编程DSP器件实现较低速率的应用,而利用专用DSP芯片组和专用集成电路(ASIC)实现较高速率的应用。作为实现DSP功能的一种专用芯片,FP G A器件提供了新的选择。FP G A可分成“粗颗粒(coarse-grained)”结构和“精细颗粒(fine-grained)”结构2种,粗颗粒结构是指逻辑单元数目较少但功能相对较强,精细颗粒结构是指逻辑单元数目较大但功能相对较弱。大多数FP G A都采用粗颗粒结构,例如Xilinx 4000系列FP G A的逻辑单元(CLB-Config2 urable Logic Block)包含了2个4输入的查找表、一个3输入的查找表、2个触发器和一些通道连线,Altera FL EX10K系列FP G A的逻辑单元(L E-Logic Element)包含了一个4输入的查找表、一个可编程触发器和一些快速连线。基于SRAM的FP G A具有类似A2 SIC的定制功能的优点,并解决了ASIC的高开发成本和制成产品后不能进行修改的缺点。
二、FP GA器件典型的DSP应用
与通用DSP解决方案相比,FP G A器件在不牺牲灵活性的条件下,提供了更高的性能。Altera公司提供用硬件描述语言(HDL)定义的DSP宏功能,可完成并行和串行FIR 滤波器、FF T、复数及浮点运算等DSP功能。DSP宏功能已经按照器件的结构特点进行了优化,用户可以很方便地利用这些宏实现自己的设计。
11FFT
FF T是一种将信号从时域转换到频域的方法,在无线通信、语音识别、频谱分析和噪声分析等领域有着广泛的应用。Altera FF T采用了频率抽取算法(DIF-Decimation in Frequency),它使用双存贮器结构,分别命名为左存贮器和右存贮器,数据从一个存贮器中读出,经过蝶形运算后写入另外一个存贮器。为了增大数据的吞吐量,Altera FF T 还使用了第3个存贮器,用于存放蝶形运算的系数。为了增大灵活性,需要用户自己设置存贮器和I/O接口,以适应不同的应用,设计者既可以使用FP G A片内RAM,也可
19
Ξ褚振勇 屈 丹 门向生 空军电讯工程学院 西安 710077
使用片外RAM 。图1是FF T 的表示符,在Altera 图形编辑器中调用并定义各个I/O 端口及其参数后,可进行FF T 运算
。
图1 Altera FFT 表示符
Altera 还提供“FF T —on —chip ”功能,它
使用片内存贮器,并定义了I/O 接口,让设计者仅利用一片FP G A 就可完成FF T 。
21FIR 滤波器
Altera DSP 宏功能的FIR 滤波器模块包括8、16、24、32和64抽头并行和串行FIR 滤波器,滤波器系数的数据宽度可由用户定义。图2是图形编辑器中8抽头并行FIR 滤波器的表示符,设计者可调用该符号完成一个8抽头FIR 滤波器的设计。图3(a )是一个普通8抽头并行FIR 滤波器结构图,它执行(1)式的计算功能
图2 Altera 8抽头并行FIR 滤波器表示符
y (n )=
∑8
n =1
x (n )h (n )
(1)
对于线性相位响应的FIR 滤波器,有:
h (1)=h (8)h (2)=(h (7)h (3)=h (6)h (4)
=4h (5)
(2)
所以,可将滤波器优化成图3(b )所示的结构,它节省了4个乘法器。并行矢量乘法器可由查找表和并行加法器实现。更多位抽头的FIR 滤波器实际上是由8抽头FIR 滤波器模块级联而成。如果抽头数目不是8的整数倍,只需简单地删除滤波器中的某级寄存器即可。
串行FIR 滤波器执行与并行FIR 滤波器同样的功能,只是每次只能处理1比特的输入数据,所以速度低于并行结构,但占用的芯片资源少。
图4说明了FIR 滤波器工作带宽并不受抽头数目的影响。
31自适应信号处理
我们以实际的例子来说明利用FP G A 器件进行自适应信号处理。图5是一个二权值的自适应线性组合器,可完成干扰抵消功能。
设有用信号为
s (k )=2sin
5π(k +k 0)
N
(3)
N 为每个信号周期中的抽样数,可令N =16,k 0为固定相位。
加性干扰为
n (k )=2sin
2πk
N
(4)
干扰抵消器的输入信号是有用信号与干扰之
和,为
x (k )=s (k )+n (k )
(5)
2
9
图3 8抽头并行FIR
滤波器结构图
图4
抽头数目与处理速度的关系
图5 二权值的自适应线性组合器
参考信号为
n ′
(k )=cos 2πk
N
(6)
根据LMS 算法,建立(7)、
(8)、(9)联立方程组:
ε(k )=x (k )-(w 0(k )×n ′(k )
+w 1(k )×n ′
(k -1))(7)w 0(k +1)=w 0(k )+2μ×
ε(k )×n ′(k )(8)
w 1(k +1)=w 1(k )+2μ×
ε(k )×n ′(K -1)(9)从而得到图6所示的自适应干扰抵消器的电路原理图。将该算法植入FP G A 器件,实现自适应干扰抵消器的实际电路,可将混杂在有用信号中的低频干扰滤除掉。图7给出了256个样点的输出波形变化和权值收敛情况。利用Altera FL EX10K 系列FP G A 器件,可以很容易地达到30MSPS 的处理速度,如果进一步优化算法,同时选用高速率级
3
9
芯片,处理速度会更高
。
图6 自适应干扰抵消器的电路原理图
图7 256个样点的输出波形和权值收敛曲线
41可再配置计算
尽管ASIC 的速度非常快,但它只能实现某种特定的功能,设计完成后不能再对其进行改动,其灵活性和通用性受到限制;可编程DSP 处理器虽然能够按照不同的算法完成相应的处理和控制操作,但性能相对较低。“可再配置计算”可视为ASIC 和可编程处理器的混合体,它综合了二者的优点。FP G A 是实现可再配置计算的核心,基于SRAM 结构的FP G A 器件可以很容易地通过重新下载数据来更改功能,这样就将多项工作利用同一个硅片以时分的形式分别完成。
对FP G A 器件进行再配置时需要花费时间,这是因为向逻辑单元下载数据时,逻辑单元处于不工作状态。值得一提的是,Xilinx 6200系列和国家半导体公司的CLA 芯片允许对FP G A 内部指定区域进行再配置,这种部分再配置功能只向选定区域下载数据而不
影响其它部分的工作。目前市场上大多数FP G A 的配置时间在1～50ms (具体取决于器件类型及其容量)之间。为了实现实时处理,人们提出了“实时再配置(R TR -Run Time Reconfiguration )”的概念,以提高系统性能。一些研究人员已经利用一片5000门的FP G A 实现了一个视频通信系统的原型机,该FP G A 器件可在一帧内被重新配置4次,用于完成一幅图像的压缩和传输。FP 2G A 制造商对下一代FP G A 器件的再配置时间作了论证,其时间可能是几个毫秒甚至更短。
三、需要解决的问题
11有限字长的影响
在系统设计时,无论是采用通用DSP 芯
片还是采用FP G A 器件,都必须考虑有限字长的影响,它主要给系统带来三方面的误差:
4
9
输入量化误差、系数量化误差和运算量化误差。
在数字信号处理中经常需要进行乘法运算,采用FP G A 器件将2个N 位字长的二进制数做乘法运算,乘法器结果输出一般用2N 位字长表示,这就需要舍位处理,
然后再进行下一步运算,否则最终结果的数据宽度是难以想象的。但是舍位就引入了误差,可以将这种误差称为运算噪声。对于计算FF T 或FIR 滤波器而言,运算噪声影响系统的性能;对于自适应信号处理器而言,这种噪声可能会减缓权值的收敛速度,严重时甚至使权值发散,导致系统崩溃。因此,为了得到精确的结果,一方面可以选用合适的运算结构,尽量减少有限字长效应,另一方面可以采用合适的字长以降低运算噪声。FP G A 器件的字长可以根据需要任意指定,但字长越大,占用的片内资源就越多,编译、仿真时间和系统成本也会因之而上升。图8给出了利用FL EX10K 器件实现4×4、8×8、16×16乘法器所占用L E 和EAB 的数目,由图可见,字长的增加会导致片内资源占用率呈几何级数增大。
图8 乘法器所占用的资源
21并行处理与串行处理
不同的应用领域,对数字信号处理速度
和成本的要求也不相同,FP G A 器件能够以最宽的动态范围满足各种需求。对于FIR 滤波器而言,可以采用2种设计思路,一种思
路是将设计重点放在处理速度上,旨在达到较高的MSPS 值,满足高速应用,另外一种思路是将设计重点定位于FP G A 芯片的资源使用率上,以较低的成本满足对低速处理的要求。实现这2种设计思想的途径是分别采用并行处理和串行处理结构。例如,利用Altera FP G A 实现数据字宽度为8位的8～64抽头FIR 滤波器,采用并行结构,处理速度可超过100MSPS ,而串行结构要比并行结构节省约50%的芯片资源。
31FP G A 的内部结构对DSP 设计影响DSP 的设计方案对硬件的需求应该与
所选用的FP G A 的内部结构特点相匹配,使系统性能达到最佳。DSP 需要存贮单元完成各种特殊功能,在这里,我们从片内存贮器的角度分析FP G A 内部结构对DSP 设计的影响。Xilinx 4000系列采用分布式RAM 结构,FP G A 的每个查找表可构成16×1bit 的RAM/ROM 。Altera FL EX10K 和APEX20K 系列采用嵌入式阵列块EAB (Embedded Ar 2ray Block )结构,每个EAB 块可设置成2048×1、1024×2、512×4、256×8bit 的RAM ,可以实现复杂的逻辑功能,比如乘法器,还可以实现同步或异步的RAM 、ROM 、FIFO 、双端口RAM 等存贮器功能。Altera FP G A 器件提供的RAM 比Xilinx 基于查找表的RAM 容量大,而且还可以将若干EAB 块合在一起构成容量更大的存贮单元,所以DSP 设计方案中如果需要大容量的存贮单元,使用FL EX10K 器件可以达到很高的效率。但几个独立的存贮单元不能共用一个EAB 块,当存贮单元数目较多而每个存贮单元的容量都不大时,EAB 资源的利用率就很低了。使用Xilinx FP G A 器件的DSP 方案往往采用分布运算的办法,刚好与片内分布式RAM 结构完全匹配。在多权值的自适应滤波器中,将分布式RAM 设置成权值的查找表,输入样点数据作为查找表的地址信号,每个查找表分别负责一个权值的计算和实时更新,这样就使大规模高性能的自适应滤波器在片
5
9
内实现成为可能。采用分布式RAM结构同样能以较高的性能实现串行分布运算FIR 滤波器。
四、结束语
FP G A器件能够以高速、实时、低成本、高灵活性的优点应用于数字信号处理领域,它可以完全取代通用DSP芯片或作为通用DSP芯片的协处理器进行工作。如果将通用处理器与FP G A融合在一起,把需要多个时钟周期的运算交给FP G A完成,DSP芯片主要完成单时钟的运算和控制FP G A的“可再配置计算”功能,会更好地将二者的优势发挥出来。
参考文献
[1] A.V.Oppenheim and R.W Schafer.Digital Signal
Processing,Prentice-Hall,1975.
[2] Bernard Widrow and Samuel D.Stearns.Adaptive Sig2
nal Processing,Prentice-Hall,1985.
[3] Altera Corporation.Altera Digital Library,December
1998.
[4] John Villasenor and Brad Hutchings.The Flexibility of
Configurable Computing,IEEE Signal Processing Maga2 zine,Vol.15No.5,September1998.
[5]Veselin Ivanovc,Ljubisa Stankovic and Dusan Petranovic
.Finite Word-Length Effects in Implementa-tion of Distributions for Time-Frequency Signal Analysis,IEEE Transactions on Signal Processing,Vol.46No.7,J uly 1998.
互通性问题阻碍了战斗识别
1991年海湾战争中,友军火力造成了美军人员大比例伤亡,战后美国陆军开始在战斗识别工具上花费巨资。但是,随着五角大楼采购了更多的先进武器和信息技术,在战斗识别范围所碰到的挑战又因新的武器系统不能同为数众多的、仍在使用的老的或“传统”系统接口而变得复杂。
“公共战术图像的分发仍然是个难点”,来自佛罗里达州埃格林空军基地的通用战斗识别评估小组(ASCIET)主任布瑞特说,“把新系统同传统的系统往一块合时,军兵种碰到了一些互通性问题。”
通用战斗识别评估小组的评估工作年年进行,但今年的工作扩展到包括了为数众多的部队和武器系统,以采集更多的数据。这次评估要集中70个以上在用的战斗识别系统和30个政府推荐的技术演示项目。
本次评估在乔治亚州斯图尔特进行,将把白天和夜间作战行动连在一起。评估重点是:地-地、地-空、空-地和空-空识别,包括:
?来自美国陆军第三步兵师(机械化)的一支营级部队,以及受到美国空军联合监视目标攻击雷达系统(J STAR)支持的海军陆战队,他们将面对包括T-72主战坦克在内的与前苏联部队相似的平台。
?近距空中支援,压制敌人的防空力量。
69