利用FPGA实现数字信号处理

利用FP GA实现数字信号处理

振勇　屈　丹　门向生Ξ

关键词:数字信号处理技术,现场可编程门阵列器件,应用

【摘要】本文以FF T、FIR滤波器、自适应信号处理和可再配置计算为例,讨论了现场可编程门阵列(FP G A)器件的DSP典型应用。在具体应用过程中会存在的一些实际问题,如有效字长影响、并行与串行结构的选择和FP G A内部结构对设计的影响等,本文也对此进行了分析。

一、引 言

DSP以其低功耗、高速、高集成度和高性价比,在军事、工业和民用领域担负越来越重要的任务。特别是在现代信息产业,许多通信系统功能逐渐由硬件定义向软件定义的方向发展,而DSP是实现这一转变的不可缺少的核心技术,软件无线电的提出和发展便是最好的说明。

从DSP应用范围看,DSP可分为通用DSP和专用DSP2种。一般地,DSP的算法是利用通用可编程DSP器件实现较低速率的应用,而利用专用DSP芯片组和专用集成电路(ASIC)实现较高速率的应用。作为实现DSP功能的一种专用芯片,FP G A器件提供了新的选择。FP G A可分成“粗颗粒(coarse-grained)”结构和“精细颗粒(fine-grained)”结构2种,粗颗粒结构是指逻辑单元数目较少但功能相对较强,精细颗粒结构是指逻辑单元数目较大但功能相对较弱。大多数FP G A都采用粗颗粒结构,例如Xilinx 4000系列FP G A的逻辑单元(CLB-Config2 urable Logic Block)包含了2个4输入的查找表、一个3输入的查找表、2个触发器和一些通道连线,Altera FL EX10K系列FP G A的逻辑单元(L E-Logic Element)包含了一个4输入的查找表、一个可编程触发器和一些快速连线。基于SRAM的FP G A具有类似A2 SIC的定制功能的优点,并解决了ASIC的高开发成本和制成产品后不能进行修改的缺点。

二、FP GA器件典型的DSP应用

与通用DSP解决方案相比,FP G A器件在不牺牲灵活性的条件下,提供了更高的性能。Altera公司提供用硬件描述语言(HDL)定义的DSP宏功能,可完成并行和串行FIR 滤波器、FF T、复数及浮点运算等DSP功能。DSP宏功能已经按照器件的结构特点进行了优化,用户可以很方便地利用这些宏实现自己的设计。

11FFT

FF T是一种将信号从时域转换到频域的方法,在无线通信、语音识别、频谱分析和噪声分析等领域有着广泛的应用。Altera FF T采用了频率抽取算法(DIF-Decimation in Frequency),它使用双存贮器结构,分别命名为左存贮器和右存贮器,数据从一个存贮器中读出,经过蝶形运算后写入另外一个存贮器。为了增大数据的吞吐量,Altera FF T 还使用了第3个存贮器,用于存放蝶形运算的系数。为了增大灵活性,需要用户自己设置存贮器和I/O接口,以适应不同的应用,设计者既可以使用FP G A片内RAM,也可

19

Ξ褚振勇　屈　丹　门向生　空军电讯工程学院　西安　710077

使用片外RAM 。图1是FF T 的表示符,在Altera 图形编辑器中调用并定义各个I/O 端口及其参数后,可进行FF T 运算

。

图1　Altera FFT 表示符

Altera 还提供“FF T —on —chip ”功能,它

使用片内存贮器,并定义了I/O 接口,让设计者仅利用一片FP G A 就可完成FF T 。

21FIR 滤波器

Altera DSP 宏功能的FIR 滤波器模块包括8、16、24、32和64抽头并行和串行FIR 滤波器,滤波器系数的数据宽度可由用户定义。图2是图形编辑器中8抽头并行FIR 滤波器的表示符,设计者可调用该符号完成一个8抽头FIR 滤波器的设计。图3(a )是一个普通8抽头并行FIR 滤波器结构图,它执行(1)式的计算功能

图2　Altera 8抽头并行FIR 滤波器表示符

y (n )=

∑8

n =1

x (n )h (n )

(1)

对于线性相位响应的FIR 滤波器,有:

h (1)=h (8)h (2)=(h (7)h (3)=h (6)h (4)

=4h (5)

(2)

所以,可将滤波器优化成图3(b )所示的结构,它节省了4个乘法器。并行矢量乘法器可由查找表和并行加法器实现。更多位抽头的FIR 滤波器实际上是由8抽头FIR 滤波器模块级联而成。如果抽头数目不是8的整数倍,只需简单地删除滤波器中的某级寄存器即可。

串行FIR 滤波器执行与并行FIR 滤波器同样的功能,只是每次只能处理1比特的输入数据,所以速度低于并行结构,但占用的芯片资源少。

图4说明了FIR 滤波器工作带宽并不受抽头数目的影响。

31自适应信号处理

我们以实际的例子来说明利用FP G A 器件进行自适应信号处理。图5是一个二权值的自适应线性组合器,可完成干扰抵消功能。

设有用信号为

s (k )=2sin

5π(k +k 0)

N

(3)

N 为每个信号周期中的抽样数,可令N =16,k 0为固定相位。

加性干扰为

n (k )=2sin

2πk

N

(4)

干扰抵消器的输入信号是有用信号与干扰之

和,为

x (k )=s (k )+n (k )

(5)

2

9

图3　8抽头并行FIR

滤波器结构图

图4　

抽头数目与处理速度的关系

图5　二权值的自适应线性组合器

参考信号为

n ′

(k )=cos 2πk

N

(6)

根据LMS 算法,建立(7)、

(8)、(9)联立方程组:

ε(k )=x (k )-(w 0(k )×n ′(k )

+w 1(k )×n ′

(k -1))(7)w 0(k +1)=w 0(k )+2μ×

ε(k )×n ′(k )(8)

w 1(k +1)=w 1(k )+2μ×

ε(k )×n ′(K -1)(9)从而得到图6所示的自适应干扰抵消器的电路原理图。将该算法植入FP G A 器件,实现自适应干扰抵消器的实际电路,可将混杂在有用信号中的低频干扰滤除掉。图7给出了256个样点的输出波形变化和权值收敛情况。利用Altera FL EX10K 系列FP G A 器件,可以很容易地达到30MSPS 的处理速度,如果进一步优化算法,同时选用高速率级

3

9