SOI线性掺杂LDMOS的设计与实验
顾志华1,2，荣国光1
（1. 上海交通大学微电子学院，上海 200240；
2. 上海先进半导体制造股份有限公司，上海 200233）
摘要：SOI LDMOS是通过将电压降转嫁到漂移区上来实现耐高压的。在实际工程应用中，我们考虑的是如何用最简单的工艺流程，得到尽可能高的击穿电压。本文根据已有的多种漂移区RESURF结构研究成果，用工艺模拟软件在3.5um外延厚度的SOI硅片上设计了一个简单的SOI线性掺杂LDMOS模型，并成功流片出耐压305V的SOI横向高压器件。
关键词：SOI；RESURF；线性漂移掺杂
中图分类号：TN402
Development of SOI LDMOS with Linearly Doped Drift
Region
Gu Zhihua1,2, Rong Guoguang1
(1. School of Microelectronics, SJTU, ShangHai 200240;
2. Advanced Semiconductor Manufacturing Corporation Limited, ShangHai 200233) Abstract: The mechanism of high voltage SOI LDMOS is force potential drop on drift region. A lot of studies have been done on RESURF structure for drift region to compromise between the breakdown voltage and low switching-on resistance. However in engineering, more efforts have been spent on studying how to get higher breakdown voltage with lower cost processes. With
3.5um SOI wafer as substrate, we design an SOI LDMOS device with linear doping region. Its field distribution and breakdown voltage were simulated by Sentaurus. The SOI LDMOS was fabricated by standard 0.35um BICMOS process and tested. Results show that the SOI LDMOS structure has 305V breakdown voltage.
Keywords:SOI;RESURF;Linear doping drift region
0引言
SOI(Silicon On Insulator)横向高压器件能与体硅CMOS平面工艺相结合，同时具有无闩锁、漏电流小、抗辐射、隔离性能好等优点，已成为功率集成电路的重要发展方向。
LDMOS是横向双扩散（Lateral Double-diffused）MOS管的简称，是目前十分常用的一类横向功率器件，其漂移区为低浓度N阱扩散形成，一般在N阱区域中，注入P型掺杂作降场层，沟道区是由P-body和N+二次扩散形成。RESURF（Reduce Surface-electric-field）是体硅横向高压器件的基本设计原理，基于LDMOS结构，采用RESURF原理可以设计出同时兼顾高击穿电压和低导通电阻的横向高压器件[1]。高压LDMOS大多采用NMOS结构，是因为电子的迁移率是空穴的2~3倍，器件的响应速度更快。Y.S.Huang、B.J.Baliga等人在1990年首次提出将RESURF理论应用到SOI器件上，使器件在反偏时漂移区全部耗尽，从而获得较高的击穿电压[2]。
LDMOS的耐压原理是通过将电压降转嫁到漂移区上来实现耐高压的，其结构的耐压是漂移区内电场强度与漂移区长度的乘积。LDMOS的漂移区长度越长，器件的耐压越高，同时在场开启时，漂移区做为源漏之间的串联电阻，将大大增加导通电阻[3]。均匀掺杂的漂移
作者简介：顾志华（1982- ），男，工艺工程师，半导体工艺制造
通信联系人：荣国光，讲师，半导体工艺与器件. E-mail: guoguangrong@https://www.doczj.com/doc/cf10547210.html,
区内表面电场为“U”形分布，随着电压的上升，漂移区两端的结区将首先发生串通击穿。RESURF结构针对漂移区的表面电场强度分布不均匀和电阻过高，通过电压控制电阻的方法，使R drift随V ds与V gs的改变而变化，V ds上升时，R drift阻值上升；V gs上升时，R drift阻值下降，同时使漂移区表面电场分布更均匀，从而承受更高的耐压[4]。
针对RESURF原理，近年来国内外学者提出了各种改善方法：漂移区的分区变掺杂和线性掺杂[5][6][7]、在漂移区表面插入导电类型相反的降场层或导电类型相同的重掺杂层[8][9]，改变漂移区底部的埋氧层形貌[10]等方法。这些方法在SOI LDMOS器件的击穿电压和导通电阻之间寻找折衷，各有其优点，但我们在实际工程应用中更多关注的是：如何用最简单的工艺流程，得到尽可能高的击穿电压。而导通电阻只要达到一定标准即可，如果需要更低的导通电阻可以采用增加沟道宽度或者并联MOS管的方法。本文根据SOI LDMOS器件的研究现状，根据工艺可行性，研究线性掺杂在RESURF结构中的应用；设计SOI-LDMOS器件的耐压结构和工艺条件，借助工艺模拟软件进行模拟分析，并通过工艺验证。
1SOI横向高压器件设计
标准平面BICMOS（Bipola and Complementary metal-oxide-semiconductor）工艺流程中，涉及到的工艺步骤有：场氧、栅氧、多晶硅栅、N/P阱注入、N/PLDD注入、V t注入、以及牺牲氧化层，氮化硅等各种过渡层，所以简单的SOI横向高压器件设计，应该尽量选用已存在的工艺条件，用已有的工艺条件搭建出SOI LDMOS模型。
增加LDMOS管的耐压，实际就是改善耐压区的电场分布，增加耐压区的长度。n-漂移区做为LDMOS管的主要耐压结构，是众多学者的重点研究方向[3]，主要采用漂移区变掺杂的方法来实现电场强度的均匀分布。对于阶梯型的掺杂条件，如果采用2阶段的阶梯掺杂(漂移区内的n-掺杂分成2个浓度，靠近漏端的掺杂浓度高，靠近源端的掺杂浓度低)，可以将漂移区内的表面电场分布由“U”型分布变成“W”型分布，在2种掺杂浓度分布的交界处电场强度相对“U”型分布多出一个峰值。如果采用3个阶梯的掺杂分布，则再多出一个电场强度峰值。当阶梯数达到无穷大时，表面电场强度会最大程度的趋于均匀分布，此时的漂移区掺杂为线性分布[7]。
线性掺杂分布的工艺实现方法相比2阶梯以上的掺杂分布工艺要简单的多，通过光刻版图设计在一次离子注入工艺中得到预期掺杂量，并经过一步高温推进工艺就可以得到线性掺杂。根据飞利浦研发人员的报道，对扩散方程进行傅里叶变换，可以将光刻版窗口大小以及窗口坐标位置简单明了的计算出来[11]。表1为按照公式得到的线性掺杂区长度为20um的光刻版线宽设计，适用于最小线宽为0.35um的生产线。
表1 线性掺杂光刻版图设计尺寸
/ um
i Xi / um Wi
1 0 0
2 4 0.4
3 8 0.8
4 12 1.2
5 1
6 1.6
6 20 2
注：Xi为第i等分的起始坐标位置，Wi为在该坐标点光刻图形打开的尺寸 我们采用如图1所示的SOI LDMOS设计，此结构埋氧化层厚度为2um，SOI外延层厚度为3.5um，场氧化层厚度为0.5um，漂移区长度为20um。与标准平面BICMOS工艺相比，
该结构只增加了一个n-的线性掺杂区，其他结构与标准工艺相同，可以很好的与体硅工艺相结合。
图1 简单的SOI LDMOS设计结构
在工艺仿真软件Sentaurus中建立SOI RESURF结构图，并进行模拟分析。通过模拟结果得知：直接采用线性掺杂漂移区的设计结构并不能使硅表面电场强度分布均匀，如图2（a）所示，该结构会在栅附近首先发生击穿；如果在漂移区上方增加一个金属场板，如图2（b）所示，则可以降低表面电场并将漂移区表面电场分布均匀化。如图3所示，增加金属场板的SOI LDMOS设计使击穿电压从175V提高到320V。同时在增加金属场板的器件模型中，漂移区的表面和底层都已经达到了硅击穿的上限电场强度4E5V/cm。如果要设计出更高的耐压，不光要对表面电场进一步降低，还需要对硅底层电场分布进行优化，这将大大增加工艺的复杂度，在实际生产设计中不会优先考虑。
（a）漂移区上方无金属场板的SOI LDMOS （b）漂移区上方增加金属场板的SOI LDMOS
图2 两种SOI LDMOS模型在击穿时的电场分布模拟图
图3 两种SOI LDMOS模型模拟击穿曲线
2工艺验证
对设计的SOI LDMOS进行工程流片并测量，采用I-V方法得到如图4的击穿曲线，实际测量击穿电压为305V比模拟值320V略小。因为测量机台的漏电灵敏度在pA级，同时实际的SOI LDMOS有nA级的漏电，所以测量曲线与模拟值有一定的差异。该SOI LDMOS 工艺简单，与同样是20um漂移区长度的阶梯型掺杂SOI LDMOS的250V击穿电压[6]相比，
提高了55V。
图4本文设计的SOI LDMOS模拟与测试击穿曲线
3结论
本文根据LDMOS的耐压原理，在厚膜SOI衬底上设计出一个超过300V耐压的LDMOS
工艺模型，并进行了工艺验证。该器件结构简单，工艺成本低，衬底结构可以直接移植体硅
工艺中的BICMOS器件，能应用到实际产品的设计当中。
[参考文献] (References)
[1] R.PZingg, New benchmark for RESURF, SOI, and super-junction power devices, Procs. IEEE ISPSD01, 2001,pp.343-346
[2] Huang, Y.S., Baliga, B.J., Extension of RESURF principle to dielectrically isolated power devices, Power Semiconductor Devices and ICs, 1991
[3] 曲越，李德昌. SOI_LDMOS器件的结构设计，西安电子科技大学，2008
[4] 杨洋，李泽宏，李彬. Double-RESURF结构高压LDMOS模型，微电子学，2007年，第37卷第3期，313-315
[5] Yufeng Guo, Zhaoji Li, Bo Zhang, A new analytical model for optimizing SOI LDMOS with step doped drift region, Microelectronics Journal Sep2006, Vol. 37 Issue 9, p861-866
[6] 刘全旺，李肇基. SOI阶梯掺杂LDMOS的设计与实验，电子科技大学 2006
[7] S.D. Zhang, J.K.O. Sin, T.M.L. Laim, Numerical model of linear doping profiles for high-voltage thin-film SOI devices, IEEE Transactions on Electron Devices 1999, Vol. 46, No.5:1036-1041
[8] R. P. Zingg, I. Weijland, H.V. Zwol, 850V DMOS-switch in silicon-on-insulator with specific Ron 13?-mm2 IEEE International SOI Conference,2000: 62-63
[9] S.K. Chung, An analytical model for breakdown voltage of surface implanted SOI RESURF LDMOS IEEE Transactions on Electron Devices, 2000, Vol. 47, No.5: 1006-1009
[10] An, T Breakdown voltage analysis of SOI LDMOS with step buried oxide, IEEE international conference on electronic measurement & instrument, 2007, Vol. I : 717-720
[11] Steve Merchant, Arbitrary Lateral Diffusion Profiles, IEEE Trans ED, 1995,2226-2230