第十六讲：存储器及其接口(三) 主讲老师：王克义

这种系统的不断发展和完善，就逐步形成了现在广泛使 用的虚拟存储系统。
2019/12/17
《机械系统计算机控制课件》
9
5.2 多层存储结构概念
在这个系统中，程序员可用机器指令地址码对整个程序 统一编址。
这种指令地址码称为虚拟地址、逻辑地址或程序地址等， 其对应的存储容量称为虚拟容量或程序空间。
主存的实际地址称为物理地址、实（存）地址，其对应 的存储容量称为主存容量、实存容量或实（主）存空间。
为了简化存储器地址译码电路的设计，应尽量 选用存储容量相同的芯片。
存储芯片的地址线与总线低位地址线一一相连； 高位地址线通过译码产生片选信号。
必须保证CPU每次访问内存时，首先片选，然 后进行片内选。
2019/12/17
《机械系统计算机控制课件》
30
5.4 086系统的存储器组织
存储器的片选
《机械系统计算机控制课件》
22
5.4 8086系统的存储器组织
8086CPU在最小模式下的内存接口配置：
2019/12/17
《机械系统计算机控制课件》
23
5.4 8086系统的存储器组织
注意：
8086系统中的1MB存储空间中，00000H～003FFH 共1K个字节用来存放中断矢量；
0FFFF0H～0FFFFFH共16个字节用来存放启动程序， 也就是说，计算机复位后的启动地址是0FFFF0H，可 以安排一自检程序，如:
26
RAM
6264----8K SRAM
特点
N.C
Vcc
存储单元的内容可根据需 A12
WE
要随时读出和写入。断电 A7
CS
后所有信息随之消失。常 用于暂时存放输入输出数

(3) D2位是用于允许(Enable)或禁止(Disable)8237 工作的控制位。
4）D3、D5位是与时序有关的控制位，详见后面的 时序说明。 5) D4位用来设定通道优先权结构。
• 当D4＝0时，为固定优先权，通道0的优先权最高，其他 通道的优先权随通道号的增大而递减，通道3的优先权最 低； • 当D4=1时，为循环优先权，即在每次DMA服务之后，各 个通道的优先权都发生变化，刚刚服务过的通道其优先权 变为最低，它后面通道的优先权变为最高。如表13-2所示。
2) D1位用来设定在存储器到存储器传送的整个过 程中，通道0中的源地址是否保持不变。
• 若D1＝1，则通道0中的源地址保持不变，DMA传送的结 果是将源区的同一个数据字节写入到整个目的区中；若 D1＝0，则表示通道0中的源地址可以修改。 • 若D0＝0，则不允许存储器到存储器的传送，此时D1位无 意义。
• 在级联方式下，将多个8237级联起来，以扩展 DMA通道数。后一级的HRQ和HLDA信号连到前 一级的DREQ和DACK上，如图13.3所示。
第二级 第一级 8237 HRQ HLDA
微处理器 HOLD HLDA HRQ HLDA 8237
DREQ0 DACK0 . . . DREQ3 DACK3
13.2 8237的结构
• DMA控制器8237的结构框图及在系统中的有关逻 辑如图13.1所示。 • 图中只画了一个通道的具体情况，其他通道与此 相同。
图13.1 8237的结构及有关逻辑
HOLD HLDA Clock 使CPU的总线信号无效 AEN ADSTB HRQ HLDA CLK 状态寄存器 通道0 模式寄存器 ___ OE STB 数据 总线 8位锁存器 _ IO/M A15～A8 A7～A0 地址 译码器 A3～A0 A7～A4 DB7～DB0 暂存寄存器 (8位) 当前地址寄存器 当前字节数寄存器 (6位) Vcc (8位) 命令寄存器 (8位)

2）芯片的存取速度
在存储器地址被选定后，存储器读出数据并送到CPU（或者是把CPU数据写 入存储器）所需要的时间
单位：ns（1ns = 10-9秒）
5.1.4-5.1.5自学内容
10
5.2存储器体系结构及工作原理
在微型机系统中，存储器是很重要的组成部分，虽然 存储器的种类很多，但它们在系统中的整体结构及读写的工 作过程是基本相同的。一般情况下，一个存储器系统由以下 几部分构成。
1、 静态RAM 1) 基本存储单元
存 储 单 元 （ 8 位 ）
内存
12
2) 存储体
一个基本存储单元只能保存一位二进制信息，若要存放 M×N个二进制信息，就要用M×N个基本存储单元，它们按 一定的规则排列起来，这些由基本存储单元所构成的阵列称 为存储体或存储矩阵。
微机系统的内存是按字节组织的，每个字节由8个基本的 存储单元构成，能存放8位二进制信息，CPU把这8位二进制 信息作为一个整体来进行处理。
微机原理与接口技术
1
第四章 存储器系统
2
第一节 概述
3
在现代计算机中，存储器是核心组成部分之一。因为有 了它，计算机才具有“记忆”功能，才能把程序及数据的代 码保存起来，才能使计算机系统脱离人的干预，而自动完成 信息处理的功能。
存储器的性能指标有：容量、速度和成本。
容量：存储器系统的容量越大，表明其能够保存的信息量 越多，相应计算机系统的功能越强；
19
…
…
…… ……
输出地址 数据从CPU到数据总线
地址选通
WE OE
b7
b6
2
1
译
地址总线
码
AB
器
b7
b6

-
1
2 I/O 电路
31
32 输出 驱动
RAM
输入
控制 电路 1 读/写 选片 A5 2
Y 译码器 31 32
地址反相器
A6
A7
A8
A9
的 示 意 图
第 3章
存储器
3．SRAM芯片实例
典型的SRAM芯片有6116、6264、62256等。
A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND — — — — — — — — — — — — 1 2 3 4 5 6 7 8 9 10 11 12 24 23 22 21 20 19 18 17 16 15 14 13 — — — — — — — — — — — — VCC A8 A9 WE OE A10 CS D7 D6 D5 D4 D3
第 3章
存储器
6264芯片与系统的连接
D0~D15 A1 • • A13 WR RD 高位地 址信号 • • • 译码 电路 • • D0~D7 A0 • • A12 WE OE CS1 CS2 D8~D15 • A0 • • A12 WE OE CS1 CS2
第 3章
存储器
3.2.2 动态RAM
•3.3.1 掩膜ROM
•3.3.2 可擦除可编程的ROM（EPROM） •3.3.3 电可擦可编程ROM(EEROM)
返回本章首页
OS ROM电路
第 3章 存储器
3.3.1 掩膜ROM
• •
A0 字 线 地 址 译 码 器
•
•
•
• •
VDD 字线 0
•
• • • ••
2
•
•
图 3 11 单 译 码 结 构 电 路

• 译码方式
– 单译码 – 双译码
• 存储容量的计算
– SRAM – DRAM
SRAM芯片（3.2）
返回
逻辑符号与组成框图 容量计算 • 存储位元是触发器（SRAM芯片存储位元记忆原理） • 存储单元（在单译码方式下；在双译码方式下） 3. 功能表 4. 波形图 5. SRAM与CPU的接口 1. 2.
• 四、DRAM与CPU的接口 • 五、DRAM正确性校验 • 六、DRAM与SRAM的比较
存储器容量扩展
• 课本P73的例2、例3 • 讲位扩展及字扩展电路怎么接，以及为 什么这么接
六、SRAM与DRAM比较
• DRAM优点
– – – 同样大小的芯片，DRAM的集成度远高于SRAM ； DRAM行列地址分两次送，减少了芯片引脚，也 减小了封装尺寸； DRAM功耗为SRAM的1/6，价格为SRAM的1/4 DRAM因为使用电容，所以速度比SRAM低； DRAM需配置再生电路，要消耗一部分能量。 DRAM被广泛用于构造主存 SRAM多用于构造Cache
• •
DRAM缺点
– – – –
应用
ROM与Flash（3.4）
返回
一、MROM
1.存储位元记忆原理 2.逻辑符号
二、EPROM
1.存储位元记忆原理 2.EPROM与CPU的接口
三、用半导体芯片组织简单的主存
三、用半导体芯片组织简单的主存
例：CPU的地址总线16根(A15—A0，A0为低位)，双向数据总 线8根(D7—D0)，控制总线中与主存有关的信号有MREQ(允 许访存， 低电平有效)，R/W(高电平为读命令，低电平为写 命令)。 主存地址空间分配如下：0—8191为系统程序区，由只读 存储芯片组成；8192—32767为用户程序区；最后(最大地 址)2K地址空间为系统程序工作区。上述地址为十进制，按 字节编址。 现有如下存储器芯片：EPROM：8K×8位(控制端仅有 CS);SRAM：16K×1位，2K×8位，4K×8位，8K×8位. 请从上述芯片中选择适当芯片设计该计算机主存储器， 画出主存储器逻辑框图.

②读写方式 RAM：随机存取存储器 ROM：只读存储器
上午3时16分
9
第五章 存储器
③读写顺序 SAM(sequential)：顺序存取，存取时间与存储单元的物理 位置有关，如磁带。 RAM：随机存取，存取时间与存储单元的物理位置无关。 DAM(Director)：直接存取，介于上述二者之间，如磁盘。
上午3时16分
29
第五章 存储器
⑶异步式 • 以上两种方式的结合，在2ms的时间内，把存储单元分散地
刷新一遍。
上例： 32×32阵，2ms/32=62.5 μs(每行刷新的平均间隔)
特点：折中，使用较多
另外，异步刷新方式还可以采取不定期刷新方式，可以在主机 不访存的时间内刷新，这种方式取消了机器的死区，但刷 新控制线路极其复杂。
上午3时16分
4
第五章 存储器
２、存取速度（存取时间、存取周期） 存取时间： （访问时间、读/写时间） • 指从启动一次存储器操作到完成该操作所经历的时间。 存取周期： （读写周期、访内周期） • 存储器从接受读/写命令信号始，将信息读出或写入后，到
接到下一个读/写命令为止所需的时间。 一般情况下，存取周期存取时间 ，为什么？ • 因为对任何一种存储器，在读写操作之后，总要有一段恢
②写入态
• V字=1 ，使T3T4都导通
写1：VD=1,
V D
＝0，VA＝1,
VB＝0
T1截止，T2导通
D
写0：VD=0,
V D
＝1，VA＝0, VB＝
1
T1导通，T2截止
上午3时16分
D w
16
第五章 存储器
③读出态
V字=1 ，使T3T4都导通 读1：因原存1， T1截止，T2导通，

汇编程序分两种: 一种是基本汇编(ASM.EXE); 一种是宏汇编(MASM.EXE); 宏汇编功能比较强.
检查源程序; 测出源程序中的语法错误,并给出出错信息; 产生目标文件(.OBJ),并可给出列表文件(同 时列出汇编语言源程序和机器语言目标程序的文 件,称之为.LST文件)和交叉索引文件(列出程 序中使用的符号,变量和标号以及引用情况,称 之为.CRF文件). 展开宏指令.
例1. 宏定义可以无变元
宏定义:SAVEREG MACRO 宏定义开始 PUSH AX PUSH BX 宏指令 PUSH CX PUSH DX 宏定义体 PUSH SI PUSH DI 宏定义结束 ENDM 宏调用: SAVEREG 宏展开: 将宏定义体的内容(具有独立功能的代码段)全部 列出.
例2 宏定义带形式参数
(3) 格式: PURGE 符号名1[,符号名2[,…… ]]
取消(释放)被EQU定义的符号名,以后即可用EQU对该符号名 再赋予不同的含义.
3. 段定义
段定义说明符有3种,即SEGMENT,ENDS和ASSUME, 含义分别是段开始,段结束,指定段寄存器.
(1)格式: 段名 SEGMENT[定位类型][组合类型][类别] 从段名代表的段基值开始定义一个段.其中的定位类型,组 合类型和类别一般都可省略,若不省略时各项的顺序不能变. ① 定位类型: 连接时用于指定该段应开始于什么样的物理地 址.可选择下列4种之一:
6.4 汇编语言程序的开发
汇编语言程序的建立及汇编过程
编辑程序 Edit.exe
Prog.asm 文件
汇编程序 Masm.exe
Prog.obj 文件
Prog.exe 文件
连接程序 Link.exe
汇编示意图