第八章存储器扩展技术
§8.1 MCS-51单片机的存储器组织
一.单片机为什么要扩展存储器？
1. 单片机的8051主要品种中8051、8751片内有4K ROM或EPROM，8031片内无程序存储器，因此必须扩展程序存储器用以存放程序，当系统程序运行过程中需要存放的数据较多时，片内的128字节RAM通常是不够用的，也需要扩充一部份数据存储器。
2.分析单片机最小系统的工作过程：
当ALE高电平时，低8位地址信息从P0口输出，当ALE由高变低时，该下降沿使低8位地址锁存。高8位地址信息从P2口直
接输出。当PSEN低电平有效时，选中的地址单元的内容从P0口读入8031 CPU内。
P0口是复用口，分时输出低8位地址和输入数据，因此必须硬件上采取措施，将地址信息与数据信息隔开，这是单片机构成应用系统必须考虑的问题，也是单片机必须要扩展的重要原因。
二.扩展总线的形成：
计算机系统有三种总线：数据总线、地址总线、控制总线，计算机系统中的所有部件均以一定方式通过三总线连接在一起，构成计算机系统。
如下图：
16位地址总线
三.解决地址锁存的问题
最常用的芯片是74LS373 8D锁存器，使用方法及控制逻辑如下图：
74LS373的控制逻辑为：
1.E低电平、G高电平时，
D通向Q。即ALE高电平输
出低8位地址。
G下降沿时锁存，即ALE
下降沿时，使Q与D隔开。
2. E高电平时D与Q之间呈
高阻状态。
可用于地址锁存的芯片很多，只要其控制逻辑与CPU时序能有
效搭配，均可选用。常用的有两类芯片：
D触发器：如74LS273 74LS377 等
D锁存器：如74LS373 8282 等
§8.2 存储器扩展
一.存储器概述：
存储器是计算机用来存储信息的部件。有了存储器计算机才有了记
忆的功能，才能把计算机要执行的程序以及数据处理与计算的结果
存储在计算机中，使计算机自动地工作。
1.存储器分类：
①内存：在主机内部。具有一定容量，存取速度较快。
②外存：在主机外部。如软磁盘、硬磁盘、光盘等。它存储
量大、速度较慢，外存内的信息要调入内存后CPU才能
使用。
内存一般使用半导体存储器。
2.半导体存储器的分类：
①只读存储器(ROM)：
使用过程中只能读出不能写入，其中信息需用特殊方法写入，掉电时可保存其内容，一般用于存放程序、常数等。
⑴掩膜ROM
用于存放己调试好的、成熟的程序和数据。由厂家制作时
写入，不能修改，适于大批量生产，其成本较低。
⑵可编程ROM，简称PROM
由厂家生产的空白存储器，可根据用户需要用特殊方法将
程序和数据写入，一次性写入不能修改。
⑶可擦除程序存储器EPROM
可多次编程，修改时用紫外光照射20分钟左右，可擦除原信息重写。
⑷电可擦除程序存储器EEPROM
可在用户系统使用过程中以字节为单位擦除重写。
②随机读写存储器RAM
使用过程中，程序可随时读写的存储器。
⑴静态RAM或称SRAM
可随时读写，掉电时丢失其原内容。集成度较低，适用于
存储量不大的微型机系统，单片机常用。
⑵动态RAM 或称DRAM
可随时读写，使用中需定时刷新其内容，否则内容会丢失。
集成度高，价廉，适于大存储容量时使用。
⑶非易失RAM
可随时读写。带有掉电保护电路，掉电时不丢失其内容。
二.扩展EPROM程序存储器
1.芯片2716 2732 2764 27128 27256 27512 存储量2K 4K 8K 16K 32K 64K 可视实际需要选择，最常用的型号是2764
2.扩展的基本方法：
主要是地址总线(AB)、数据总线(DB)和控制总线(CB)与CPU的连接。
例如，扩展一片2716 (2K字节)
地址线根数：1K = 210 2K = 2 . 210 = 21111根A0～A10
地址总线AB：低8位地址A0～A7从P0口输出，由于P0口是复用口，所以需通过74LS373锁存。
高8位地址A8～A10直接从P2口输出。
数据总线DB：直接接P0口，即D0～D7。
控制总线CB：与程序存储器有关的控制信号有如下两个
ALE 地址锁存信号，接373的G端当它高电平时输
出低8位地址，在它的下降沿地址锁存。
PSEN 程序存储器读取信号，PSEN接程序存储器的允许输出端OE，当PSEN低电平，亦即OE低电平，
被选中单元内的数据通过数据线读入CPU。
程序存储器的片选线CE必须低电平才可工作，本系统内只有一片程序存储器，可直接接地。
+5V
地
3.进一步扩大容量:
①可选择大容量的芯片,除地址线增多以外,无其它区别。
不同型号芯片的容量及地址线根数的计算：
1K = 1024字节= 210字节1K字节地址范围是0～3FFH
型号容量地址线根数地址范围2716 2 K 211 11 A0～A10 0 ～7FFH 2732 4K 212 12A0～A11 0～FFFH 2764 8K 213 13A0～A12 0～1FFFH 27128 16K 214 14A0～A13 0～3FFFH 27256 32K 215 15A0～A14 0～7FFFH 27512 64K 216 16A0～A15 0～FFFFH
上图中使用两片EPROM，一片为27128芯片，容量为16K，另一片为2764芯片，容量为8K，整个系统中程序存储器共24K字节。两片EPROM的片选线CE接P2.7通过一个反相器区分两个芯片，当P2.7 = 0时，选中27128工作，当P2.7 = 1时，选中2764工作。它们的地址范围是：
P2.7 P2.6 P2.5 P2.4～P2.0 P0.7～P0.0
27128 0 ×0 0 ～0 0 ～0
1 1 ～1 1 ～ 1
2764 1 ××0 ～0 0 ～0
1 ×× 1 ～ 1 1 ～ 1
由于无关地址可为0亦可为1 ，因此地址范围为：
27128的地址范围：
P2.6 = 0 0000H ～3FFFH ；
P2.6 = 1 4000H ～7FFFH
2764的地址范围：
P2.6 P2.5
0 0 8000H ～9FFFH
0 1 A000H ～BFFFH
10 C000H ～DFFFH
1 1 E000H ～FFFFH
三.扩展数据存储器静态RAM的扩展
常用芯片：6116 (2K字节)，6264 (8K字节)
例如扩展一片6116，其控制逻辑如下：
基本方案如下：+5V
本例中只有一片6116，片选线可接地。6116的地址范围为
0000H～07FFH
WR、RD信号如何产生？
由读写指令产生：
MOVX @Ri , A
MOVX @DPTR , A ;以上两条写指令产生WR低电平有效的写信号
MOVX A , @Ri
MOVX A , @DPTR ;这两条读指令产生RD低电平有效的读信号
扩展较大容量的6264芯片，除地址线增为13根外无大区别
三.较大存储器空间的扩展：
1.线选法
如下例，扩展二片2716，二片6116，如下图，省略了部份与地址无关的连线。
各芯片的地址范围：
1#2716 0000H ～07FFH
2#2716 0800H ～0FFFH
1#6116 E800H ～EFFFH
2#6116 D800H ～DFFFH
2.译码法
增加一片译码器，译码产生片选信号。常用译码器有74LS139和74LS138等。
以74LS139为例，说明译码器的用法：
74LS139引脚图：
74LS139真值表：
例如使用74LS139扩展32K EPROM，32K RAM，使用4片2764，4片6264 如下图：图中省略了锁存器及与片选无关的连线。
图中地址线未画出，2764和6264均为8K字节，需13根地址线A0～A12。地址译码选用了P2.6和P2.5，4片6264和4片2764地址是相同的。
由于控制信号PSEN和WR、RD不会同时有效，且对EPROM
和RAM读使用不同指令MOVC和MOVX因此可以有效区分对程序存储器或对数据存储器的操作。
各片的地址分配为：
第一片：0000H ～1FFFH
第二片：2000H ～3FFFH
第三片：4000H ～5FFFH
第四片：6000H ～7FFFH
比较线选法和译码法，线选法不需另加硬件，比较简单，但地址不连续。译码法
地址连续，但要增加硬件开销，可酌情选用。
第六章存储器系统 本章主要讨论内存储器系统，在介绍三类典型的半导体存储器芯片的结构原理与工作特性的基础上，着重讲述半导体存储器芯片与微处理器的接口技术。 6.1 重点与难点 本章的学习重点是8088的存储器组织；存储芯片的片选方法（全译码、部分译码、线选）；存储器的扩展方法（位扩展、字节容量扩展）。主要掌握的知识要点如下： 6.1.1 半导体存储器的基本知识 1.SRAM、DRAM、EPROM和ROM的区别 RAM的特点是存储器中信息能读能写，且对存储器中任一存储单元进行读写操作所需时间基本上是一样的，RAM中信息在关机后立即消失。根据是否采用刷新技术，又可分为静态RAM（SRAM）和动态RAM（DRAM）两种。SRAM是利用半导体触发器的两个稳定状态表示“1”和“0”；DRAM是利用MOS管的栅极对其衬间的分布电容来保存信息，以存储电荷的多少，即电容端电压的高低来表示“1”和“0”；ROM的特点是用户在使用时只能读出其中信息，不能修改和写入新的信息；EPROM可由用户自行写入程序和数据，写入后的内容可由紫外线照射擦除，然后再重新写入新的内容，EPROM可多次擦除，多次写入。一般工作条件下，EPROM 是只读的。 2.导体存储器芯片的主要性能指标 （1）存储容量：存储容量是指存储器可以容纳的二进制信息量，以存储单元的总位数表示，通常也用存储器的地址寄存器的编址数与存储字位数的乘积来表示。 （2）存储速度：有关存储器的存储速度主要有两个时间参数：TA：访问时间（Access Time），从启动一次存储器操作，到完成该操作所经历的时间。TMC：存储周期（Memory Cycle），启动两次独立的存储器操作之间所需的最小时间间隔。 （3）存储器的可靠性：用MTBF—平均故障间隔时间（Mean Time Between Failures）来衡量。MTBF越长，可靠性越高。 （4）性能/价格比：是一个综合性指标，性能主要包括存储容量、存储速度和可靠性。 3.半导体存储器的基本结构 半导体存储器的基本结构如下图所示。
课程设计 题目存储器扩展分析与设计学院自动化学院 专业自动化专业 班级 姓名 指导教师向馗副教授 2013 年 1 月10 日
课程设计任务书 学生姓名：专业班级： 指导教师：向馗副教授工作单位：自动化学院 题目: 存储器扩展分析与设计 要求完成的主要任务：（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） 1. 画出简要的硬件原理图，编写程序。 2.完成以下任务： (1).设计一个EEPROM扩展电路，由两片2864扩展为16KB容量, 并编程信息检索程序。 (2). 编程内容：在扩展的ROM中存入有9个不同的信息，编号0到8，每个信息包括40个字字符。从键盘接收0到8之间的一个编号，然后在屏幕上显示出相应的编号的信息内容，按“q”键退出。 3. 撰写课程设计说明书。内容包括：摘要、目录、正文、参考文献、附录（程序清单）。正文部分包括：设计任务及要求、方案比较及论证、软件设计说明（软件思想，流程，源程序设计及说明等）、程序调试说明和结果分析、课程设计收获及心得体会。 时间安排： 2012年12月30 日----- 12月31日查阅资料及方案设计 2013年01月01日----- 01月05日编程 2013年01月06日----- 01月08日调试程序 2013年01月09日----- 01月10日撰写课程设计报告 指导教师签名：2013年1月11日 系主任（或责任教师）签名：年月日
目录 摘要 (1) 1设计意义及任务 (2) 1.1设计意义 (2) 1.2设计任务 (2) 2 EEPROM扩展电路设计 (3) 2.1方案设计 (3) 2.2芯片选择 (3) 2.3连线说明 (4) 2.4硬件电路图 (5) 3程序设计 (6) 3.1设计思路 (6) 3.2程序框图 (6) 3.2.1主程序流程图 (6) 3.2.2输入程序流程图 (6) 3.2.3输出程序流程图 (6) 3.3设计程序一 (8) 3.4设计程序二 (10) 3.5调试过程 (12) 3.5.1调试过程 (12) 3.5.2结果记录 (12) 3.5.3调试过程中遇到的问题 (13) 结束语........................................................................................................... 错误！未定义书签。参考文献 (15) 附录一 (16) 附录二 (19)
郑州航空工业管理学院 《单片机原理与应用》 课程设计说明书 10 级自动化专业 1006112 班级 题目51单片机大容量数据存储器的系统扩展姓名杨向龙学号100611234 指导教师王义琴职称讲师 二О一三年六月十日
目录 一、51单片机大容量数据存储器的系统扩展的基本原理 (4) 二、设计方案 (4) 三、硬件的设计 (5) 3.1 系统的硬件构成及功能 (5) 3.2硬件的系统组成 (5) 3.2.1、W241024A (5) 3.2.2、CPLD的功能实现 (5) 3.2.3、AT89C52简介 (6) 3.2.4、SRAM的功能及其实现 (9) 3.3、基本单片机系统大容量数据存储器系统扩展 (9) 五、结论 (13) 六、参考资料 (13)
51单片机大容量数据存储器的系统扩展 摘要：在单片机构成的实际测控系统中，仅靠单片机内部资源是不行的，单片 机的最小系统也常常不能满足要求，因此，在单片机应用系统硬件设计中首先要解决系统扩展问题。51单片机有很强的外部扩功能, 传统的用IO口线直接控制大容量数据存储器的片选信号的扩展系统存在运行C51编译的程序时容易死机的缺点。文中介绍了一种改进的基于CPLD的51系列单片机大容量数据存储器的扩展方法，包括硬件组成和软件处理方法。 关键字：W241024A、CPLD、AT89C52、SRAM 一、51单片机大容量数据存储器的系统扩展的基本原理 MCS-51 单片机系统扩展时，一般使用P0 口作为地址低8位（与数据口分时复用），而P2口作为地址高8位，它共有16根地址总线，最大寻址空间为64KB。但在实际应用中，有一些特殊场合，例如，基于单片机的图像采集传输系统，程控交换机话单的存储等，需要有大于64KB 的数据存储器。 二、设计方案 在以往的扩展大容量数据存储器的设计中，一般是用单片机的IO口直接控制大容量数据存储器的片选信号来实现，但是这种设计在运行以C51编写的程序（以LARGE 方式编译）时往往会出现系统程序跑飞的问题，尤其是在程序访问大容量数据存储器（如FLASH）的同时系统产生异常（如中断），由于此时由IO 口控制的片选使FLASH 被选中而SRAM 无法被选中，堆栈处理和函数参数的传递无法实现从而导致程序跑飞的现象。文章介绍一种基于CPLD 的大容量数据存储器的扩展系统，避免了上述问题的产生，提高了扩展大容量数据存储器系统的可靠性。该系统MCU 采用89C52，译码逻辑的实现使用了一片EPM7128 CPLD 芯片，系统扩展了一片128K 的SRAM，一片4M 字节的NOR FLASH，以上芯片均为5V 供电。
一、 填空题 1. 对存储器的要求是 ， ， ，为了 解决这三方面的矛盾，计算机采用 和体系结构。 2. 存储器的技术指标主要有 、 、 和 。 3. CPU能直接访问由 和 ，但不能直接访问 。 4. 双端口存储器和多模块交叉存储器属于 存储器结构，前者采 用 技术，后者采用 技术。 5. 主存与CACHE的地址映射有 、 、 三种方式。 6. 虚拟存储器指的是 层次，它给用户提供了一个比实际 空间大得多的 空间。 7. 虚拟存储器只是一个容量非常大的存储器 模型，不是任何实际的 存储器，按照主存-外存层次的信息传送单位不同，虚拟存储器有 式、 式和 式三类。 8. DRAM存储器的刷新一般有 、 和 三种方 式，之所以刷新是因为 。 二、 单项选择题 1. 存储单元是指 A．存放一个二进制信息位的存储元 B．存放一个机器字的所有存储元集合 C．存放一个字节的所有存储元集合 D．存放两个字节的所有存储元集合 2. 存储周期是指为 A．存储器的读出时间 B．存储器的写入时间 C．存储器进行连续读和写操作所允许的最短时间间隔 D．存储器进行连续写操作所允许的最短时间间隔 3. 相联存储器是按 进行寻址的存储器 A．地址指定方式 B．堆栈存取方式 C．内容指定方式 D．地址指定与堆栈存取方式结合 4. 交叉存储器实质上是一种 存储器，它能执行独立的读写操作 A．模块式，并行，多个 B．模块式，串行，多个 C．整体式，并行，一个 D．整体式，串行，多个 5. 主存储器和CPU之间增加CACHE的目的是 A．解决CPU和主存之间的速度匹配问题
B．扩大主存的容量 C．扩大CPU中通用寄存器的数量 D．既扩大主存容量又扩大CPU通用寄存器数量 6. 采用虚拟存储器的主要目的是 A．提高主存储器的存取速度 B．提高外存储器的存取速度 C．扩大外存储器的存储空间 D．扩大主存的存储空间，并能进行自动管理和调度 三、 简答题 1. 计算机存储系统分为哪几个层次？ 2. 存储保护主要包括哪几个方面？ 3. 说出至少三种加速CPU和存储器之间有效传输的措施。 四、 计算与分析题 1. 设某RAM芯片，其存储容量为16K×8位，问： 1) 该芯片引出线的最小数目应该是多少？ 2) 存储器芯片的地址范围是多少？ 2. 有一个16K×16的存储器，用1K×4的DRAM芯片（内部结构为64×16） 构成，设读/写周期为0.1μs，问： 1) 采用异步刷新方式，如单元刷新间隔不超过2ms，则刷新信号周期是 多少？ 2) 如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？死时 间率多少？ 3. 设存储器容量为32M字，字长64位，模块数m=4，分别用顺序方式和交 叉方式进行组织。若存储周期T=200ns，数据总线宽度为64位，总线传 送周期τ=50ns。问：顺序存储器和交叉存储器的平均存取时间、带宽各 是多少？ 4. CPU执行一段程序时，CACHE完成存取的次数为5000次，主存完成存取 的次数为200次。已知CACHE存取周期为40ns，主存存取周期为160ns。 分别求CACHE的命中率H、平均访问时间Ta和CACHE-主存系统的访问效 率e。 五、 设计题 1. （教材P125-7）某机器中，已知配有一个地址空间为0000H～3FFFH的 ROM区域，现在再用一个RAM芯片（8K×8）形成40K×16的RAM区域， 起始地址为6000H，假设RAM芯片有CS#和WE#信号控制端，CPU的地址 总线为A15～A0，数据总线为D15～D0，控制信号为R/W#（读/写），MREQ# （访存），要求：
ＰＬＣ存储器类型及容量估算方法存储器容量是可编程序控制器本身能提供的硬件存储单元大小，程序容量是存储器中用户应用项目使用的存储单元的大小，因此程序容量小于存储器容量。设计阶段，由于用户应用程序还未编制，因此，程序容量在设计阶段是未知的，需在程序调试之后才知道。为了设计选型时能对程序容量有一定估算，通常采用存储器容量的估算来替代。 存储器内存容量的估算没有固定的公式，许多文献资料中给出了不同公式，大体上都是按数字量I/O点数的10～15倍，加上模拟I/O点数的100倍，以此数为内存的总字数（16位为一个字），另外再按此数的25%考虑余量。 ＰＬＣ系统所用的存储器基本上由ＰＲＯＭ、Ｅ-ＰＲＯＭ及ＰＡＭ三种类型组成，存储容量则随机器的大小变化，一般小型机的最大存储能力低于６ｋＢ，中型机的最大存储能力可达６４ｋＢ，大型机的最大存储能力可上兆字节。使用时可以根据程序及数据的存储需要来选用合适的机型，必要时也可专门进行存储器的扩充设计。 ＰＬＣ的存储器容量选择和计算的第一种方法是：根据编程使用的节点数精确计算存储器的实际使用容量。第二种为估算法，用户可根据控制规模和应用目的，按照表４的公式来估算。为了使用方便，一般应留有２５％～３０％的裕量，获取存储容量的最佳方法是生成程序，即用了多少字。知道每条指令所用的字数，用户便可确定准确的存储容量。表４同时给出了存储器容量的估算方法。
控制目的 公 式 说 明 代替 继电路 M=Km （10DI+5D0） DI 为数字（开关）量输入信号；Do 为数字（开关）量输出信号；AI 为模拟量输入信号；Km 为每个接点所点存储器字节数；M 为存储器容量 模拟 量控制 M=Km(10DI+5Do+100AI) 多路采样控制 M=Km[10DI+5Do+100AI+(1+采样点×0.25]
存储器扩展设计 1、实验目的 （1）深入理解计算机内存储器的功能、组成知识； （2）深入地学懂静态存储器芯片的读写原理和用他们组成教学计算机存储器系统的方法（即字、位扩展技术），控制其运行的方式； （3）、熟悉6116静态RAM的结构及使用方法。 （4）掌握实验设备的组成及其使用方法； （5）掌握静态存储器的工作原理及其使用方法； （6）了解存储器和总线组成的硬件电路，了解与存储器有关的总线信号功能及使用方法； 2、什么是存储器的扩展 存储器是用来存储信息的部件，是计算机的重要组成部分，RAM 是由MOS 管组成的触发器电路，每个触发器可以存放 1 位信息。只要不掉电，所储存的信息就不会丢失。因此，静态RAM工作稳定，不要外加刷新电路，使用方便,目前较常用的有6116（2K×8 位），6264（8K×8 位）和62256（32K×8位）。本实验以6116 为例讲述主存储器的方法。 存储器的扩展主要解决两个问题：一个是如何用容量较小、字长较短的芯片，组成微机系统所需的存储器；另一个是存储器如何与CPU的连接。 存储芯片的扩展包括位扩展、字扩展和字位同时扩展等三种情况。 字扩展法： (1) 位扩展 位扩展是指存储芯片的字(单元)数满足要求而位数不够，需要对每个存储单元的位数进行扩展。扩展的方法是将每片的地址线、控制线并联，数据线分别引出。其位扩展特点是存储器的单元数不变，位数增加。 下图给出了使用8片8K?1位的RAM芯片通过位扩展构成8K?8位的存储
器系统的连线图。 (2) 字扩展 字扩展是指存储芯片的位数满足要求而字(单元)数不够，需要对存储单元数进行扩展。扩展的原则是将每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围。 下图给出了用4个16K?8位芯片经字扩展构成一个64K?8位存储器系统的连接方法。
第四章存储器 练习题 1.现有一64K×2位的存储器芯片，欲设计具有同样存储容量的 存储器,应如何安排地址线和数据线引脚的数目，使两者之和 最小。并说明有几种解答。 2.已知某8位机的主存采用半导体存储器，地址码为18位，采 用4K×4位的SRAM芯片组成该机所允许的最大主存空间，并 选用模块条形式，问： （1）若每个模块条为32K×8位，共需几个模块条？ （2）每个模块条内有多少片RAM芯片? （3）主存共需多少RAM芯片？CPU需使用几根地址线来选择各模块？使用何种译码器？ 3.用16K×16位的SRAM芯片构成64K×32位的存储器。要求画 出该存储器的组成逻辑框图。 4.设有一个具有20位地址和32位字长的存储器，问： (1)该存储器能存储多少个字节的信息？ (2)如果存储器由512k×8位的SRAM 芯片组成，需多少 片？ (3)需多少位地址作芯片选择？ 5. 有一个1024K×32位的存储器，由128K×8位的DRAM构成。问：（1）总共需要多少DRAM芯片 （2）采用异步刷新，如果单元刷新间隔不超过8ms，则刷新信号周期是多少？
答案： 1.设地址线x根，数据线y根，则 2x·y=64K×2 若 y=1 x=17 y=2 x=16 y=4 x=15 y=8 x=14 因此，当数据线为1或2时，引脚之和为18 共有2种解答 2.(218×8）/（32k×8）=8，故需8个模块 (32k×8）/（4k×4）=16，故需16片芯片 共需8×16=128片芯片 为了选择各模块，需使用3:8译码器 即3根地址线选择模条。 3. 所需芯片总数（64K×32）÷（16K×16）= 8片因此存储器 可分为4个模块，每个模块16K×32位，各模块通过A15、A14进行2：4译码
《微机原理及其应用》课程设计论文格式 共包括以下两个部分： （一）论文部分 一、封面 具体格式见下面样例。 二、正文 论文的主体部分，针对所做的设计题目进行相应的论述。具体格式见下面样例。 三、总结 对完成的课程设计的总结和体会，字数要求在300～500字之间。 四、参考文献 在设计过程中，查阅的资的列表，要求3篇以上。 （二）图纸部分 图纸要求： 1、以标准的A3白图纸打印，尺寸：420×297(mm) 2、图纸布局如下图所示： 3、右下图标尺寸及欺项目如下：
微机原理 课 程 设 计 论 文 姓名：翁元炉 班级：信工042 学号：32 指导教师：陈伟利 日期：
目录 一、课程设计题目及要求 (1) 1、题目 (1) 2、课程设计要求 (1) 二、课程设计目的 (1) 三、8086芯片及相关外围器件选用介绍 (1) 1、8086芯片 (1) 2、2864芯片（EEPROM） (8) 3、6264芯片（静态RAM） (9) 4、键盘/显示器接口芯片8279 (11) 5、译码器74LS138 (13) 6、地址锁存器74LS373 (14) 7、LED数码管显示 (15) 8、键盘接口设计 (15) 四、系统软件设计……………………………………………… 五、总结………………………………………………………… 六、参考文献…………………………………………………… （另附总电路图一张）
一、课程设计题目及要求 1、题目：存储器扩展系统设计 2、课程设计要求 1）可以用键盘向存储器内写入和读出数据，并用LED数据管显示。 2）数据输入可用10进制或16进制（可选）。 3）地址采用16进制显示。 采用1片6164（RAM）和1片2864（EEROM）对8086进行外围存储器扩展，使学生进一步理解扩展存储器的硬件连接方法和级联硬件连接方法。同时，本设计还使用8279键盘/显示接口芯片为8086扩展了16个键盘和6位7段数码管显示块。方便在程序调试时，对程序进行测试。通过本设计使设计同学了解8086的外围硬件设计的全过程，加深学生对8086及相关的外围器件认识和理解。为将来走向工作出岗位打下坚实的基础。 二、课程设计目的： 1．通过《微型计算机原理及应用》课程设计，使学生能够进一步了解微型计算机工作原理, 微型计算机的硬件结构及微型计算机软件编程。 2．要求学生根据接口电路的硬件要求进行计算机的汇编语言程序设计，使学生的软件编程能力得到加强,对接口电路的综合应用能力有较大提高。 三、8086芯片及相关外围器件选用介绍 1、8086芯片 8086是一个40管脚的器件，外部采用40芯双列直插式封装。图一是8086的引脚图，括号内为最大模式下引脚的定义。为了便于组成不同规模的系统，Intel公司为8086设计了两种工作模式。在不同的工作模式下，管脚的定义不
第四章存储器作业 一、选择题 1.和外存相比，内存的特点是（） A. 容量小、速度快、成本高 B. 容量小、速度快、成本低 C. 容量大、速度快、成本高 D. 容量大、速度快、成本低 2.某EPROM芯片上有19条地址线A0~A18，它的容量为（）。 A．128K B．256K C．512K D．1024K 3. 下面列出的四种存储器中，易失性存储器是（） A．RAM B．ROM C．PROM D．CD-ROM 4. 主存储器的性能指标主要有主存容量、存取速度、可靠性和（） A. 存储器存取时间 B. 存储周期时间 C. 存储器产品质量 D. 性能/价格比 5. 用一片EPROM芯片构成系统内存，其地址范围为F0000H～F0FFFH，无地址重叠，该内存的存储容量为（） A．2KB B．4KB C．8KB D．16KB 6. 计算机中地址的概念是内存储器各存储单元的编号，现有一个32KB的存储器，用十六进制对它的地址进行编码，则编号可从0000H到（）H。 A．32767 B．7FFF C．8000 D．8EEE 7. 若存储器中有1K个存储单元，采用单译码方式时需要译码输出线数为（）A．1024 B．10 C．32 D．64 8. 内存储器与中央处理器（） A．可以直接交换信息B．不可以直接交换信息 C．不可以交换信息D．可以间接交换信息 9. 某存储器容量为32K×16位，则（） A．地址线为16根，数据线为32根B．地址线为32根，数据线为16根 C．地址线为15根，数据线为16根D．地址线为15根，数据线为32根 10. 下列存储器中哪一种存取速度最快（） A．SRAM B．DRAM C．EPROM D．磁盘
摘要 8086 CPU是使用广泛的16位微处理器。存储器是组成计算机系统的重要成分，按在计算机中作用分类，存储器可分为主存储器（内存）、辅助存储器（外村）、高速缓冲存储器等在8086最小模式系统和最大模式系统中，8086CPU可寻址的最大存储空间为1MB。 存储器的容量是指一块存储芯片上能存放的二进制位数，而微机的存储容量是指由多片存储芯片组成的存储容量，本实验是基于8086CPU工作在最小模式下将存储系统的扩充到最大即1MB，使用的内存芯片为621024（128K*8位）静态RAM。 关键词：8086CPU 存储系统最小模式
绪论 进入21世纪，信息社会发展的脚步越来也快，对人才的需求也呈现出新的变化趋势。计算机也得到了迅猛的发展，科学家实现了计算机一代接一代的跨越性发展。作为自动化专业本科生，微机原理与接口技术是十分重要的课程。它是我们学习生活中不可或缺的一部分，计算机更是我们需要掌握的“第二语言”。所以对微机原理与接口技术的学习也显得十分重要。 本设计是基于8086CPU上的内存扩充。8086项目起始于1976年5月，是英特尔公司当时更为看重的16位的iAPX 432微处理器的备份项目。8086一方面要与Motorola, Zilog, National Semiconductor等公司的16位、32位微处理器竞争市场份额，另一方面也是对Zilog Z80在8位微处理器市场上的成功的回击。由于采用了与8085微处理器近似的微体系结构与物理实现工艺，8086项目进展相当快。 8086微处理器被设计为在汇编源程序上向前兼容8008, 8080, 8085等微处理器。指令集与编程模式是基于8080微处理器，但指令集做了扩展以完全支持16位计算。 1 存储器扩展设计原理及方案选择 1.1 原理介绍 设计要求将8086的存储系统扩展到最大，在8086最小系统和最大系统中，8086 CPU 可寻址的最大存储空间为1MB，随机读写存储器在计算机系统中的功能主要是存储程序、变量等，在计算机运行过程中程序锁处理的变量可能要随时更新，甚至运行的程序都可能被系统动态删除以腾出空间给其他进程这类信息用ROM来存储是不行的。通过RAM的扩展电路将8086的存储系统内存扩展到1MB，在CPU中设置两个寄存器来实现存储器和CPU之间的数据传输：存储器地址寄存器（MAR）和存储器缓冲寄存器（MBR）。最后，编写测试程序，向扩展的存储单元写入数据并读出进行比较。
第六章MCS—51单片机存储器的扩展 MCS-51单片机内部有4KB的程序存储器(8031除外)和128B数据存储器。在实用中往往不够用，必须加以扩展。而8031没有内部的程序存储器也必须通过扩展才能使用。 在扩展时采用了外部三总线结构：地址总线、数据总线、控制总线。它们分别传递各自的信息。 一、地址总线（16根） 1、P0口传递低8位地址信息(A7～A0)； 2、P2口传递高8位地址信息(A15～A8)。 二、数据总线（8根） P0口传递8位数据信息（分时传送）。 三、控制总线（5根） 1、程序存储器读控制信号为PSEN； 2、数据存储器的读控制信号RD或写控制信号WR； 3、地址锁存控制信号为ALE； 4、片内/片外选择信号为EA。 4-1 程序存储器的扩展 一、外部存储器与单片机的连接原理 1、内、外部存储器的地址分配 ①内部程序存储器的地址为0000H～0FFFH； ②当EA=1时： 内、外存储器地址相接，内部从0000H～0FFFH， 外部从1000H～0FFFFH，内外连成一个整体； ③当EA=0时：
只有外存储器能使用，其地址从0000H～0FFFFH。 二、外部存储器与单片机的连接框图 1、由ALE提供选通信号，控制地址锁存器，使P0口分时传送地址或数据信 息。 2、P2口直接与程序存储器的高8位地址相连。 3 、PSEN与OE相连，控制程序存储器中8位数据的读操作。 三、外部程序存储器读周期的时序图 1、ALE(地址锁存信号)在一个程序存储器读周期内两次有效； 2、在ALE第1个下降沿将P0口输出的低8位地址存入地址锁存器；
3、同时高8位地址由P2口直接送到程序存储器； 4、PSEN (程序存储器读控制信号)在低电平时有效，便将数据读出； 5、读出的数据通过P0口送回单片机。 四、常用的地址锁存器 74LS373是一个典型的TTL带三态输出的8位地址锁存器。 1、74LS373框图及每个锁存位的原理图 74LS373地址锁存器有8个输入端(D8～D1)，8个输出端(Q1～Q8)，1个输入选通端(G)，1个三态控制端(OE)，1个接地端(GND)，1个电源端( CC V)。 2、74LS373的工作原理 ①当输入选通信号G=1时，锁存器Q输出端随D输入端的变化而变化。 (A7～A0传送的地址信息可以通过锁存器到达扩展的ROM) ②当输入选通信号G=0(下降沿)时，锁存器被封锁，Q输出端不再随D输入端 的变化而变化，一直保持其封锁值不变。(A7～A0传送的是数据信息) ③ G端的输入选通信号由单片机的ALE端提供。 五、常用的程序存储器EPROM芯片介绍
一．选择题 1．计算机工作中只读不写的存储器是( )。 (A) DRAM (B) ROM (C) SRAM (D) EEPROM 2．下面关于主存储器（也称为内存)的叙述中，不正确的是( )。 (A) 当前正在执行的指令与数据都必须存放在主存储器内，否则处理器不能进行处理 (B) 存储器的读、写操作，一次仅读出或写入一个字节 (C) 字节是主存储器中信息的基本编址单位 (D) 从程序设计的角度来看，cache（高速缓存）也是主存储器 3．CPU对存储器或I/O端口完成一次读/写操作所需的时间称为一个( )周期。 (A) 指令 (B) 总线 (C) 时钟 (D) 读写 4．存取周期是指( )。 (A)存储器的写入时间 (B) 存储器的读出时间 (C) 存储器进行连续写操作允许的最短时间间隔 (D)存储器进行连续读/写操作允许的最短时间3间隔 5．下面的说法中，( )是正确的。 (A) EPROM是不能改写的 (B) EPROM是可改写的，所以也是一种读写存储器 (C) EPROM是可改写的，但它不能作为读写存储器 (D) EPROM只能改写一次
6．主存和CPU之间增加高速缓存的目的是( )。 (A) 解决CPU和主存间的速度匹配问题 (B) 扩大主存容量 (C) 既扩大主存容量，又提高存取速度 (D) 增强CPU的运算能力7．采用虚拟存储器的目的是( )。 (A) 提高主存速度 (B) 扩大外存的容量 (C) 扩大内存的寻址空 间 (D) 提高外存的速度 8．某数据段位于以70000起始的存储区，若该段的长度为64KB，其末地址是( )。 (A) 70FFFH (B) 80000H (C) 7FFFFH (D) 8FFFFH 9．微机系统中的存储器可分为四级，其中存储容量最大的是( )。 (A) 内存 (B) 内部寄存器 (C) 高速缓冲存储器 (D) 外存 10．下面的说法中，( )是正确的。 (A) 指令周期等于机器周期 (B) 指令周期大于机器周期 (C) 指令周期小于机器周期 (D) 指令周期是机器周期的两倍 11．计算机的主内存有3K字节，则内存地址寄存器需( )位就足够。 (A) 10 (B) 11 (C) 12 (D) 13 12．若256KB的SRAM具有8条数据线，那么它具有( )地址线。 (A) 10 (B) 18 (C) 20 (D) 32 13．可以直接存取1M字节内存的微处理器，其地址线需( )条。 (A) 8 (B)16 (C) 20 (D) 24 14．规格为4096×8的存储芯片4片，组成的存储体容量为( )。 (A) 4KB (B) 8KB (C) 16KB (D) 32KB
存储器扩展电路设计 (１）程序存储器的扩展 单片机应用系统中扩展用的程序存储器芯片大多采用ＥＰＲＯＭ芯片。其型号有： 2716，2732，2764，27128，27258，其容量分别为２k,4k,8k,16k32k。在选择芯片时要考虑ＣＰＵ与ＥＰＲＯＭ时序的匹配。８０３１所能读取的时间必须大于ＥＰＲＯＭ所要求的读取时间。此外，还需要考虑最大读出速度，工作温度以及存储器容量等因素。在满足容量要求时，尽量选择大容量芯片，以减少芯片数量以简化系统。综合以上因素，选择２７６４芯片作为本次设计的程序存储器扩展用芯片。 单片机规定Ｐ0口提供８为位地址线，同时又作为数据线使用，所以为分时用作低位地址和数据的通道口，为了把地址信息分离出来保存，以便为外接存储器提高低８位的地址信息，一般采用７４ＬＳ３７３芯片作为地址锁存器，并由ＣＰＵ发出允许锁存信号ALE的下降沿，将地址信息锁存入地址锁存器中。 由以上分析，采用２７６４EPROM 芯片的程序存储器扩展电路框图如下所示： 扩展2764电路框图 (２）数据存储器的扩展 由于８０３１内部ＲＡＭ只有１２８字节，远不能满足系统的要求。需要扩
展片外的数据存储器。单片机应用系统数据存储器扩展电路一般采用6116,6262静态RAM数据存储器。本次设计选用６２６４芯片作为数据存储器扩展用芯片。其扩展电路如下所示： OE 扩展6264电路框图 (３）译码电路 在单片机应用系统中，所有外围芯片都通过总线与单片机相连。单片机数据总线分时的与各个外围芯片进行数据传送。故要进行片选控制。由于外围芯片与数据存储器采用统一编址，因此单片机的硬件设计中，数据存储器与外围芯片的地址译码较为复杂。可采用线选法和全地址译码法。线选法是把单独的地址线接到外围芯片的片选端上，只要该地址线为低电平，就选中该芯片。线选法的硬件结构简单，但它所用片选线都是高位地址线，它们的权值较大，地址空间没有充分利用，芯片之间的地址不连续。对于ＲＡＭ和Ｉ／Ｏ容量较大的应用系统，当芯片所需的片选信号多于可利用的地址线的时候，多采用全地址译码法。它将低位地址作为片内地址，而用译码器对高位地址线进行译码，译码器输出的地址选择线用作片选线。 本设计采用全地址译码法的电路分别如下图所示： （4）存储器扩展电路设计 8031单片机所支持的存储系统起程序存储器和数据存储器为独立编址。 该设计选用程序存储器2764和数据存储器6264组成8031单片机的外存储器扩展电路， 单片机外存储器扩展电路如下： （5）Ｉ／Ｏ扩展电路设计 (a).通用可编程接口芯片８１５５
大连东软信息学院 学生实验报告 课程名称：_ _________________ 专业班级__________________ 姓名： _______________ 学号：_________________ 2011-- 2012 学年第 2学期
实验报告注意事项 1. 课前必须认真预习实验，认真书写预习报告，了解实验步骤，未预习或预习 达不到要求的学生不准参加实验； 2. 实验完毕，必须将结果交实验指导教师进行检查，并将计算机正常关机、将 仪器设备、用具及椅子等整理好，方可离开实验室； 3. 按照实验要求书写实验报告，条理清晰，数据准确； 4. 当实验报告写错后，不能撕毁，请在相连的实验报告纸上重写； 5.实验报告严禁抄袭，如发现抄袭实验报告的情况，则抄袭者与被抄袭者该次 实验以0分计； 6. 无故缺实验者，按学院学籍管理制度进行处理； 7. 课程结束后实验报告册上交实验指导教师，并进行考核与存档。
实验项目( ) —预习报告 项目 名称 存储器的字扩展和位扩展 实验 目的 及 要求 学习存储器的位扩展方式和采用全译码的存储器字扩展方式。 实验内容及原理1、位扩展 已知存储器总容量为64K×8（位），而所选用的存储器芯片容量为64K×2（位）时，主存储器应由4个芯片构成，CPU与存储器之间应该如何连接？ 原理： 当主存储器的字长与单个存储芯片的字数相同而位数不相同时，可采用位扩展方式来组织多个存储芯片构成主存储器。 2、字扩展 已知存储器总容量为64K×8（位），而所选用的存储器芯片容量为8K×8（位）时，主存储器应由8个芯片构成。 （1）若8个芯片的地址如下分配： 芯片 号 地址范围 1 0000~1FF FH 2 2000~3FF FH 3 4000~5FF
存储器（Memory）是计算机系统中的记忆设备，用来存放程序和数据。计算机中的全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。它根据控制器指定的位置存入和取出信息。 先明确一个概念：MCP堆栈多芯片封装，Multiple Chip Packet,是一种封装技术，存储器用的就是这种技术。构成存储器的存储介质，目前主要采用半导体器件和磁性材料。存储器中最小的存储单位就是一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元，它可存储一个二进制代码；一个存储元一般称为1Bit；由若干个存储元组成一个存储单元；由8个存储元组成的存储单元可以存储8个二进制代码一般称为1Byte（字节）；由许多存储单元组成一个存储器。一个存储器包含许多存储单元，每个存储单元可存放一个字节。每个存储单元的位置都有一个编号，即地址，一般用十六进制表示。一个存储器中所有存储单元可存放数据的总和称为它的存储容量。假设一个存储器的地址码由20位二进制数（即5位十六进制数）组成，则可表示220，即1MBIT个存储单元地址。若每个存储单元存放一个字节，则该存储器的存储容量为1MByte。 手机业内（包括飞图公司）在描述存储器容量的时候，提到的如512M+256M，是指512MBit+256MBit，如果要换算成Byte，则是64MByte+32MByte； 按存储器的读写功能分 只读存储器(ROM)：存储的内容是固定不变的，只能读出而不能写入的半导体存储器。 只读存储器（Read-Only Memory）就是一块单独的内部存储器，用来存储和保存永久数据的。ROM数据不能随意更新，但是在任何时候都可以读取。即使是断电，ROM也能够保留数据。所以，它也属于非易失性存储器 往ROM中注入数据需要另外的编译器，PC上面是没有这个功能的。一般在ROM出厂前注入信息，没有特殊情况一般不会更改内容，也就是说通常是一辈子都是同样的内容。 在PC中容易误解的一点就是经常有人把ROM和HardDisk(硬盘)搞混淆，HardDisk是属于外部存储器， 随机读写存储器(RAM)：既能读出又能写入的半导体存储器。 Random-Access Memory： 存储器是存储程序以及数据的地方，比如当我们在使用WPS处理文稿时，当你在键盘上敲入字符时，它就被存入存储器中，当你选择存盘时，存储器中的数据才会被存入硬（磁）盘。 RAM就是既可以从中读取数据，也可以写入数据。当机器电源关闭时，存于其中的数据就会丢失。所以，它也属于易失性存储器 DRAM（Dynamic Random-Access Memory），即动态随机存储器最为常见的系统内存。DRAM 只能将数据保持很短的时间。为了保持数据，DRAM 必须隔一段时间刷新（refresh）一次。如果存储单元没有被刷新，数据就会丢失。 DRAM的具体的工作过程是这样的：一个DRAM的存储单元存储的是0还是1取决于电容是否有电荷，有电荷代表1，无电荷代表0。但时间一长，代表1的电容会放电，代表0的电容会吸收电荷，这就是数据丢失的原因；刷新操作定期对电容进行检查，若电量大于满电量的1／2，则认为其代表1，并把电容充满电；若电量小于1／2，则认为其代表0，并把电容放电，藉此来保持数据的连续性。 DRAM 利用MOS管的栅电容上的电荷来存储信息，一旦掉电信息会全部的丢失，由于栅极会漏电，所以每隔一定的时间就需要一个刷新机构给这些栅电容补充电荷，并且每读出一次数据之后也需要补充电荷，这个就叫动态刷新，所以称其为动态随机存储器。由于它只使用一个MOS管来存信息，所以集成度可以很高，容量能够做的很大。SDRAM比它多了一个与CPU时钟同步。
课题: 存储器扩展 姓名： 学号： 专业班级： 指导教师： 设计时间：
目录........................................................................................................................... - 1 - 一、课程设计目的和意义....................................................................................... - 3 - 二、设计原理........................................................................................................... - 3 - 1、实验设备........................................................................................................................ - 3 - 2、什么是存储器的扩展.................................................................................................... - 3 - 3、存储器与CPU的连接................................................................................................ - 6 - 4、存储器读写原理............................................................................................................ - 7 - 5、存储器扩展原理图........................................................................................................ - 8 - 三、存储器扩展的设计与实现内容..................................................................... - 10 - 1、实验接线说明.............................................................................................................. - 10 - 2、实验步骤...................................................................................................................... - 11 - 四、系统测试及实验截图..................................................................................... - 15 - 1、用软件MAX+Plus写入文件 ..................................................................................... - 15 - 2、实验连线图.................................................................................................................. - 17 - 3、成功读出数据.............................................................................................................. - 18 - 五、总结................................................................................................................. - 18 - 六、参考文献......................................................................................................... - 19 -
1、现有1024×1的存储芯片，若用它组成16K×8的存储器，试求： （1）实现该存储器所需的芯片数量； （2）若将这些芯片分装在若干块板上，每块板的容量为4K×8，该存储器所需的地址线总位数是多少？其中几位用于选板？几位用于选片？几位用于选片内单元。 2、某存储器容量为16K×8，用4K×4的SRAM芯片组成，由R/W线控制读写，设计并画出该存储器的逻辑图，并注明地址分配、片选逻辑及片选信号的极性。 3、用容量为16K×1的DRAM芯片组成64KB的存储器。设存储器的读写周期为0.5μs，CPU在1μs内至少要访存一次，问哪种刷新方式比较合理？相邻两行之间的刷新间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 4、现有2K×1的ROM、4K×1的RAM和8K×1的ROM三种存储芯片，若用它们组成容量为16KB的存储器，前4KB为ROM，后12KB为RAM。 （1）各种存储芯片分别用多少片？ （2）正确选用译码器及门电路，并画出相应的逻辑结构图。 5、某计算机为定长指令字，指令字长为12位，每个地址码占3位，试提出一种分配方案，使该指令系统包含：4条三地址指令、8条二地址指令、180条单地址指令。 6、某计算机字长为16位，主存容量为64K字，采用单字长单地址指令格式，共有64条指令。试说明： （1）若采用直接寻址，指令能访问多少主存单元？ （2）为扩大寻址范围，采用直接/间接寻址，需要一位间址标志位，指令的寻址范围为多少？指令直接寻址的范围为多少？ 7、指令格式如下所示，OP为操作码字段，试分析指令格式特点。 31 26 21 18 17 16 15 0