电荷泵锁相环的模型研究和电路设计
电荷泵锁相环的模型研究和电路设计
引言
随着现代电子技术的迅猛发展，时钟信号在各类电子设备中扮演着至关重要的角色。电荷泵锁相环（Charge Pump Phase-Locked Loop，CPPLL）是一种常见的时钟生成和频率合成技术。它通过控制电荷泵电路中的电荷传输来实现精确的时钟频率控制，广泛应用于通信、计算机等领域。本文将对电荷泵锁相环的模型研究和电路设计进行详细介绍。
一、电荷泵锁相环的模型研究
1. 电荷泵锁相环的基本原理
电荷泵锁相环的基本结构由相位比较器、电荷泵、低通滤波器和压控振荡器（Voltage Controlled Oscillator，VCO）组成。其工作原理可以简单地分为两个阶段：锁定阶段和跟踪阶段。
在锁定阶段，相位比较器将参考信号和反馈信号进行比较，并产生一个误差信号。电荷泵根据误差信号的大小和极性来控制电荷传输，通过改变电荷泵的输出电荷来调整反馈信号的相位。低通滤波器将电荷泵的输出信号滤波为直流电压作为VCO
的控制信号，进而调整VCO的频率。
在跟踪阶段，VCO输出的频率已经与参考信号的频率非常
接近。相位比较器仅用于微小的频率校正。这样就能稳定地生成与参考信号频率相同或相近的时钟信号。
2. 电荷泵锁相环的数学模型
为了更好地理解电荷泵锁相环的工作原理，我们需要建立其数学模型。
设参考信号的频率为f_r，VCO输出的频率为f_vco，电荷泵的传输系数为K_cp。根据反馈原理可得到以下关系式：f_r = f_vco + Δf
其中Δf为误差频率，表示参考信号与VCO输出频率的差值。
在锁定阶段，Δf较大，电荷泵通过调整电荷传输来减小Δf，即：
Δf = -K_cp * V_cp
V_cp为电荷泵的输出电压。
在跟踪阶段，Δf较小，所以按照一阶近似可以得到：
Δf ≈ -K_cp * V_cp
3. 电荷泵锁相环的性能指标
电荷泵锁相环的性能指标主要包括相位噪声和锁定时间两个方面。
相位噪声指的是VCO输出的时钟信号的相位波动程度。相位噪声越小，说明时钟信号的稳定性越高。
锁定时间是指CPPLL从失锁状态转变为锁定状态所需的时间。较短的锁定时间有助于提高系统的响应速度。
二、电荷泵锁相环的电路设计
1. 相位比较器设计
相位比较器的设计是电荷泵锁相环的重要环节。常用的相位比较器包括边沿比较器、倍频器和相位频率检测器等。
边沿比较器通过比较参考信号和反馈信号的上升沿或下降沿来产生误差信号。倍频器是利用频率倍增原理将参考信号倍频后与反馈信号进行比较。相位频率检测器则是通过测量相位差和周波数差来产生误差信号。
2. 电荷泵电路设计
电荷泵的作用是将误差信号转化为电荷传输来调整反馈信号的相位。常见的电荷泵电路包括电流型电荷泵和电压型电荷泵。
电流型电荷泵通过在电路中引入电流源，以电流的方式进行电荷传输。电压型电荷泵则是通过电容和开关来实现电荷传输。两种电荷泵电路各有利弊，在实际设计中需要根据具体要求进行选择。
3. VCO设计
在CPPLL中，VCO负责将电荷泵的输出电压转化为时钟信号。VCO的设计需要考虑频率范围、频率稳定性以及功耗等因素。
常用的VCO包括Voltage-to-Current Converter型和
Ring Oscillator型。前者通过VCO的输入电压控制输出电流，后者则是通过环形振荡器产生输出信号。
结论
电荷泵锁相环是一种常见的时钟生成和频率合成技术，具有广泛的应用前景。本文对电荷泵锁相环的模型研究和电路设计进行了详细介绍。希望可以为读者对该技术的理解和应用提供一定的参考
本文详细介绍了电荷泵锁相环的模型研究和电路设计。电荷泵锁相环利用频率倍增原理和相位频率检测器来调整反馈信号的相位，以实现时钟生成和频率合成。电荷泵电路设计涉及到电流型和电压型电荷泵的选择，并需要考虑频率范围、频率稳定性和功耗等因素。VCO作为电荷泵的输出信号转换器，可
以选择Voltage-to-Current Converter型和Ring
Oscillator型。电荷泵锁相环技术具有广泛的应用前景。希望本文对读者理解和应用该技术提供了参考
基于电荷泵锁相环的有源环路滤波器的设计 刘健余 【摘要】Loop filter is a key module of the phase-locked loop,it often uses active filter to tune the broadband high-voltage VCO.The paper discusses the basic principles of charge-pump phase-locked loop,then analyzes the structure of the active loop filter and the effects of filter to PLL performance,and derivates the design methods of an active loop filter parameters.The third-order active loop filter is designed according to the subject,and simulated the phase-locked loop system performance using ADS tools,the results coincide with the theory.The experimental results show that the designed filter can satisfy the requirements of the subject,and verify the correctness of this method.%环路滤波器是锁相环中的一个关键模块,对宽带高压VCO进行调谐时,常采用有源滤波器。在论述了电荷泵锁相环基本原理的基础上,对有源环路滤波器的结构以及滤波器对锁相环性能的影响进行了分析,推导出有源环路滤波器参数的设计方法。根据课题设计了三阶有源环路滤波器,用ADS工具对锁相环系统性能进行仿真,仿真结果与理论相吻合。实验结果表明,所设计的滤波器满足了课题的要求,验证了本方法的正确性。 【期刊名称】《山西电子技术》 【年(卷),期】2012(000)003 【总页数】4页(P13-15,29) 【关键词】电荷泵锁相环;有源环路滤波器;相位裕度;环路带宽
数字电视调谐器中鉴频鉴相器与电荷泵的研究与设 计 伴随着科技的突飞猛进，锁相技术的理论研究和实际应用出现了蓬勃发展的局面。由于电视机高频调谐器的本机振荡器是由LC振荡电路所组成的，存在很多的缺点。所以要采用锁相环(Phase-Locked Loop，PLL)技术对本机振荡器的输出波形进行自动跟踪、控制，使得系统具有较高的稳定度及较宽的频率调节范围。由锁相环组成的频率合成器一般由本振、固定分频器、可编程分频器、鉴相器和低通滤波器构成，其中鉴相器是由鉴频鉴相器和电荷泵组成的数字式鉴相器。本文仅对鉴频鉴相器和电荷泵进行深入分析与研究，提出一种高性能的电路结构，并对两者的版图进行了设计。其主要内容如下：论文首先介绍锁相环的基本原理。系统阐述锁相环的工作原理，分析锁相环路的主要性能，通过对电荷泵锁相环的介绍深入分析鉴相器、电荷泵对系统性能的影响。具体而言，鉴相器作为高度非线性的器件，它对系统的影响主要表现在两个方面：一是输入信号的泄漏，二是对输入增加噪声；电荷泵对系统性能的影响主要是由于电荷泵的非理想性造成的，表现为其漏电流和不匹配对杂散水平的影响，从而说明设计高性能鉴相器、电荷泵的重要意义。鉴频鉴相器最突出的作用是它能显著的加快锁相环的速度，增大锁相环的捕获范围。论文通过对国内外各种PFD电路结构性能的综合分析与比较，采用三态鉴相器的结构，并对传统的三态鉴相器进行改进：这里的D触发器是由动态D触发器改进的，通过将输入与输出路径缩短的方法，使速度得到提高；通过在反馈回路增加延时的方法来消除鉴相器存在鉴相死区的问题；在输出端增加延时单元与互补传输门，从而得到稳定、延时时间相同的输出信号。电荷泵的主要功能是将鉴频鉴相器输出的数字信号Up和Down转换成连续的模拟信号。通过对各种类型适用情况的分析与比较，选用差分输入单端输出的正反馈互补型结构，这种结构是从一种新型的采用电流控制技术的电荷泵结构改进得到的。给出正反馈互补型电荷泵电路的仿真结果，从瞬态分析可以看出，不管是上拉还是下拉的电流都很稳定，输出电压也很稳定，没有电压跳变；而且由于电路采用正反馈技术，使得电荷泵充放电所需要的时间缩短。最后，介绍版图设计的流程与CMOS基本工艺；重点分析版图设计所应注意的问题，并且给出一些预防和解决上述问题的措施；基于鉴频鉴相器与电荷泵的电路结构及性能要求，对其版图进行设计。
锁相环 一．基础理论 锁相环路(Phase Locked Loop)是一个闭环的相位控制系统，它的输出信号的相位能自动跟踪输入信号相 当)(1t ?θ与)(2t ?θ相等时，两矢量以相同的角速度旋转，相对位置，即夹角维持不变，通常数值又较小，这就是环路的锁定状态。 从输入信号加到锁相环路的输入端开始，一直到环路达到锁定的全过程，称为捕获过程。设系统最初进入同步状态[]ωθεεπ?±,2e n 的时间为a t 。那么从0t t =的起始状态到达进入同步状态的全部过程就称为锁相环路的捕获过程。捕获过程所需的时间0t t T a p -=称为捕获时间。显然，捕获时间p T 的大小不但与环路的参数有关，而且与起始状态有关。 对一定的环路来说，是否能通过捕获而进入同步完全取决于起始频差01)(ωθ?=? t e 。若0ω?超过某一范围，环路就不能捕获了。这个范围的大小是锁相环路的一个重要性能指标，称为环路的捕获带p ω?。 捕获状态终了，环路的状态稳定在 ωεθ??≤)(t e e e n t θεπθ≤-2)( (1-1) 这就是同步状态的定义。只要在整个变化过程中一直满足(1-1)式，那幺仍称环路处于同步状态。由上可知，在输入固定频率信号的条件之下，环路进入同步状态后，输出信号与输入信号之间频差等于零，相差等于常数，即 0)(=? ?t e θ =)(t e θ常数 这种状态就称为锁定状态。 锁相环路的组成 锁相环路为什幺能够进入相位跟踪，实现输出与输入信号的同步呢？因为它是一个相位的负反馈控制系统。这个负反馈控制系统是由鉴相器（PD ）、环路滤波器（LF ）和电压控制振荡器（VCO ）三个基本部件组成的，基本构成如图：
实验三锁相环应用电路实验 一、实验目的 1.掌握锁相环的组成及基本工作原理； 2.了解锁相环应用电路的设计方法。 二、实验原理 1．锁相环的仿真模型 首先在Multisim 软件中构造锁相环的仿真模型(图1) 。基本的锁相环由鉴相器( PD) 、环路滤波器(L P) 和压控振荡器(VCO) 三个部分组成。图1中,鉴相器由模拟乘法器A1 实现,压控振荡器为V 3 ,环路滤波器由R1 、C1 构成。环路滤波器的输出通过R2 、R3 串联分压后加到压控振荡器的输入端, 直流电源V2 用来调整压控振荡器的中心频率。仿真模型中,增加R2 、R3 及V2 的目的就是为了便于调整压控振荡器的中心频率。 图1 锁相环的仿真模型
2.锁相环调频的仿真电路 直接调频电路的振荡器中心频率稳定度较低,而采用晶体振荡器的调频电路,其调频范围又太窄。采用锁相环的调频器可以解决这个矛盾。其结构原理如图2 所示。 图2 锁相环调频电路的原理框图 实现锁相调频的条件是调制信号的频谱要处于低通滤波器通带之外,也就是说,锁相环路只对慢变化的频率偏移有响应,使压控振荡器的中心频率锁定在稳定度很高的晶振频率上。而随着输入调制信号的变化,振荡频率可以发生很大偏移。 图3 锁相环调频的仿真电路
根据图2 建立的仿真电路如图3 所示。图中,设置压控振荡器V 1 在控制电压为0 时,输出频率为0 ;控制电压为5V 时,输出频率50kHz 。这样,实际上就选定了压控振荡器的中心频率为25kHz ,为此设定直流电压V 3 为2.5V 。调制电压V 4 通过电阻R5 接到VCO 的输入端, R5 实际上是作为调制信号源V 4 的内阻,这样可以保证加到VCO 输 入端的电压是低通滤波器的输出电压和调制电压之和,从而满足了原理图的要求。本电路中,相加功能也可以通过一个加法器来完成,但电路要变得相对复杂一些。 VCO 输出波形和输入调制电压V 4 的关系如图4 所示。由图可见,输出信号频率随着输入信号的变化而变化,从而实现了调频功能。 图4 锁相环调频实验结果波形 3 锁相环鉴频的仿真电路 用锁相环可实现调频信号的解调,其原理框图如图5 所示。为了实现不失真的解调,要求锁相环的捕捉带必须大于调频波的最大频偏,环路带宽必须大于调频波中输入信号的频谱宽度。
高性能数字锁相环高层次模型及电路技术研究锁相环(Phased Locked Loop,PLL)是一种能够高效地对一定频率的信号的相位进行跟踪的负反馈控制闭环系统。近些年来,随着数字电路的迅猛发展,数字锁相环电路作为其中的重要组成部分得到了快速的发展和广泛的应用。相比于传统模拟锁相环,数字锁相环有更快的锁定时间、更好的稳定性、更佳的抗干扰能力以及易于移植。因此本文通过研究全数字锁相环的相关技术,建立高层次系统仿真模型并电路实现。本文主要工作内容:(1)分析了锁相环的工作原理和数学模型,采用Matlab仿真工具,由顶层到底层、模块化的实现方法,对电荷泵锁相环进行了建模和仿真验证,研究了相关参数对锁相环性能的影响。(2)分析了全数字锁相环(All digital Phased Locked Loop,ADPLL)的工作原理与电路技术,对比例积分结构的全数字锁相环的各个模块建立数学模型,推导了基于比例积分全数字锁相环的系统模型。仿真及验证了数字锁相环整体模型,研究了关键参数对锁相环性能的影响,仿真结果表明了基于比例积分控制的数字锁相环的锁定速度快和动 态响应好的特点。(3)基于高层次模型,采用比例积分策略的控制方式实现了高性能全数字锁相环,在改变输入频率的情况下,可以通过调 整环路模块中的比例积分参数,使锁相环进行锁定,拓宽了频率跟踪 的范围。基于Quartus II软件完成了数字鉴相器、数字滤波器、数控振荡器以及整体结构的设计,编译和综合,完成了对该电路各个模 块以及整体的功能仿真及分析。在FPGA开发平台上完成硬件测试, 由于开发平台CMOS数据接口对输入输出频率的限制,论文重点在输
电荷泵锁相环的基础研究 随着科技的不断发展，各种电子设备如手机、电视、计算机等已成为人们日常生活和工作中不可或缺的工具。为了满足人们对电子设备性能和功能不断增长的需求，各种先进的信号处理技术和电路设计方法被引入到这些设备中。其中，电荷泵锁相环（Charge Pump Phase-Locked Loop，简称CP-PLL）是一种非常重要的技术，它在频率合成、相位跟踪和信号恢复等领域有着广泛的应用。本文将围绕电荷泵锁相环的基础研究展开讨论。 电荷泵锁相环的研究已经经历了数十年的发展历程。在国内外相关领域的研究中，理论研究和实验研究都取得了重要的进展。在理论方面，研究人员对电荷泵锁相环的相位检测、环路控制、输出调节等各个组成部分进行了深入的分析和建模，提出了一系列有效的算法和电路设计。在实验方面，科研人员通过精心设计的实验方案，验证了电荷泵锁相环在各种不同场景下的性能表现。 电荷泵锁相环是一种基于相位检测和环路控制技术的闭环控制系统。它通过将输入信号与参考信号进行相位比较，产生一个控制电压，用于调节振荡器的频率和相位，从而使输出信号与参考信号保持同步。相位检测是电荷泵锁相环的核心组成部分，它通过比较输入信号和反
馈信号的相位差，产生一个与相位差成正比的电流或电压。这个电流或电压作为控制信号输入到环路控制器中，用于调节电荷泵的工作状态。 环路控制器通常由一个运算放大器和一个电荷泵组成。运算放大器将相位检测器的输出信号进行放大，以产生足够的控制电压。电荷泵则将控制电压转化为电流，用于调节振荡器的频率和相位。 输出调节部分通常由一个低通滤波器和一个振荡器组成。低通滤波器用于滤除电荷泵产生的交流分量，只保留直流成分，从而使控制电压能够平滑地调节振荡器的频率和相位。振荡器则产生最终的输出信号，其频率和相位受控制电压调节。 本文采用文献调研和理论分析相结合的方法，对电荷泵锁相环的相关研究进行了深入的研究。通过查阅相关文献和专利，了解了电荷泵锁相环的国内外研究现状和发展趋势。对电荷泵锁相环的相位检测、环路控制、输出调节等各个组成部分进行了详细的分析和建模，建立了系统的数学模型。基于所建立的数学模型，对电荷泵锁相环的性能进行了模拟和预测，为后续实验设计和性能优化提供了重要的理论依据。本文在研究过程中，有以下几个创新点：
电荷泵锁相环的模型研究和电路设计 电荷泵锁相环的模型研究和电路设计 引言 随着现代电子技术的迅猛发展，时钟信号在各类电子设备中扮演着至关重要的角色。电荷泵锁相环（Charge Pump Phase-Locked Loop，CPPLL）是一种常见的时钟生成和频率合成技术。它通过控制电荷泵电路中的电荷传输来实现精确的时钟频率控制，广泛应用于通信、计算机等领域。本文将对电荷泵锁相环的模型研究和电路设计进行详细介绍。 一、电荷泵锁相环的模型研究 1. 电荷泵锁相环的基本原理 电荷泵锁相环的基本结构由相位比较器、电荷泵、低通滤波器和压控振荡器（Voltage Controlled Oscillator，VCO）组成。其工作原理可以简单地分为两个阶段：锁定阶段和跟踪阶段。 在锁定阶段，相位比较器将参考信号和反馈信号进行比较，并产生一个误差信号。电荷泵根据误差信号的大小和极性来控制电荷传输，通过改变电荷泵的输出电荷来调整反馈信号的相位。低通滤波器将电荷泵的输出信号滤波为直流电压作为VCO 的控制信号，进而调整VCO的频率。 在跟踪阶段，VCO输出的频率已经与参考信号的频率非常 接近。相位比较器仅用于微小的频率校正。这样就能稳定地生成与参考信号频率相同或相近的时钟信号。 2. 电荷泵锁相环的数学模型 为了更好地理解电荷泵锁相环的工作原理，我们需要建立其数学模型。
设参考信号的频率为f_r，VCO输出的频率为f_vco，电荷泵的传输系数为K_cp。根据反馈原理可得到以下关系式：f_r = f_vco + Δf 其中Δf为误差频率，表示参考信号与VCO输出频率的差值。 在锁定阶段，Δf较大，电荷泵通过调整电荷传输来减小Δf，即： Δf = -K_cp * V_cp V_cp为电荷泵的输出电压。 在跟踪阶段，Δf较小，所以按照一阶近似可以得到： Δf ≈ -K_cp * V_cp 3. 电荷泵锁相环的性能指标 电荷泵锁相环的性能指标主要包括相位噪声和锁定时间两个方面。 相位噪声指的是VCO输出的时钟信号的相位波动程度。相位噪声越小，说明时钟信号的稳定性越高。 锁定时间是指CPPLL从失锁状态转变为锁定状态所需的时间。较短的锁定时间有助于提高系统的响应速度。 二、电荷泵锁相环的电路设计 1. 相位比较器设计 相位比较器的设计是电荷泵锁相环的重要环节。常用的相位比较器包括边沿比较器、倍频器和相位频率检测器等。 边沿比较器通过比较参考信号和反馈信号的上升沿或下降沿来产生误差信号。倍频器是利用频率倍增原理将参考信号倍频后与反馈信号进行比较。相位频率检测器则是通过测量相位差和周波数差来产生误差信号。 2. 电荷泵电路设计
锁相环的ADS仿真 实验报告
一．ADF4113芯片介绍 1.概述 频率合成器中的ADF4113可用于在上变频和下变频上执行本地振荡器，无线接收器和发送器部分。他们包括一个低噪声数字PFD（相位频率侦测器），一个精密电荷泵，一个可编程参考分频器，可编程A和B计数器和一个双模预置分频器性（P/P+1）。A（6-bit）和B（13-bit）计数器，会同双模分频器性（P/P+1），实现一个N分频器（N =BP+A）。此外，14位的参考计数器（R计数器）在PFD 输入时允许投入可选REFIN频率。如果用合成器被一个外部环路滤波器和电压控制振荡器使用，那么一个完整的PLL（锁相环）就可实现。 该器件工作在2.7 V至5.5 V的电压供应范围内，并且可以不使用时使其开路。 2.电路描述 参考输入部分： 参考输入级如图24。SW1和SW2是常闭开关。SW3是常开。当电源关闭时，SW3是封闭的和SW1和SW2打开。这将确保在电源关闭在REFIN引脚上没有加载。 射频输入级： RF输入阶段如图25所示。其次是一个2级限幅放大器生成一个CML（电流模式逻辑）时钟电平所需的预分频器。
预分频器性（P / P+1） 该双模预置分频器性（P / P+1），随着A和B计数器，使大型分频比，N，实现（每组的BP +A）。该双模预分频器，操作在CML时钟电平，对CMOS A 和B计数器需要设置时钟从射频输入级平台并划分到了可管理的频率。预分频器是可编程的。它可以设置软件到达8 / 9，16/17，32/33，或64/65。它是基于同步4 / 5的核心。 A和B计数器 A和B的CMOS计数器连结模数双重预分频器，使其允许在一个广泛的区域的PLL反馈比例不等计数器。计数器将被指定的工作，当预分频器的输出小于等于200MHz。因此，随着一个 2.5GHz的RF输入，分频器16/17的频率值是有效的，但对8 / 9值无效。 相位频率侦测器（PFD）和电荷泵 在PFD需要从R计数器和N计数器输入（N=BP + A）并且按比例生成的、输出相位和它们之间的频率差。图27是一个简化示意图。在PFD包括一个控制了antibacklash脉冲宽度的可编程延迟单元。这种脉冲确保在PFD转移方程中没有死区，并最大限度地减少相位噪声和参考杂散。两个bit在参考寄存器锁存，ABP2和ABP1控制宽度脉冲。
锁相环相位噪声与环路带宽的关系分析 0 引言电荷泵锁相环是闭环系统，系统各个部分都是一个噪声源，各部分噪声的大小不仅与电路本身有关，而且还与环路带宽等因素有关。因此，设计时必须分析其各频率范围内噪声源影响力的大小，权衡确定环路带宽与各噪声源的相互制约关系。以下利用锁相环的等效噪声模型，重点分析电荷泵锁相环系统的相位噪声特性，得出系统噪声特性的分布特点以及与环路带宽的关系。 1 电荷泵锁相环的基本原理图1 为电荷泵锁相环的示意图，主要由鉴相鉴频器(PFD)、电荷泵、滤波器、压控振荡器(VCO)、分频器等5 部分组成，鉴相鉴频器主要用来检测输入信号x(t)与反馈信号xf(t)的频率、相位误差，并产生UP，DOWN 信号控制电荷泵的开关。电荷泵由两个对称的电流源和开关组成。电荷泵的开关会对滤波器上的电容充放电，电流经过滤波器滤波后滤掉高频信号，在滤波器上产生能调整压控振荡器频率和相位的电压v(t)。当v(t)上的电压被调整为一个合适的电压值时，xi(t)的频率和相位与x(t)的一致，系统最终处于平衡状态，从而实现对输入信号的跟踪。 2 电荷泵锁相环的噪声模型与相位噪声特性分析电荷泵锁相环的环路等效噪声模型可以用锁相环各子模块附加噪声源表示。图2 给出了带有无源滤波器锁相环噪声源模的型。设fm 为距离调制频率的偏移量，该图中主分频器、参 考时钟分频器的均方噪声功率谱密度分别被表示为ψd(fm)和ψrcf(fm)；鉴相鉴频器的相位噪声被表示为ψpd(fm)；晶体振荡器的相位噪声被表示为ψx(fm)；相位噪声源的单位是电荷泵的噪声被等价为电流源inp(fm)(单位：)；滤波器的噪声被等价为电压源Vnf(fm)(单位：的自由振荡噪声被表示为 环路输出信号的均方噪声功率谱密度被表示为它是闭环情况下所有噪声源
锁相环设计 锁相环路(PLL)通常由鉴相器(PD)、环路滤波器(LP)、压控振荡器(VCO)和可编程分频器组成，外部晶体振荡器经R分频产生的参考频率与VCO的输出频率经N分频后，在鉴相器中相位比较，产生误差控制电压，经环路滤波器滤除高频分量和噪声后，控制VCO产生所需振荡频率。 图1 锁相环的基本框图 锁相环路(PLL)和AGC电路一样，也是一种反馈控制电路。它是一个相位误差控制系统，是将参考信号与输出信号之间的相位进行比较，产生相位误差电压来调整输出信号的相位，以达到与参考信号同频率的目的，从而实现了对信号的频率漂移进行跟踪。在达到同频率的状态下，两个信号之间的稳定相差亦可做得很小。下面介绍锁相环工作的大致过程： 鉴相器是个相位比较装置。它把输入信号和压控振荡器的输出信号Uo(t)的相位进行比较，产生对应于两个信号相位差的误差电压Ue(t)。环路滤波器的作用是滤除误差电压、Ue(t)中的高频成分和噪声，以保证环路所要求的性能，增加系统的稳定性。压控振荡器受环路滤波器输出电压Uo(t)的控制，使振荡频率向参考频率靠拢，二者的差拍频率越来越低，使两者的频率相同、保持一个较小的剩余相差直至消除频差而锁定为止。在环路开始工作时，如果输入信号频率与压控振荡器频率不同，则由于两信号之间存在固有的频率差，它们之间的相位差就会一直变化，结果鉴相器输出的误差电压就在一定范围内变化。在这种误差电压的控制下，压控振荡器的频率也在变化。所以，锁相就是压控振荡器被一个外来基准信号控制，使得压控振荡器输出信号的相位和外来基准信号的相位保持某种特定关系，达到相位同步或相位锁定的目的。若压控振荡器的频率能够变化到与输入信号频率相等，在满足稳定性条件下就在这个频率上稳定下来。达到稳定后，输入信号和压控振荡器输出信号之间的频差为零，相差不再随时间变化，误差电压为一固定值，这时环路就进入“锁定”状态。这就是锁相环工作的大致过程。 下面以美国国家半导体公司的锁相芯片LMX2326进行说明。
cmos电荷泵锁相环的研究与设计 CMOS电荷泵锁相环的研究与设计 引言 现今社会中，电力的使用已经广泛地应用到各个方面。而在许多电路中，锁相环是重要的模块之一。因此，在设计和制造芯片的过程中，电荷泵锁相环技术被广泛应用。 本文旨在介绍CMOS电荷泵锁相环的研究与设计，主要包括锁相环的基本原理、电荷泵锁相环的研究现状、电荷泵锁相环的设计等内容。 锁相环的基本原理 锁相环主要由相频检测器、环路滤波器、电荷泵和振荡器等部分构成。其中，振荡器产生基准频率信号，相频检测器将输入信号和基准频率信号相比较后，得到误差电压，环路滤波器对误差电压做滤波处理，以便不影响锁相环的稳定性。电荷泵会将被滤波后的误差电压转化为电荷，并把电荷积累到电容上，从而驱动振荡器输出更加稳定的频率信号。 电荷泵锁相环的研究现状 电荷泵锁相环的研究已有多年的历史。早期的电荷泵锁相环由于技术限制，主要是使用单个电容和多个开关直
接控制电荷的流动。但随着半导体技术的发展，越来越多的新型电荷泵锁相环被设计出来了。 目前，一种新型的CMOS电荷泵锁相环被广泛研究和应用。这种锁相环的电荷泵采用了高速CMOS技术，能够在较短的时间内将电荷从一个电容传输到另一个电容，并在电容之间产生间歇性的开关，使电荷积累在电容上。相比之前的电荷泵锁相环，这种新型的锁相环不仅耗电量更低，也能更好地适应不同的频率。 电荷泵锁相环的设计 在进行电荷泵锁相环的设计时，需要考虑多个因素。首先是相频检测器的设计。一种常见的设计是利用多相相频检测器，可以提高锁相环的稳定性和精度。其次是环路滤波器的设计，主要是用于减小误差电压的波动，减轻电荷泵的负载，使系统更加稳定。 另外，电荷泵的设计也很重要。在设计电荷泵时，需要考虑它的时间响应、电容的大小和电荷的传输效率等因素。总体而言，电荷泵应该能够在最短的时间内将电荷传输到电容上，并且能够保证传输的电荷量不大不小，以免影响锁相环的稳定性。 结论 锁相环是一个重要的电路模块，在很多应用中都扮演着重要的角色。电荷泵锁相环是近年来比较热门的研究方
宽频率低抖动锁相环的研究与设计 摘要：为了达到宽频带和低抖动的频率输出，必须借助于高速传输系统。因此，需要实行一种可以有效管理环路带宽的策略以维护锁定频率，减少环路噪声并加快环路的锁定。即通过比较器模块，可以实现全局参考的调节功能，从而有效地比较控制电压和参考电压，并且可以根据需要调整环路参数，以缩短锁定时间，进而提升系统的性能。 关键词：宽频率；低抖动；锁相环；研究；设计 由于具有宽频带、低抖动、快速锁定等优势，锁相环已成为高速通信和电子传输系统的关键组成部分，并且受到了广泛的应用。本文提供的环路宽带校正方式能够优化相位锁定环的输出频段，以满足更低的抖动时钟需求。运用调节电路比较器部件，能够根据控制电压Vctrl和参照电压Vref的不同，调控各模块的电流，经过在各种频率范围内变化环路的带宽，能够提升锁定效率，减小相位锁定环产生的噪声。 一、锁相环的工作原理 1、基本工作原理 压控振荡器提出两个信号，一用于输出，另一进行相位对比，控制振荡器的相位差异，以保障振荡器频率的稳定性。若相位差异发生改动，PLLIC的电压输出会有对应的改变，进而影响VCO，直到相位差异重回正常，执行锁频功能。这种封闭电路能够确保振荡器的频率和相位与输入信号始终保持一致。 2、模拟锁相环工作原理 模拟锁相环的构成部分，包括压控振荡器、相位参考提取电路和控制电路，是实现锁相的主要因素，共同作用于控制信号的频率波动，以顺利完成锁相。压控振荡器输出的波动与目标频率相匹配，而相位参考提取电路则通过将其与输入
的基准信号进行比较产生误差，控制电路的功能则是将这些误差逐渐减小，由此 实现锁相，以达成同步的目标。 3、数字锁相环工作原理 数字锁相环的核心功能是对频率变动的电子设备进行监测，由一个相位参考 电路、一个晶体振动器、一个频率分割器、一个相位比较器和一个脉冲删除门构成。通过相位比较器将分频器产出的信号频率与预设频率进行对比，当本地频率 相对较高，可以采用脉冲删除门来抑制一个脉冲的输入，以此来降低系统的振荡 频率；反之，则可以在两个输入脉冲之间增加一个脉冲，从而实现更高效的同步。 二、宽频率低抖动锁相环的设计 1、压控振荡器电路 压控振荡器VCO作为锁相环的核心组件，肩负着确定工作频率范围的任务。 鉴于LC-VCO的尺寸较大，而且实际的频率要求较高，因此其调频范围较窄，我 们选择了环形VCO结构作为设计方案。同时，因为单端环形振荡器存在比较大的 噪声问题，在设计过程中选用了由三级差动延迟单元和偏置电路构成的可以减低 共模噪声的差动环形设计。 通过三级差分延迟单元的环形振荡器电路结构，可以实现一个有效的负反馈 机制，其中每一级的差分都不超过3。采用N级延迟单元构建的环形振荡器电路，为获得较高的震荡频率，需要对功耗、面积等多个因素进行综合考虑，以使延时 单元的级数N不过大。 2、鉴频鉴相器电路（PFD） 锁相环的核心组成部分鉴频鉴相器，其主要功能是检测参考时钟与反馈时钟 的相位变化，产生出一种和相位差现行比例相关的归一化窄脉冲电压信号，进而 去操控电荷泵的充电和放电开关。明显存在的不良现象就是"死区"，即无输出反 应情况，这时环路会呈现出一种误导性的锁定现象。在本文中，选用的鉴相器电 路为三态鉴频结构，鉴相范围为-2π-2π，拥有捕获范围广泛，电路简洁等优点。该主电路由两个D触发器和一个延时复位回路组成，其中四个输入和一个非门的
锁相环模型分析 张堉萌;陆水光 【摘要】微电子技术就是一项现代化的通信技术,它包含了集成电路设计、工艺、版图设计等领域,而锁相环是现代通信系统中的核心部分.文中以PLL的基础模块和运行模式为基础,阐述了不同模块的功能作用和运算,重点以电荷泵锁相环为基础,推导它的传输函数以及整个PLL的系统数学模型,最后,用candance仿真软件进行模块仿真分析. 【期刊名称】《通信电源技术》 【年(卷),期】2017(034)004 【总页数】3页(P71-73) 【关键词】锁相环原理;推导过程;传输函数;candance仿真 【作者】张堉萌;陆水光 【作者单位】福州大学物理与信息工程学院,福建福州350116;福州大学物理与信 息工程学院,福建福州350116 【正文语种】中文 经过了几代人的努力，锁相环技术已经得到了巨大的发展。跨国 IC公司掌握着多 数现代高端的锁相环产品。 2005年11月，美国国家半导体推出了LMX2531delta-slgma PLL芯片，此芯片号称当时业界相位噪声最低，噪声可低至-160 dBc/Hz以下。2009年3月30日，该公司又推出了LMK01000系列，其抖动可低于30 fs。
2007年7月，德州仪器推出了可编程的 1：4 锁相环时钟发生器，此时钟发生器能输出 9 种不同的时钟信号，以满足各种需求。 2012年，特瑞仕半导体公司推出了XC25BS5系列PLL时钟发生器，该时钟发生器通过微调技术，从1.3～2 047的分频因子和6～2 047的倍频因子中可以选择任意值[2]。 我国锁相环技术较为落后，高端的锁相环技术只被较少的企业所认知，因此多数的相关产品需要通过进口来解决。此外由于我国信息产业迅速发展，作为其关键部分的锁相环产品，市场需求面临严重空缺，因此研究锁相环技术就显得意义非凡。 2.1 锁相环的基本捕获信号的过程 锁相环由三个基础部分构成的：鉴相器(Phase Detector)或者鉴频器(Frequency Detector)，环路滤波器(Low-Pass Filter)和压控振荡器(Voltage-Controlled Oscillator)。一个简单的锁相环电路通过以上模块就构建成功了。 鉴相器是对VCO输出信号vo的相位和输入参考信号vp的相位对比，输出误差电压信号vd，近似正比于相位差θe，其中用Km表示鉴相器的增益，误差电压为然后，鉴相器输出直流分量和交流分量，其中交流分量和直流分量中的高频分量被环路滤波器所滤除。 vc(t)是来自低通滤波器的电压信号，而电压控制振荡器的自由振角频率为ω0，增益为Kvco，所以可得其振荡频率为： 锁相环工作流程如下： (1)参考信号与压控振荡器输出的频率和相位都不相同，存在θe的相位差，导致鉴相器产生误差电压vd。 (2)通过滤波器将无用的分量(高频，交流信号)滤掉，输出稳定的vc，该电压控制压控振荡器工作，并使其输出vo的频率相位接近于参考信号的频率相位，直至输入和输出的相位差为0，锁相环实现锁定。