单片机系统总线及扩展

11000000000000000~1101111111111111，即C000H~DFFFH；
11100000000000000~1111111111111111，即E000H~FFFFH。
•采用地址译码器的多片程序存储器的扩展（译码法）
例3 要求用2764芯片扩展8031的片外程序存储器，分配的地
21×210 = 211
地址空间： A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 最低地址： 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0000H 07FFH
最高地址： １
MCS-51单片机寻址范围：64KB
26×210 = 216即16位地址线
地址空间： A15A14A13A12A11A10A9A8A7··A0 单片机 ·· ·· × × × × × A10A9A8A7··A0 6116 ·· ·· 2KB
25 = 32
上式中：“×”表示0或1。
即单片机地址空间中包含有32个2KB。某片6116占据的是哪 2KB不能确定——地址浮动。 只有限定A15··A11的取值才能确定6116在系统中的地址 ·· ·· 范围。如，P2.5 = 1 ，选中6116的/CS线。设P2.7 P2.5 P2.4 P2.3 假定全为1
例2 使用两片2764扩展16 KB的程序存储器，采用线选法选
中芯片。扩展连接图如图所示。以P2.7作为片选，当P2.7=0时，
选中2764(1)；当P2.7=1时，选中2764(2)。因两根线(A13、A14)
未用，故两个芯片各有22=4个重叠的地址空间。它们分别为
用两片2764 EPROM的扩展连接图
则: 6116地址范围是B800H ~ BFFFH。

采用译码器划分的地址空间块都是相等的，如果将地址空间 块划分为不等的块，可采用可编程逻辑器件FPGA对其编程来代 替译码器进行非线性译码。
22
图8-6 存储器空间被划分成每块4KB
2233
2.2 外部地址锁存器 受引脚数的限制，P0口兼用数据线和低8位地址线，为了将
它们分离出来，需在单片机外部增加地址锁存器。目前，常用 的地址锁存器芯片有74LS373、74LS573等。 1．锁存器74LS373
2．译码法 使用译码器对AT89S51单片机的高位地址进行译码，译码
输出作为存储器芯片的片选信号。这种方法能够有效地利用 存储器空间，适用于多芯片的存储器扩展。常用的译码器芯 片有74LS138（3线-8线译码器）、74LS139（双2线-4线译码 器）和74LS154（4线-16线译码器）。
1144
2288
2．锁存器74LS573 也是一种带有三态门的8D锁存器，功能及内部结构与74LS373
完全一样，只是其引脚排列与74LS373不同，图8-10为74LS573引 脚图。
由图8-10，与74LS373相比，74LS573的输入D端和输出Q端依次 排列在芯片两侧，为绘制印制电路板提供方便
引脚说明： D7～D0：8位数据输入线。 Q7～Q0：8位数据输出线。 G ：数据输入锁存选通信号，该引脚与74LS373的G端功能相 同。
4
1 系统扩展结构 AT89S52单片机采用总线结构，使扩展易于实现，
AT8பைடு நூலகம்S52单片机系统扩展结构如图8-1所示。
图8-1 AT89S52单片机的系统扩展结构
55
由图8-1可以看出，系统扩展主要包括存储器扩展和I/O 接口部件扩展。
AT89S52单片机的存储器扩展即包括程序存储器扩展又包 括数据存储器扩展。AT89S52单片机采用程序存储器空间和 数据存储器空间截然分开的哈佛结构。扩展后，系统形成了 两个并行的外部存储器空间。

RD、WR为数据存储器和 I/O口的读、写控制信号。执 行MOVX指令时变为有效。
74LS373引脚
1、控制位OE： OE=0时，输出导通 2、控制位G： 接ALE 3、Vcc=+5V 4、GND接地
1 74LS373为8D锁存器，其主要特点在于：
控制端G为高电平时，输出Q0～Q7复现输入D0～ D7的状态；G为下跳沿时D0～D7的状态被锁存在Q0 ～Q7上。
MOV DPTR, #0BFFFH ;指向74LS373口地址
MOVX A, @DPTR ;读入
MOV @R0， A
;送数据缓冲区
INC R0
;修改R0指针
RETI
;返回
用74LS273和74LS244扩展输入输出接口
地址允许信号ALE与外部地址锁存信号G相连；
单片机端的EA与单片机的型号有关;
存储器端的CE与地址信号线有关。
P... 2.7 P2.0
ALE 8031
P... 0.7 P0.0
EA
PSEN
外部地址
G
锁存器
I...7
O... 7
I0 O0
A... 15
CE
A8
外部程序
存储器
A... 7 A0
D7. . . D0 OE
6264的扩展电路图
图中CS（CE2）和CE引脚均为6264的片选信号，由于该扩展电路 中只有一片6264，故可以使它们常有效，即CS（CE2）接+5V ，CE接地。6264的一组地址为0000H～1FFFH。
存储器地址编码
SRAM6264：“64”—— 8K×8b = 8KB 6264有13根地址线。 地址空间： A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 最低地址： 0 0 0 0 0 0 0 0 0 0 0 0 0 0000H 最高地址： 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFFH MCS-51单片机寻址范围：64KB 26×210 = 216即16位地址线 地址空间： A15A14A13A12A11A10A9A8A7······A0 单片机

译码法的另一个优点是若译码器输出端留 有剩余端线未用时，便于继续扩展存储器或I/O 口接口电路。
译码法和线选法不仅适用于扩展存储器(包 括外RAM和外ROM)，还适用于扩展I/O口(包括各 种外围设备和接口芯片)。
译码有两种方法：部分译码法和全译码法。
部分译码：存储器芯片的地址线与单片机系统的地址线顺 次相接后，剩余的高位地址线仅用一部分参加译码。部分 译码使存储器芯片的地址空间有重叠，造成系统存储器空 间的浪费。 部分译码法的一个特例是线译码。所谓线译码就是 直接用一根剩余的高位地址线与一块存储器芯片的片选 信号CS相连，同时通过非门与另一块存储器芯片的片选 信号CS相连。 全译码：存储器芯片的地址线与单片机系统的地址线顺次 相接后，剩余的高位地址线全部参加译码。这种译码方法 存储器芯片的地址空间是唯一确定的，但译码电路相对复 杂。
2 2764
8031
CE GND
EA Vss
上图为8XX51单片机扩展单片程序存储器2764的电路 图。
其8个重叠的地址范围为如下： 0000000000000000~0001111111111111，即：0000H~1FFFH； 0010000000000000~0011111111111111，即：2000H~3FFFH； 0100000000000000~0101111111111111，即：4000H~5FFFH； 0110000000000000~0111111111111111，即：6000H~7FFFH； 1000000000000000~1001111111111111，即：8000H~9FFFH； 1010000000000000~1011111111111111，即：A000H~BFFFH； 1100000000000000~1101111111111111，即：C000H~DFFFH； 1110000000000000~1111111111111111，即：E000H~FFFFH。

数据总线: 由P0口提供。 此口是双向、 输入 三态控制的8位通道口。
MCS-51系统扩展的实现
外部总线的扩展 程序存储器的扩展
存储器的扩展 数据存储器的扩展
MCS-51系统外部总线的扩展
通常，微机的CPU外部都有单独的并行地 址总线、数据总线、控制总线。
MCS-51单片机由于引脚的限制，数据总 线和地址总线是复用的。
系统扩展容量 芯片数目= 存储器芯片容量
若所选存储器芯片字长与单片机字长不一 致，则不仅需扩展容量，还需字扩展。所需 芯片数目按下式确定：
芯片数目= 系统扩展容量 × 系统字长 存储器芯片容量 存储器芯片字长
ห้องสมุดไป่ตู้
扩展程序存储器常用EPROM芯片：
2716(2K×8位)、2732(4KB)、2764(8KB)、 27128(16KB)、27256(32KB)、27512(64KB)。
8051单片机的总线扩展
系统扩展概述
最小应用系统
单片机系统的扩展是以基本的最小系统为 基础的, 故应首先熟悉最小应用系统的结构。
实 际 上 ， 内 部 带 有 程 序 存 储 器 的 8051 或 8751单片机本身就是一个最简单的最小应用系 统，许多实际应用系统就是用这种成本低和体 积小的单片结构实现了高性能的控制。
地址需要锁存：为了能把复用的数据总线 和地址总线分离出来以便同外部的芯片正确 的连接，需要在单片机的外部增加地址锁存 器，从而构成与一般CPU相类似的三总线结 构。
MCS-51系统外部总线的扩展
一、以P0口作低8位地址及8位数据的复用总线
复用，即一段时间内作两种或两种以上用途。 在这里指P0口在每个CPU周期的前半个周期输出低8 位地址，由地址锁存器锁存，然后由地址锁存器代替P0口 输出低8位地址。后半个周期进行8位数据的输入输出。

序 状态 字 寄存 器 （ Ｓ 、 Ｐ Ｗ） 寄存 器 Ｂ和暂 存 器组 成 ： 低 ８位 Ｔ ０两 个 特殊 功 能寄 存 器 组 成 ． １由高 ８ Ｌ Ｔ 控 制 器 由程 序 计 数 器 （ Ｃ） 堆 栈 指 针 （Ｐ 、 据 位 Ｔ 和低 ８ Ｔ １ Ｐ 、 Ｓ ）数 Ｈ１ 位 Ｌ 两个 特 殊 功能 寄存 器组 成 ． 指 针 （ Ｐ Ｒ） 指令 寄存 器 和指 令 译码 器组 成 ． ＤＴ 、 ２１ ．． ４中断 系统
分 圳 为 ｌ 、 】Ｐ 、３口 ， 个 端 ｎ都 是 ８位 片 机 各 单 元 和 功 能模 块 能 自动 协 洲 下 有 顺 作 ． Ｐ 、２ Ｐ ０ 每 ｕ ｒ 的 ， ８根 ｆ脚 线 ， 有 Ｊ １ ４个 并 行 端 口共 有 ３ ２根 线 ． 每 控 制信 号 是 通过 控 制线 负 责传 送 ．单 片机 对 外呈 个 端 ｉ 的 输 入 或 输 出 可 以 按 字 节 操 作 ． 也 可 以按 现 的控 制总 线是 由它相关 控 制引 脚 线组 成 ．控制 － １
时， 采用 ８ 数据 总线形 式 ， １ １ 成． 位 由 ７ Ｆ完 ＇ ０ ２２３控 制 总 线 ．． ＭＣ 一 ｌ 片 机 有 ４个 ８位 准 双 向 并 行 Ｉ Ｓ ５ ／ Ｏ 单 片机 Ｃ Ｕ的控 制器 发 出控 制 信 号 ． Ｐ 指挥 单
２Ｉ ．＿ 入 ／ 出 （／ 端 口 ５输 输 Ｉ Ｏ）
２１ ０ ２年第 ７期
福 建 电
脑
１３ ５
基 于 单 片机 三 总 线 结构 的 系统 扩展 研 究 与 应 用
龙诺 春
（广 东 白 云 学 院 电 气 与 信 息 工 程 学 院 广 东 广 州 ５ ０ ５ １ ４ ０）
【 摘 要 】 单 片机 虽 已集成 了许 多应 用单 元和 功 能模 块 ， ： 但在 实际应 用 中还 不 能 满足 需要 ， 还 应进 行 系统 扩展 ．本 文在介 绍 Ｍ Ｃ 一 ｌ单 片机 基 本 结构 的基 础上 介 绍 它的地 址 总 线 、数据 总 脑

#2存储器端口地址：A=1（P2.6=1），B=0（P2.7=0） ，C=0：选中#2存储器，所以#2存储器的端口地址为： 4000H～7FFFH。
8.2.3 数据存储器的扩展
1．数据存储器概述 数据存储器即随机存取存储器，用于存放可随时修改的
数据信息。它与ROM不同，对RAM可以进行读、写两种操作 。RAM为易失性存储器， 断电后所存信息立即消失。
2
2．片内无程序存储器的最小应用系统 片内无程序存储器的芯片构成最小应用系统时，必须 在片外扩展程序存储器。 由于一般用做程序存储器的 E2PROM芯片不能锁存地址，故扩展时还应加一个地址 锁存器，构成一个三片最小系统，如图8-1b所示。该 图中74LS373为地址锁存器，用于锁存低8位地址。
3
8.1.2 系统扩展的内容与方法
IN改数据指针
DJNZ R7, AGAIN ; 判断数据是否传送完成
RET
END
26
【C51程序】：
#include <AT89X51.h>
#include <absacc.h>
#define uchar unsigned char
#define uint unsigned int
11
图8-5 74LS138管脚图
图8-6 74LS138的译码关系
12
8.2存储器的扩展
8.2.1 存储器扩展概述 AT89S系列单片机具有64 KB的程序存储器空间， 其中 AT89S51单片机含有4 KB 的片内程序存储器。当单片机程 序超过4 KB时，就需要进行程序存储器的扩展。
AT89S系列单片机的数据存储器与程序存储器的地址空 间是互相独立的，其片外数据存储器的空间可达64 KB， 而片内的数据存储器空间只有128 B。如果片内的数据存 储器不够用时，则需进行数据存储器的扩展。

P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 A15 A14 A13 A12 A11 A10 A9 A8 P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 A7 A6 A5 A4 A3 A2 A1 A0
MCS-51单片机的地址总线为16位，它的存储器最大的 扩展容量为216，即64K个单元。
2013-6-27
单片机原理及其应用
20
8.3 程序存储器扩展
8.3.2 外部程序存储器扩展原理及时序
（一） 外部程序存储器扩展使用的控制信号
（1）EA——用于片内、片外程序存储器配置， 输入信号。当EA=0时，单片机的程序存储器全部为扩 展的片外程序存储器；当EA=1 时，单片机的程序存 储器可由片内程序存储器和片外程序存储器构成，当 访问的空间超过片内程序存储器的地址范围时，单片 机的CPU自动从片外程序存储器取指令。 （2）ALE——用于锁存P0口输出的低8位地址。 （3）PSEN ——单片机的输出信号，低电平时， 单片机从片外程序存储器取指令；在单片机访问片内 2013-6-27 单片机原理及其应用 程序存储器时，该引脚输出高电平。
2013-6-27 单片机原理及其应用 11
8.2 半导体存储器
8.2.2 只读存储器 只读存储器（Read Only Memory，ROM），ROM 一般用来存储程序和常数。ROM是采用特殊方式写入 的，一旦写入，在使用过程中不能随机地修改，只能从 其中读出信息。与RAM不同，当电源掉电时，ROM 仍 能保持内容不变。在读取该存储单元内容方面，ROM 和RAM相似。只读存储器有掩膜ROM、PROM、EPROM、 E2PROM（也称EEPROM）、Flash ROM等。它们的区 别在于写入信息和擦除存储信息的方式不同。

2．译码法 使用译码器对AT89S51单片机的高位地址进行译码，译码 输出作为存储器芯片的片选信号。此方法能有效地利用存储 器空间，适于多芯片的存储器扩展。常用译码器芯片有 74LS138（3-8译码器）、74LS139（双2-4译码器）和 74LS154（4-16译码器）。
12
若全部高位地址线都参加译码，称为全译码；若仅部分高 位地址线参加译码，称为部分译码。部分译码存在着部分存 储器地址空间相重叠的情况。
1．线选法 是直接利用系统的某一高位地址线作为存储器芯片（或I/O
接口芯片）的“片选”控制信号。为此，只需要把用到的 高位地址线与存储器芯片的“片选”端直接连接即可。
1. 线选法 优点：电路简单，不需另外增加地址译码器硬件电路，体 积小，成本低。
缺点：可寻址的芯片数目受限制。另外，地址空间不连续， 每个存储单元的地址不唯一，这会给程序设计带来不便，适 用于外扩芯片数目不多的系统。
2
8.1 系统扩展结构 AT89S51采用总线结构，使扩展易于实现，系统并行扩 展结构如图8-1所示。
图8-1 AT89S51单片机的系统并行扩展结构
3
由图8-1可看出，系统扩展主要包括存储器扩展和I/O接口 部件扩展。
AT89S51存储器扩展即包括程序存储器扩展又包括数据 存储器扩展。AT89S51采用程序存储器空间和数据存储器空 间截然分开的哈佛结构。扩展后，形成了两个并行的外部存 储器空间。
15
（2）74LS139 双2-4译码器。这两个译码器完全独立，分别有各自的数 据输入端、译码状态输出端以及数据输入允许端，引脚如图 8-4，真值表如表8-2（只给出其中的一组）。
图8-4 74LS139引脚
16
以74LS138为例，如何地址分配。 例如，要扩8片8KB的RAM 6264，如何通过74LS138把 64KB空间分配给各个芯片？ 由74LS138真值表可知，把G1接到+5V，G2A* 、 G2B* 接地，P2.7、P2.6、P2.5（高3位地址线）分别接74LS138 的C、B、A端，对高3位地址译码，译码器8个输出Y7* ～ Y0* ，分别接到8片6264的各 “片选”端，实现8选1的片选。 低13位地址（P2.4～P2.0，P0.7～P0.0）完成对选中的 6264芯片中的各个存储单元的“单元选择”。这样就把 64KB存储器空间分成8个8KB空间了。

第8章单片机系统扩展及接口技术
第8章单片机系统扩展及接口技术
2764是8K×8位EPROM器件，用以存放程序和常 数．它有13根地址线A12～A0，能区分13位二进制地 址信息；213=8192种状态，即可选择8192个片内存储 器中任一字节单元．所以，称2764为8KB EPROM．这 13根地址线分别与89C51的P0口和P2.0～P2.4连接， 当89C51发送13位地址信息时，可分别选中2764片内 8KB存储器中的任何一个单元． 2764 的 CE 引 脚 为 片 选 信 号 输 入 端 ， 低 电 平 有 效．图中，CE接地表示选中该2764芯片．该片选信号 决定了2764的8KB存储器在整个89C51扩展程序存储器 64KB空间中的位置．根据上述电路的接法，2764占有 的扩展程序存储器地址空间为0000H～1FFFH．
第8章单片机系统扩展及接口技术
3.控制信号线 除了地址线和数据线之外，在扩展系统中还需要一些 控制信号线，以构成扩展系统的控制总线。这些信号有的 是单片机引脚的第一功能信号，有的则是第二功能信号。 其中包括： ①使用ALE作为地址锁存的选通信号作为扩展程序存储器的读选通信号。 ③以EA信号作为内、外程序存储器的选择信号。 ④以RD和WR作为扩展数据存储器和I/O端口的读、写 选通信号，执行MOVX指令时，这两个信号分别自动有效。 可以看出，尽管89C51单片机号称有四个I/O口，共32 条口线，但由于系统扩展的需要，真正能作为数据I/O使 用的，就只剩下P1口和P3口的部分口线了。
27128与2764一样，也有28个引脚：与2764不同 的是增加了一根地址线(A13,26脚)，而2764的26脚为 空脚(NC)．
第8章单片机系统扩展及接口技术
图中，27128是16K×8位EPROM芯片，14根地址 线A13～A0，可选中片内16KB程序存储器空间中任 一单元。27128的片选信号CE由P2.6(A14)送出，低 电 平 有 效 。 显 然 ， 27128 的 地 址 范 围 是 0000H ～ 3FFFH。 为了增加系统的可靠性，减少连线数目，系统 扩展应尽量避免采用多片小容量芯片的扩展方法， 而应直接采用一片相应容量的芯片． 目前，2716(2KB)已基本上不生产了，可直接 选用2764～27512(8KB～64KB)芯片．

即存储器芯片的选择和存储器芯片内部 存储单元的选择。
一、地址线的译码
存储器芯片的选择有两种方法：线选法和译码法。
1、线选法。所谓线选法，就是直接以系统的地址线作为 存储器芯片的片选信号，为此只需把用到的地址线与存储 器芯片的片选端直接相连即可。 2、译码法。所谓译码法，就是使用地址译码器对系统的 片外地址进行译码，以其译码输出作为存储器芯片的片选 信号。译码法又分为完全译码和部分译码两种。
MCS-51系列单片机片内外程序存储器的空 间可达64KB，而片内程序存储器的空间只有 4KB。如果片内的程序存储器不够用时，则需 进行程序存储器的扩展。
MCS-51存储器的扩展
存储器扩展的核心问题是存储器的编址 问题。所谓编址就是给存储单元分配地址。
由于存储器通常由多个芯片组成，为此 存储器的编址分为两个层次：
扩展数据存储器常用静态RAM 芯片： 6264（8K×8位）、62256（32K×8位）、 628128（128K×8位）等。
MCS-51存储器的扩展
P2.7～P2.0
ALE P0.0～P0.7 8031
EA PSEN
A15～A8 高8位地址
CLK Q7～Q0 A7～A0 I0～I7 地址锁存器
D0～D 7
二、以P2口作为高8位的地址总线
P0口的低8位地址加上P2的高8位地址就可以形成16位的 地址总线，达到64KB的寻址能力。
实际应用中，往往不需要扩展那么多地址，扩展多少用 多少口线，剩余的口线仍可作一般I/O口来使用。
三、控制信号线 ALE：地址锁存信号，用以实现对低8位地址的锁存。 PSEN：片外程序存储器读选通信号。 EA：程序存储器选择信号。为低电平时，访问外部程序存储 器；为高电平时，访问内部程序存储器。

使用74系列芯片作为I/O并行扩展的方法以及总线驱动芯片的使用方法使用74系列芯片作为I/O并行扩展的常见于过去单片机I/O口不够的情况，而且是需要大量的内存和程序存储器严重不足的情况下。

开关量输出的扩展经常使用的芯片是74LS273/74LS373/74LS573/74LS574等；这些芯片的共同特点是具有数据锁存的功能；开关量输入的扩展经常使用的芯片是74LS244/74LS245/74LS240等；这些芯片的特点是三态门，可以把多个芯片的输出，并联在一起而不会互相影响；通过138、139、153等译码选通芯片，把RD/WR/地址的高位信号（高3位或者高4位，看单片机系统中的芯片的数量）接到译码芯片，把译码芯片的输出接到锁存器的锁存输入，或者缓冲器的选通输入。

下面以74LS138为例。

要特别注意到，对245、574、273等使用TTL芯片以RAM方式做I/O扩展的，跟8255、8155、8253、8251、62256等系列芯片不一样的地方，就是：1）8255、8155、8253、8251、62256等芯片本身有wr、rd、ce等信号，所以138的地址译码输出，可以直接接到CE；但是，245、574、273等芯片，没有wr或者rd信号，因此，如果系统中有这样的芯片扩展，就需要把wr或者rd加入到138中；2）对于245或者244，要把数据读到数据总线上，芯片的数据的使能端必须是WR和地址译码数据的混和；3）对于要把数据总线上的数据，锁存到574或者273的数据输出端口上，必须锁存器的LE，是地址和wr的混和；因此，138的接法是：1、A15－》138的A2（3）2、A14－》138的A1（2）3、A13－》138的A0（1）4、RD和WR接74LS00，00的输出接138的E3(6)5、138的输出接245的E或者574的CLK；这样，使用MOVX a，@dptr的时候，才能在245的E上出现带地址的RD信号；使用MOVX@dptr,A的时候，才能在574的CLK上出现带地址的WR信号；参见574的真值表，可见，E应该接低电平；373、573与273、574有所区别：1、573是从低－》高－》低，在从高－》低的瞬间，锁存数据；但是，在高电平的时候，数据是直通的，所以也可以使用这个特性做缓冲器，把LE直接接高电平；OE是三态门，直接接地；2、但是138的输出是，当地址的输入有效的时候，是低电平，其它时间是高电平，所以在时序上跟573是不配合的，因此，573不能作为数据锁存器，除非138的输出加一个反向门接到LE；而574是上升沿锁存数据，138的输出直接作为锁存脉冲即可；如果系统中没有8255、8155、8253、8251、62256这样的芯片，也可以使用139，RD和wr 分别接入一个2-4译码器，译码器的输出分别接到245的E和574的LE，这样可以省去一个74LS00。

4.单片机常用的外存接口芯片
1）单片机与外存的接口芯片可选用EPROM， EEPROM ，PAGED EPROM， KEPROM等形式。 EPROM为紫外线擦除器可编程只读存储器。 EEPROM为电擦除可编程只读存储器。 PAGED EPROM为可页面寻址紫外线擦除器可编程只读 存储器。
KEPROM为有加密操作的电擦除可编程只读存储器。
8D 8Q 7D 74LS 7Q 6D 373 6Q 5D 5Q 4D 4Q 3D 3Q 2D 2Q 1D 1Q G OE
A7 A6 A5 A4 A3 A2 A1 A0
D7 D6 D5 D4 D3 D2 D1 D0
2732
CE GND
EA Vss PSEN
OE
1）由于是单片连接，所以不需地址译码，而将片选CS接地， 芯片的自然地址范围就是它可使用的地址范围： 0000000000000000-1111111111111111 2）或者也可用部分译码法译码，可选用其8个重叠的地址范 围 的任一个， 8个重叠的地址范围为如下： 0000000000000000-0001111111111111，即0000H-1FFFH； 0010000000000000-0011111111111111，即2000H-3FFFH； 0100000000000000-0101111111111111，即4000H-5FFFH； 0110000000000000-0111111111111111，即6000H-7FFFH； 1000000000000000-1001111111111111，即8000H-9FFFH； 1010000000000000-1011111111111111，即A000H-BFFFH； 1100000000000000-1101111111111111，即C000H-DFFFH； 1110000000000000-1111111111111111，即E000H-FFFFH。

②开始数据传送 在串行时钟线（SCL）保持高电平的情况下，串行数据线（SDA ）上发生一个由高电平到低电平的变化作为起始信号（START） ，启动I2C 总线。I2C总线所有命令必须在起始信号以后进行。 ③停止数据传送 在串行时钟线（SCL）保持高电平的情况下，串行数据线 （SDA）上发生一个由低电平到高电平的变化，称为停止信号（ STOP）。这时将停止I2C 总线上的数据传送。 ④数据有效性 在开始信号以后，串行时钟线（SCL）保持高电平的周期 期间，当串行数据线（SDA）稳定时．串行数据线的状态表示数 据线是有效的。需要一个时钟脉冲。 每次数据传送在起始信号（START）下启动，在停止信号 （STOP）下结束。 在I2C总线上数据传送方式有两种，主发送到从接收和从发 送到主接收。它们由起始信号（START）后的第一个字节的最低 位（即方向位R／W）决定。
①串行数据线（MISO、MOSI） 主机输入／从机输出数据线（MISO）和主机输出／ 从机输入数据线（MOSI），用于串行数据的发送和接收。 数据发送时．先传送MSB（高位），后传送LSB（低位）。 在SPI设置为主机方式时，MISO线是从机数据输入线 ，MOSI是主机数据输出线；在SPI设置为从机方式时， MISO线是从机数据输出线，MOSI是从机数据输入线。
8.1.1外部并行扩展原理
单片微机是通过芯片的引脚进行系统扩展的。 80C51系列带总线的单片微机芯片引脚可以构成图8－1所 示的三总线结构．即地址总线（AB）数据总线（DB）和控制总 线（CB）。具有总线的外部芯片都通过这三组总线进行扩展。 （1）地址总线（AB） 地址总线由单片微机P0口提供 低8位地址A0～A7，P2口提 供高8位地址A8～A15。P0口是地址总线低8位和8位数据总线复 用口，只能分时用作地址线。故P0口输出的低8位地址A0～A7必 须用锁存器锁存。 锁存器的锁存控制信号为单片微机ALE引脚输出的控制信 号。在ALE的下降沿将P0口输出的地址A0～A7锁存。P0、P2口 在系统扩展中用做地址线后便不能作为一般I/O口使用。 由于地址总线宽度为16位，故可寻址范围为64 KB。 （2）数据总线（DB） 数据总线由P0口提供，用D0～D7表示。P0口为三态双向

第8章思考与练习题解析【8—1】简述单片机系统扩展的基本原则和实现方法。

【答】系统扩展是单片机应用系统硬件设计中最常遇到的问题。

系统扩展是指单片机内部各功能部件不能满足应用系统要求时，在片外连接相应的外围芯片以满足应用系统要求。

80C5 1系列单片机有很强的外部扩展能力，外围扩展电路芯片大多是一些常规芯片，扩展电路及扩展方法较为典型、规范。

用户很容易通过标准扩展电路来构成较大规模的应用系统。

对于单片机系统扩展的基本方法有并行扩展法和串行扩展法两种。

并行扩展法是指利用单片机的三组总线(地址总线AB、数据总线DB和控制总线CB)进行的系统扩展；串行扩展法是指利用SPI三线总线和12C双线总线的串行系统扩展。

1．外部并行扩展单片机是通过芯片的引脚进行系统扩展的。

为了满足系统扩展要求，80C51系列单片机芯片引脚可以构成图8-1所示的三总线结构，即地址总线AB、数据总线DB和控制总线CB。

单片机所有的外部芯片都通过这三组总线进行扩展。

2．外部串行扩展80C51．系列单片机的串行扩展包括：SPI(Serial Peripheral Interface)三线总线和12C双总线两种。

在单片机内部不具有串行总线时，可利用单片机的两根或三根I／O引脚甩软件来虚拟串行总线的功能。

12C总线系统示意图如图8—2所示。

【8—2】如何构造80C51单片机并行扩展的系统总线?【答】80C51并行扩展的系统总线有三组。

①地址总线(A0～A15)：由P0口提供低8位地址A0～A7，P0 口输出的低8位地址A0～A7必须用锁存器锁存，锁存器的锁存控制信号为单片机引脚ALE输出的控制信号。

由P2口提供高8位地址A8～A1 5。

②数据总线(DO～D7)：由P0 口提供，其宽度为8位，数据总线要连到多个外围芯片上，而在同一时间里只能够有一个是有效的数据传送通道。

哪个芯片的数据通道有效则由地址线控制各个芯片的片选线来选择。

③控制总线(CB)：包括片外系统扩展用控制线和片外信号对单片机的控制线。

这些SRAM的引脚功能描述如下： A0~An：地址输入线;对6116，n=10;对6264,n=12;其他的类推。 D0~D7：双向数据线； CE：是片选输入线，低电平有效；6264的CS1为高电平，且CE为 低电平时才选中该芯片。 WE：写允许信号输入线，低电平有效； OE：读选通信号输入线，低电平有效； VCC：工作电源+5V。 GND：电源地。
程 序 存 储 器 E P R O M 的 扩 展
CPU读取的指令有两种情况：一是不访问数据存储器的指令； 二是访问数据存储器的指令。因此，外部程序存储器就有两种操 作时序。
外部程序存储器的操作时序
程 序 存 储 器 E P R O M 的 扩 展
外部程序存储器的操作时序
程 序 存 储 器 E P R O M 的 扩 展
程 序 存 储 器 E P R O M 的 扩 展
3.扩展多片EPROM的扩展电路 与单片EPROM扩展电路相比，多片EPROM的扩展除片选线CE外， 其它均与单片扩展电路相同。图中给出了利用27128扩展64k字节 EPROM程序存储器的方法。片选信号由译码选通法产生。
程 序 存 储 器 E P R O M 的 扩 展
所谓总线，就是连接系统中各扩展部件的一组公共信号线。 按其功能通常把系统总线分为三组：即地址总线、数据总线和控 制总线。
1. 地址总线（Address Bus） 地址总线用于传送单片机送出的地址信号，以便进行存储单 元和I/O端口的选择。地址总线的数目决定着可直接访问的存储 单元的数目。例如n位地址，可产生2n 个连续地址编码，因此可 访问2n个存储单元，即通常所说的寻址范围为2n地址单元。MCS51单片机存储器扩展最多可达64kB，即216地址单元，因此，最多 可需16位地址线。这16根地址线是由P0口和P2口构建的，其中P0

以下介绍常用的总线驱动器芯片74LS244与 74LS245。
Micro Control System 51 Series
机械电子工程系
主讲：陈慧
8
2. 总线驱动器74LS244及74LS245
双向三态数据缓冲器。 含16个三态驱动器， 分两组，每方向8个
驱动方向控制端，若
DIR=1，驱动方向左
→右；若DIR=0，驱
该端低电平时三态门打开； 当G=1，输出同输入； 高电平时，输出呈高阻。 当G由1变为0时，输入数据打入锁存器保存。
Micro Control System 51 Series
机械电子工程系
主讲：陈慧
7
5.1.2 常用扩展器件简介
2. 总线驱动器芯片
51单片机的并行总线端口P0~P3的驱动能力很 有限（例如P0用作输出可驱动8个LSTTL负载，其输 出电流约为800μA），因此常常需要进行总线驱动。
机械电子工程系
主讲：陈慧
22
1. EPROM2764主要引脚定义
13位地址线
8位数据线
输出允许 信号端
机械电子工程系
Micro Control System 51 Series 主讲：陈慧
片选端
23
2. 程序存储器与CPU的连接方法
➢ 地址线的连接: 1）字选: 把存储器的地址线与系统地址线对应相连 2）片选线: 线选法或译码法
片选的实现方法
译码法
译码法是系统地址线经过译码器译码后，以其译码输 出作为存储器（或I/O）芯片的片选信号。译码法又分为全 译码和部分译码两种。
➢ 全译码 全译码方式下，每一个片选信号的地址均是唯一的。
➢ 部分译码 部分译码方式下，每一个片选信号的地址不唯一。但