第1次作业答案
第1章P21习题4、10、15
4．冯?诺伊曼计算机体系结构的主要特点是。【BC】
A.硬连线
B.使用二进制数
C.存储程序
D.存储数据
10. 具有相同的计算机，可以采用不同的。【C】
A.计算机组成，计算机体系结构
B.计算机实现，计算机体系结构
C.计算机体系结构，计算机组成
D.计算机实现，计算机组成
15. 指令和数据均存放在主存中，计算机如何区分它们？
【解】
一般来讲，取指周期中从存储器读出的信息流是指令流，它由存储器流向控制器；而执行周期中从存储器读出的信息流是数据流，它由存储器流向运算器。因此，计算机控制器完全可以区分指令和数据。
第2章P61习题2、11、13、18
2. 在IEEE-754标准中，对于一个规格化的32位浮点数，其尾数域所表示的值是，这是因为规格化的浮点数的尾数域最左（最高有效位）总是，故这一位经常不予存储，而认为隐藏在小数点的左边，这可以使尾数表示范围多一位，达位。【C】
A. 0.M，0，23
B. 0.M，1，24
C. 1.M，1，24
D. 1.M，0，23
11. 写出下列各数的原码、反码、补码表示。采用8位二进制数，其中最高位是符号位。（1）-0.546875 （2）0.1796875 （3）-127 （4）用整数表示-1
13. 将十进制数-0.421875转换成IEEE-754标准的32位浮点规格化数（用十六进制表示），要求给出具体过程。
【解】
首先将十进制数转换成二进制数：
-0.421875D = -0.011011B
然后移动小数点，使其在第1、2位之间
-0.011011B = -1.1011×2-2 e = -2
于是得到：
S = 1，E = -2+127 = 125D = 1111101B，M = 1011B
最后得到32位浮点数的二进制和十六进制存储格式为：
1 011 1110 1 101 1000 0000 0000 0000 0000 B = BED80000H
18. 已知x＝2010×0.11010011，y＝2100×(-0.10101101)，请按浮点运算方法完成x+y运算，
要求给出具体过程。假设阶码3位，尾数8位，阶码和尾数均采用双符号位补码表示，舍入处理采用0舍1入法。
【解】
[ｘ]浮＝00 010 00.11010011
[ｙ]浮＝00 100 11.01010011
①△E＝E x-E y = -2，应使Mｘ右移2位，Eｘ加2
∴[ｘ]浮＝00 100, 00.00110100(11)
②
0 0. 0 0 1 1 0 1 0 0 (1 1)
＋ 1 1. 0 1 0 1 0 0 1 1
1 1. 1 0 0 0 0 1 1 1 (1 1)
∴ｘ+ｙ＝00 100 11.10000111(11)
③左规
ｘ+ｙ＝00 011 11.00001111(10)
④舍入
采用0舍1入法处理，则有
1 1. 0 0 0 0 1 1 1 1
＋ 1
1 1. 0 0 0 1 0 0 0 0
∴ｘ+ｙ＝00 011 11.00010000
⑤阶码符号位为00，不溢出
∴ｘ＋ｙ＝(00 011 11.00010000)补＝(00 011 11.11110000)原＝2011×(-0.11110000)
第3章P89习题17、18、26、27、29、31
17. 为了使CPU不至因为等待存储器读写操作的完成而无事可做，可以采取哪些加速CPU 和存储器之间有效传输的特殊措施？
【解】
主存储器采用更高速的技术来缩短存储器的读出时间，或加长存储器的字长；
采用并行操作的双端口存储器；
在CPU和主存储器之间插入一个高速缓冲存储器（cache），以缩短读出时间；
在每个存储器周期中存取几个字。
18. 多模块交叉存储器是如何加速CPU和存储器之间的有效传输的？
【解】
CPU同时访问多个模块，由存储器控制部件控制它们分时使用数据总线进行信息传递。对每一个存储器模块而言，从CPU给出访存命令直到读出信息仍然使用一个存取周期时间，但对CPU而言，它可以在一个存取周期内连续访问多个模块，各模块的读写过程重叠进行。所以多模块交叉存储器是一种并行存储器结构，可以大大提高存储器的带宽。
26. 设有一个具有20位地址和32位字长的存储器，问：
（1）该存储器能存储多少个字节的信息？
（2）如果存储器由512K x 8位SRAM芯片组成，需要多少片？
（3）需要多少位地址作芯片选择？为什么？
【解】
（1）220x 32 / 8 B = 1M x 4 B = 4 MB
（2）4MB / (512K x 8 / 8 B) = 4MB / 512KB = 8片
（3）∵每4片芯片组成一组512K x 32位的存储器，每片芯片有19位地址（对应于512K 个存储单元）
∴低19位地址直接接芯片的19位地址端，高1位地址通过1：2译码器作芯片选择。
27. CPU执行一段程序时，Cache完成存取的次数为2000次，主存完成存取的次数为180次，已知Cache存储周期为40ns，主存存储周期为250ns，求Cache的命中率、Cache－主存系统的效率和平均访问时间。
【解】
Nc = 2000，Nm = 180，tc = 40ns，tm = 250ns
∴命中率h = Nc/(Nc+Nm) = 2000/(2000+180) = 0.917 = 91.7%
平均访问时间ta = h·tc + (1-h)tm = 0.917 x 40 + (1-0.917) x 250 = 57.43ns
效率e = tc/ta = 40/57.43 = 0.6965 = 69.65%
29. 主存容量为256MB，虚存容量为2GB，则虚拟地址和物理地址各为多少位？如页面大小为4KB，则页表长度是多少？
【解】
∵ 2 GB = 231 B
∴ 虚拟地址为31位
∵ 256 MB = 228 B
∴ 物理地址为28位
页表长度 = 虚存容量/页面大小 = 2 GB / 4 KB = 512 K
31. 假设主存只有a,b,c三个页框，组成a进c出的FIFO队列，进程访问页面的序列是0,2,5,4,5,2,5,2,3,5,2,4号。用列表法求采用FIFO+LRU替换策略时的命中率。
【解】
求解表格如下所示：
第4章P112习题13
13. 某微机的指令格式如下所示：
OP：操作码；
D：位移量；
X：寻址特征位，
X=00：直接寻址；
X=01：用变址寄存器X1进行变址；
X=10：用变址寄存器X2进行变址；
X=11：相对寻址。
设(PC)=1234H，(X1)=0037H，(X2)=1122H，请确定下列指令的有效地址。
（1）6723H （2）4444H （3）1282H （4）4321H
【解】
（1）6723H = 011001 11 00100011 B
∵X=11，D=23H，∴是相对寻址，有效地址 E=(PC)+D=1234H+23H=1257H
（2）4444H = 010001 00 01000100 B
∵X=00，D=44H，∴是直接寻址，有效地址 E=D=44H
（3）1282H = 000100 10 10000010 B
∵X=10，D=82H，∴是X2变址寻址，有效地址 E=(X2)+D=1122H+82H=11A4H
（4）4321H = 010000 11 00100001 B
∵X=11，D=21H，∴是相对寻址，有效地址 E=(PC)+D=1234H+21H=1255H
第5章P159习题22、23、24、25
22.参见如图所示的数据通路，IR为指令寄存器，PC为程序计数器(具有自增功能)，M为
主存(受R/W信号控制)，AR为地址寄存器，DR为数据缓冲寄存器，ALU由+、-控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有控制信号，例如Y i表示Y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。存数指令“STA R1, (R2)”的含义是将寄存器R1的内容传送至(R2)为地址的主存单元中，请画出其指令周期流程图，并列出相应微操作控制信号序列。
A总线
B总线
习题22 数据通路
【解】
STA R1, (R2)
(R1) → (R2)
23. 参见习题22的数据通路。取数指令“LDA (R3), R0”的含义是将(R3)为地址的主存单
元的内容取至寄存器R0中，请画出其指令周期流程图，并列出相应微操作控制信号序列。 【解】
LDA (R3), R0
((R3)) → R0
PCo, G , ARi
R/W = R
DRo, G , IRi
R2o, G , ARi
R1o, G , DRi
R/W = W
24. 指令流水线有取指(IF)、译码(ID)、执行(EX)、访存(MEM)、写回(WB) 5个过程段，共
有15条指令连续输入此流水线。
（1）画出流水处理的时空图，假设时钟周期为100ns 。
（2）求流水线的实际吞吐率（单位时间里执行完毕的指令数）。 【解】
（1）
S
或
PCo, G , ARi
R/W = R
DRo, G , IRi
R3o, G , ARi
R/W = R
DRo, G , R0i
（2）
在15个周期内，共输入15条指令，输出11条指令，
则吞吐率 = 11/(15x100ns) = 11/(15x100x10-9s) =7.3x106条指令/秒 = 7.3MIPS
25.判断以下三组指令中各存在哪种类型的数据相关？
（1）I1 LAD R1, A ; M(A)→R1，M(A)是存储器单元
I2 ADD R2, R1 ; (R2) + (R1)→R2
（2）I3 ADD R3, R4 ; (R3) + (R4)→R3
I4 MUL R4, R5 ; (R4)×(R5)→R4
（3）I5 LAD R6, B ; M(B)→R6，M(B)是存储器单元
I6 MUL R6, R7 ; (R6)×(R7)→R6
【解】
（1）RAW
（2）W AR
（3）RAW / WAW
3.1 简述流水线技术的特点。（1） 流水线把一个处理过程分解为若干个子过程，每个子过程由一个专门的功能部件来实现。因此，流水线实际上是把一个大的处理功能部件分解为多个独立的功能部件，并依靠它们的并行工作来提高吞吐率。（2） 流水线中各段的时间应尽可能相等，否则将引起流水线堵塞和断流。（3） 流水线每一个功能部件的前面都要有一个缓冲寄存器，称为流水寄存器。（4） 流水技术适合于大量重复的时序过程，只有在输入端不断地提供任务，才能充分发挥流水线的效率。（5） 流水线需要有通过时间和排空时间。在这两个时间段中，流水线都不是满负荷工作。 3.2 解决流水线瓶颈问题有哪两种常用方法？答：细分瓶颈段与重复设置瓶颈段 3.3 有一条指令流水线如下所示： （1 用两给出条指 （1） （24? 变八级流水线（细分） ? 重复设置部件 )(ns 85 1 T n TP 1pipeline -== 3.4 有一个流水线由4段组成，其中每当流过第三段时，总要在该段循环一次，然后才能流到第4段。如果每段经过一次所需的时间都是△t ，问： （1）当在流水线的输入端连续地每△t 时间输入一个任务时，该流水线会发生什么情况？ （2）此流水线的最大吞吐率为多少？如果每2△t 输入一个任务，连续处理10个任务时，其实际吞吐率和效率是多少？ （3）当每段时间不变时，如何提高流水线的吞吐率？人连续处理10个任务时，其吞吐率提高多少？ 解：（1）会发生流水线阻塞情况。
（2） （3）重复设置部件 吞吐率提高倍数＝ t t ??2310 75 ＝1.64 3.5 有一条动态多功能流水线由5段组成，加法用1、3、4、5段，乘法用1、2、5段，第2段的时间为2△t ，其余各段的时间均为△t ，而且流水线的输出可以直接返回输入端或暂存于相应的流水线寄存器中。现在该流水线上计算 ∏=+4 1 )(i i i B A ，画出时空图，并计算其吞吐率、加速比和效率。 ＋B 4；再计算由图可见，它在18个△t 时间中，给出了7个结果。所以吞吐率为： 如果不用流水线，由于一次求积需3△t ，一次求和需5△t ，则产生上述7个结果共需（4×5+3×3）△t =29△t 。所以加速比为： 该流水线的效率可由阴影区的面积和5个段总时空区的面积的比值求得： 3.6 在一个5段流水线处理机上,各段执行时间均为△t,需经9△t 才能完成一个任务,其预约表如下所示。 段23 时间 入 A 1 B 1 A 2 B 2 A 3 B 3 A 4 B 4 A B C D A × B C ×D
计算机组成原理模拟试题（2） 一、填空题:04分，每题02分 1、X=-0.1001 ［X］原=_____________ [X］补=_____________［-X］补=_____________ Y=0.0101 ［Y］原=_____________ ［Y］补=_____________ [-Y］补=_____________ ［X+Y］补=_____________ 2、对西文输出的字符设备，在计算机的内存储器中存储的是字符数据的每个字符的_____________码，输出(包括显示或打印)的则是每个字符的_____________，设备中的字符发生器的主要功能是解决从字符的_____________码和字符的_____________间的对应关系。 二、单选题:20分，每题02分 3、32 x 32点阵汉字的机内编码需要。 A: 16个字节 B: 32个字节 C: 32×2个字节 D: 32×4个字节 4、某机字长32位，采用原码定点整数表示，符号位为1位，数值位为31位，则可表示的最大正整数为，最小负整数为。 A: B: C: D: 5、在定点二进制运算器中，减法运算一般通过来实现。 A: 原码运算的二进制减法器 B: 补码运算的二进制减法器 C: 补码运算的十进制加法器 D: 补码运算的二进制加法器 6、在浮点数运算中产生溢出的原因是。 A: 运算过程中最高位产生了进位或借位 B: 参加运算的操作数超出了机器的表示范围 C: 运算的结果的阶码超出了机器的表示范围 D: 寄存器的位数太少，不得不舍弃最低有效位 7、无论如何划分计算机的功能部件，控制器部件中至少含有。 A: PC、IP B: PC、IR C: IR、IP D: AR、IP 8、某存储器容量为32K×16位，则 A: 地址线为16根，数据线为32根 B: 地址线为32根，数据线为16根
、填空题（20 每空 2 分） 1. 计数制中使用的数据个数被称为________ 。（基） 2. 移码常用来表示浮点数的_ 部分，移码和补码比较，它们除_外, 其他各位都相同。（阶码，符号位） 3. 码值80H: 若表示真值0, 则为_; 若表示-128 ，则为_ ； 若表示-127 ，则为____ ; 若表示-0, 则为 ____ 。（移码补码反 码原码） 4. 在浮点运算过程中，如果运算结果的尾数部分不是_ 形式，则需要进行规格化处理。设尾数采用补码表示形式，当运算结果—时, 需要进行右规操作；当运算结果________________________________ 时，需要进行左规操作。 （规格化溢出不是规格化数） 二、选择题（20 每题 2 分） 1. 以下给出的浮点数，_______ 规格化浮点数。（B ） A. 2 八-10 X 0.010101 B . 2 八-11 X 0.101010 C. 2 八-100 X 1.010100 D . 2 八-1 X 0.0010101 2. 常规乘除法器乘、除运算过程采用部分积、余数左移的做法，其好处是 。（ C ）
A. 提高运算速度 B. 提高运算精度 C.节省加法器的位数 D. 便于控制 3. 逻辑异运算10010011 和01011101 的结果是_____ 。（B） A.01001110 B.11001110 C.11011101 D.10001110 4. _________浮点数尾数基值rm=8, 尾数数值部分长 6 位，可表示的规 格化最小正尾数为。（Q 1. A.0.5 B.0.25 C.0.125 D.1/64 5?当浮点数尾数的基值rm=16, 除尾符之外的尾数机器位数为8 位时, 可表示的规格化最大尾数值是_____________ 。（D） A.1/2 B.15/16 C.1/256 D.255/256 6. 两个补码数相加，采用1 位符号位，当_时表示结果溢出。（D） A、符号位有进位 B、符号位进位和最高数位进位异或结果为0 C符号位为1D、符号位进位和最高数位进位异或结果为1 7. 运算器的主要功能时进行_ 。（0 A、逻辑运算 B、算术运算 C、逻辑运算和算术运算 D、只作加法 8. 运算器虽有许多部件组成，但核心部件是_______ 。（B） A、数据总线 B、算术逻辑运算单元 C、多路开关 D、累加寄存器9?在定
计算机系统结构作业参考答案 一、 1、试述现代计算机系统的多级层次结构。 计算机系统具有层次性，它由多级层次结构组成。从功能上计算机系统可分为五个层次级别：第一级是设计级。这是一个硬件级，它由机器硬件直接执行。 第二级是一般机器级，也称为机器语言级。它由微程序解释系统.这一级是硬件级。 第三级是操作系统级，它由操作系统程序实现。这些操作系统由机器指令和广义指令组成，这些广义指令是操作系统定义和解释的软件指令。这一级也称混合级。 第四级是汇编语言级。它给程序人员提供一种符号形式的语言，以减少程序编写的复杂性。这一级由汇编程序支持执行。 第五级是高级语言级。这是面向用户为编写应用程序而设置的。这一级由各种高级语言支持。 2、试述RISC设计的基本原则和采用的技术。 答：一般原则： (1)确定指令系统时，只选择使用频度很高的指令及少量有效支持操作系统，高级语言及其它功能 的指令，大大减少指令条数，一般使之不超过100条； (2)减少寻址方式种类，一般不超过两种； (3)让所有指令在一个机器周期内完成； (4)扩大通用寄存器个数，一般不少于32个，尽量减少访存次数； (5)大多数指令用硬联实现，少数用微程序实现； (6)优化编译程序，简单有效地支持高级语言实现。
基本技术： (1)按RISC一般原则设计，即确定指令系统时，选最常用基本指令，附以少数对操作系统等支持最有用的指令，使指令精简。编码规整，寻址方式种类减少到1、2种。 (2)逻辑实现用硬联和微程序相结合。即大多数简单指令用硬联方式实现，功能复杂的指令用微程序实现。 (3)用重叠寄存器窗口。即：为了减少访存，减化寻址方式和指令格式，简有效地支持高级语言中的过程调用，在RISC机器中设有大量寄存嚣，井让各过程的寄存器窗口部分重叠。 (4)用流水和延迟转移实现指令，即可让本条指令执行与下条指令预取在时间上重叠。另外，将转移指令与其前面的一条指令对换位置，让成功转移总是在紧跟的指令执行之后发生，使预取指令不作废，节省一个机器周期。 (5)优化设计编译系统。即尽力优化寄存器分配，减少访存次数。不仅要利用常规手段优化编译，还可调整指令执行顺序，以尽量减少机器周期等。 3、试述全相联映像与直接映像的含义及区别 （1）全相连映像 主存中任何一个块均可以映像装入到Cache中的任何一个块的位置上。主存地址分为块号和块内地址两部分，Cache地址也分为块号和块内地址。Cache的块内地址部分直接取自主存地址的块内地址段。主存块号和Cache块号不相同，Cache块号根据主存块号从块表中查找。Cache保存的各数据块互不相关，Cache必须对每个块和块自身的地址加以存储。当请求数据时，Cache控制器要把请求地址同所有的地址加以比较，进行确认。 （2）直接映像 把主存分成若干区，每区与Cache大小相同。区内分块，主存每个区中块的大小和Cache 中块的大小相等，主存中每个区包含的块的个数与Cache中块的个数相等。任意一个主存块只能映像到Cache中唯一指定的块中，即相同块号的位置。主存地址分为三部分：区号、块号和块内地址，Cache地址分为：块号和块内地址。直接映像方式下，数据块只能映像到Cache中唯一指定的位置，故不存在替换算法的问题。它不同于全相连Cache，地址仅需比较一次。 （3）区别： 全相连映像比较灵活，块冲突率低，只有在Cache中的块全部装满后才会出现冲突，Cache 利用率高。但地址变换机构复杂，地址变换速度慢，成本高。 直接映像的地址变换简单、速度快，可直接由主存地址提取出Cache地址。但不灵活，块冲突率较高，Cache空间得不到充分利用。 4. 画出冯?诺依曼机的结构组成？
计算机组成原理模拟试题（2）一、填空题:04分，每题02分 =_____________ [X］补=_____________补-X］［1、 X=-0.1001 ［X］原 =_____________ =_____________ =_____________ [-Y］补Y］原=_____________ ［］补 Y=0.0101 ［Y ］补=_____________ ［X+Y对西文输出的字符设备，在计算机的内存储器中存储的是 字符数据的每个字符的、 2，设备中的字符_____________(包括显示或打印)的则是每个字 符的码，输出_____________间的对应关_____________发生器的主要功能是解决从字符的 _____________码和字符的系。分二、单选题:20分，每题02 。3、 32 x 32点阵汉 字的机内编码需要 A: 16个字节 B: 32个字节 2个字节 C: 32×个字节 D: 32×4位，则可表示位，数值位为314、某机字长32位，采 用原码定点整数表示，符号位为1 。，最小负整数为的最大正整数为 A: B: C: D: 来实现。 5、在定点二进制运算器中，减法运算一般通过 A: 原码运算的二进制减法器 B: 补码运算的二进制减法器 C: 补码运算的十进制加法器 D: 补码运算的二进制加法器 。 6、在浮点数运算中产生溢出的原因是运算过程中最高位产生了进位或借位 A: 参加运算的操作数超出了机器的表示范围B: C: 运算的结果的阶码超出了机器的表示范围寄存器的位数太少，不得不舍弃最低有效位 D: 。 7、无论如何划分计算机的功能部件，控制器部件中至少含有 IP A: PC、 IR B: PC、、IP C: IR D: AR、IP 8、某存储器容量为32K×16位，则 A: 地址线为16根，数据线为32根 根16根，数据线为32地址线为B: C: 地址线为15根，数据线为16根 D: 地址线为15根，数据线为32根 9、在统一编址方式下，存储单元和I/O设备是靠指令中的来区分的。
《计算机组成原理》作业(三) 学完6-7章后可以完成作业(二)。作业总分100分,将作为平时成绩记入课程总成绩。 一、简答题(每题6分,共30分) 1、什么就是总线？总线传输有何特点？为了减轻总线负载,总线上的部件应具备什么 特点？ 答:总线就是连接各个部件的信息传输线,就是各个部件共享的传输介质。总线 上信息传输的特点:某一时刻只允许有一个部件向总线发送信息, 但多个部件可以同时从总线上接收相同的信息。 以CPU片内总线为例,在每个需要将信息送至总线的寄存器输出端接三态门,由三态 门控制端控制什么时刻由哪个寄存器输出。当控制端无效时,寄存器与总线之间呈 高阻状态。 2、为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种 方式响应时间最快？哪种方式对电路故障最敏感？ 答:总线判优控制解决多个部件同时申请总线时的使用权分配问题; 常见的集中式总线控制有三种:链式查询、计数器定时查询、独立请求; 特点:链式查询方式连线简单,易于扩充,对电路故障最敏感;计数器定时查询方式 优先级设置较灵活,对故障不敏感,连线及控制过程较复杂;独立请求方式速度最快,但硬件器件用量大,连线多,成本较高。 3、简要说明程序中断接口中IM、IR、EI、RD、BS五个触发器的作用。 五个触发器的作用: 中断屏蔽触发器(IM):CPU就是否受理中断或批准中断的标志。Im标志为“0” 时,CPU 可受理外界中断请求。 中断请求触发器(IR):暂存中断请求线上由设备发出的中断请求信号,IR标志为“1” 时, 表示设备发出了中断请求。 允许中断触发器(EI):用程序指令来置位,控制就是否允许某设备发出中断请求。IE 为“1”时,某设备可以向CPU发出请求。 准备就绪的标志(RD):一旦设备做好一次数据的接收或发送,便发出一个设备动作完 毕信号,使RS标志为“1”。 工作触发器(BS):设备“忙”的标志。BS=1,表示启动设备工作
第一章作业 简答题 1、简述什么是计算机系统结构。 2、答：计算机系统结构是程序员所看到的计算机属性，即概念性结构与功能性结构。 3、 4、计算机系统的层次从下到上包括哪些？ 5、答：计算机系统的层次从上到下包括微程序机器级、机器语言、操作系统虚拟机、汇编 语言虚拟机、高级语言虚拟机、应用语言虚拟机。 6、 7、Flynn分类法是以什么对计算机系统进行分类分成哪几类？ 8、答：Flynn分类法是以指令流和数据流的多倍性对计算机系统进行分类。Flynn分类法 把计算机系统的结构分为以下4类：单指令流单数据流、单指令多数据流、多指令流单数据流、多指令流多数据流。 9、 10、简述Amdahl定律及加速比计算公式。 答：Amdahl定律指出加快某部件执行速度所能获取得系统性加速比，受限于该部件的执行时间占系统中总执行时间的百分比。 加速比计算公式=系统性能（改进后）/系统性能（改进前）=总执行时间（改进前）/总执行时间（改进后） 计算题 5、如果某一些计算任务用向量方式求解比用标量方式求解快20倍。为达到加速比2，可用向量方式求解所花费时间占总的时间的百分比为多少 解：由题可知，系统加速比=2，部件加速比=20，通过向量方式求解可改进比例未知，可设为X。 根据Amdahl定律可知 系统加速比=1/[(1-X)+X/20]=2 求解得X=10/19 由此可得，可用向量方式求解所花费时间占总的时间的百分比魏53% 第二章作业 1、简述指令集结构设计的基本原则。 完整性、规整性、高效性和兼容性 2、简述RISC结构的设计原则。 1）选取使用频率最高的指令，并补充一些最有用的指令； 2）每条指令的功能应尽可能简单，并在一个机器周期内完成； 3）所有指令长度均相同； 4）只有Load和Store操作指令才访问存储器，其它指令操作均在寄存器之间进行； 5）以简单有效的方式支持高级语言。 3
《计算机系统结构》模拟题 一．判断是非题,对的打√，错的打× 1.系列机是指由一个厂家生产的具有相同组成，但具有不同系统结构和实现的一系列不同型号的机器。 （ × ） 2.Cray 1向量处理机中，由于每个向量寄存器的长度为64，当实际需要处理的向量长度大于64时，它就不能够处理了。 （ × ） 3.按照Flynn 分类法，Illiac IV 阵列处理机是MIMD 计算机。 （ × ） 4.多级混洗交换网络是阻塞网络。 （ √ ） 二．填空题 1．多机系统的互连网络的通信模式可分为4种，其中，一对一的通信模式称为____单播_____模式，一对全体的通信模式为_____广播____模式，多对多的通信模式为____会议_____模式。 2．SIMD 计算机和流水线向量处理机都可以执行向量指令，前者采用___资源重复______并行性，后者采用___时间重叠______并行性。 3．系列机软件兼容必须做到___向后_____兼容，力争做到___向上_____兼容。 4．流水线消除瓶颈段的方法有____细分_____和____重复设置瓶颈段（可交换次序）_____2种方法。 5．设通道数据传送过程中，选择一次设备的时间为 s T ，传送一个字节的时间为D T ，则字 节多路通道最大流量等于____ D s T T 1 _____。 6．Illiac IV 8×8阵列中，网络直径为____7_____。 7．对堆栈型替换算法，增大分配给程序的___主存页面______，对第一级存储器的命中率就会单调____上升_____。 8．从网络的任何结点看，若网络拓扑结构都是相同的，则称这样的网络是___对称______网络。 三．单项选择题 1.在计算机系统层次结构中，从下层到上层，各层相对顺序正确的是（ B ）。 A.汇编语言机器级－操作系统机器级－高级语言机器级 B.微程序机器级－传统机器语言机器级－汇编语言机器级 C.传统机器语言机器级－高级语言机器级－汇编语言机器级 D.汇编语言机器级－应用语言机器级－高级语言机器级 2．Illiac IV 阵列处理机中，PE 之间所用的互连函数是（ A ）。
计算机组成与系统结构 1.计算机的主要部件：中央处理器、存储器、输入输出设备、（总线）。 2.软件系统的分类：操作系统、语言处理程序、应用软件。 3.机器字长是指该计算机能进行多少位二进制数的并行运算，实际上是指该计算机中的运 算器有多少位，通常计算机的数据总线和寄存器的位数与机器字长一致。 4.CPU速度是指单位时间内能够执行指令的条数。 5.存储器完成一次数据的读（取）或写（存）操作所需要的时间称为存储器的存取（或访 问）时间。 6.存储器执行一次完整的读/写操作所需要的时间称为存取周期。 7.系统的可靠性通常用平均无故障时间和平均故障修复时间来表示。 8.浮点数的机器表示由三部分组成，前面是尾符，中间是阶码部分，用移码表示，最后是 尾数数值位，尾数部分用原码表示。 9.语音通过拾音设备转换成频率、幅度连续变化的电信号（模拟量），然后通过声卡对模 拟量进行采样得到数字信号。 10.具有检测某些错误或带有自动纠正错误能力的数据称为数据校验码。 11.通常把一组编码中任何两个编码之间代码不同的位数称为这两个编码的距离，也称为海 明距离。 12.设有效信息位的位数为n，校验位的位数为k，则组成的海明校验码共长n+k位。K与n 应满足关系：2k-1≥n+k 13.CRC码一般是指在n位信息码之后拼接k位校验位，应用CRC码的关键是如何从n位信 息位简便的得到k位校验位的编码。 14.舍入的方法：恒舍法、恒置1法、下舍上入法（在十进制中就是四舍五入，在二进制中 就是0舍1入）、查表舍入法、设保护位法。 15.补码加减法运算的规则： （1）参加运算的各个操作数均以补码表示，运算结果仍以补码表示。 （2）按二进制数“逢二进一”的运算规则进行运算。 （3）符号位与数值位按同样规则一起参与运算，结果的符号位由运算得出。 （4）进行补码加法时，将两补码数直接相加，得到两数之和的补码；进行补码减法时，将减数变补，然后与被减数相加，得到两数之差的补码。 （5）补码总是对确定的模而言，如果运算结果超过了模，则将模自动丢掉。 16.溢出的判断方法： （1）根据两个操作数的符号位与结果的符号位是否一致进行判断。 （2）根据两数相加时产生的进位判别溢出。 （3）采用变形补码进行运算并进行溢出判断。 17.把n个全加器串接起来，就可以进行两个n位数的相加，这种加法器称为串行进位的并 行加法器。 18.原码一位乘法的规则： （1）参加运算的操作数取其绝对值。 （2）令乘数的最低位为判断位，若为1，加被乘数，若为0，则加0。 （3）累加后的部分积以及乘数右移一位。 （4）重复n次（2）和（3）。 （5）符号位单独处理，同号为正，异号为负。 19.原码除法运算方法：恢复余数法、不恢复余数法（加减交替法）。
计算机组成原理-平时作业一 （注意：请独立完成作业，若作业为雷同将有可能被评为0分。为保证特殊字符的准确识别，如您的作业需要用到“ √ 或× ”的字符，请您直接在答题处复制。）1、解释下列概念：总线宽度、总线带宽、总线复用、总线的主设备（或主模块）、总线的从设备（或从模块）、总线的传输周期和总线的通信控制。 答：（1）总线宽度：指的是总线能同时传送的数据的二进制位（bit）数； （2）总线带宽：指的是总线本身所能达到的最高数据传输速率，单位是兆字节每秒（MB/s），这是衡量总线性能的重要指标，总线带宽越宽，传输效率也就越高； （3）总线复用：指既传送地址信息，又传送数据信息，在不同的时间间隔中完成传送地址和传送数据的任务； （4）总线的主设备（主模块）：指一次总线传输期间，拥有总线控制权的设备（模块）； （5）总线的从设备（从模块）：指一次总线传输期间，配合主设备完成数据传输的设备（模块），它只能被动接受主设备发来的命令； （6）总线的传输周期：指总线完成一次完整而可靠的传输所需时间； （7）总线的通信控制：指总线传输过程中双方的时间配置方式。 2、控制器有哪几种控制方式？各自有什么特点？ 答：控制器的控制方式可以分为3种，分别有：同步控制方式、异步控制方式和联合控制方式。 （1）同步控制控制方式的各项操作都由统一的时序信号控制，在每个机器周期中产生统一数目的节拍电位和工作脉冲； 特点：这种控制方式设计简单，容易实现；但是对于许多简单指令来说会有较多的空闲时间，造成较大数量的时间浪费，从而影响了指令的执行速度。
（2）异步控制方式的各项操作不采用统一的时序信号控制，而根据指令或部件的具体情况决定，需要多少时间，就占用多少时间； 特点：异步控制方式没有时间上的浪费，因而提高了机器的效率，但是控制比较复杂。 （3）联合控制是同步控制和异步控制结合的方式； 特点：一种情况是，大部分操作序列安排在固定的集齐周期中，对某些时间难以确定的操作则以执行部件的“回答”信号作为本次操作的结束。另一种情况是，及其周期的节拍脉冲数固定，但各条指令周期的集齐周期数不固定。 3、什么是微指令和微操作？微程序和机器指令有何关系？微程序和程序之间有何关系？ 答：（1）微指令：是控制计算机各部件完成某个基本微操作的命令，是微程序级的命令，属于硬件； （2）微操作是指计算机中最基本的、不可再分解的操作； （3）微程序是机器指令的实时解释器，每一条机器指令都对应一个微程序； （4）微程序和程序是两个不同的概念。微程序是由微指令组成的，用于描述机器指令，实际上是机器指令的实时解释器，微程序是由计算机的设计者事先编制好并存放在控制存储器中的，一般不提供给用户；程序是由机器指令组成的，由程序员事先编制好并存放在主存放器中； 4、外部设备在系统中如何编址，如何与主机连接？ 答：通常根据与存储器地址的关系，有两种编址方式。 （1）统一编址：指外设接口中的I/O寄存器和主存单元一样看待，将它们和主存单元组合在一起编排地址；或者说，将主存的一部分地址空间用作I/O地址空间。这样就可以用访问主存的指令去访问外设的某个寄存器，因而也就不需要专门的I/O指令，可以简化CPU的设计；
吉大14秋学期《计算机系统结构》在线作业二 单选题判断题 一、单选题（共15 道试题，共60 分。） 1. 关于非专用总线三种控制方式中，下列叙述错误的是（）。 A. 集中式定时查询，所有部件共用同一条“总线忙”线 B. 集中式定时查询，所有部件都用同一条“总线请求”线 C. 集中式独立请求，所有部件都用同一条“总线请求”线 D. 集中式串行链接，所有部件都用同一条“总线请求”线 -----------------选择：C 2. 汇编语言源程序变换成机器语言目标程序是经( ) 来实现的。 A. 编译程序解释 B. 汇编程序解释 C. 编译程序翻译 D. 汇编程序翻译 -----------------选择：D 3. 计算机使用的语言是( )。 A. 专属软件范畴，与计算机体系结构无关 B. 分属于计算机系统各个层次 C. 属于用以建立一个用户的应用环境 D. 属于符号化的机器指令 -----------------选择：B 4. 多端口存储器适合于连接（）。 A. 紧耦合多处理机 B. 松耦合多处理机 C. 机数很多的处理机 D. 机数可变的多处理机 -----------------选择：A 5. 在系统结构设计中，提高软件功能实现的比例会( )。 A. 提高解题速度 B. 减少需要的存贮容量 C. 提高系统的灵活性 D. 提高系统的性能价格比 -----------------选择：C 6. 用户高级语言源程序中出现的读写(I/O) 语句，到读写操作全部完成，需要通过( )共同完成。 A. 编译系统和操作系统 B. I/O 总线、设备控制器和设备 C. 操作系统和I/O 设备硬件 D. 编译系统、操作系统软件和I/O 总线，设备控制器、设备硬件等 -----------------选择：D
第一章计算机系统结构的基本概念 历年真题精选 1. 下列对系统程序员不透明的是（）。 A. 乘法器 B. 先行进位链 C. 指令缓冲器 D. 条件码寄存器2．“从中间开始”设计的“中间”目前多数是在（ D ）。 A. 微程序机器级与汇编语言机器级之间 B. 操作系统机器级与汇编语言机器级之间 C. 传统机器语言机器级与微程序机器级之间 D. 传统机器语言机器级与操作系统机器级之间 3. 开发计算机系统结构并行性的主要技术途径有时间重叠、（资源重复）和（资源 共享）。 4. 计算机系统弗林分类法，把计算机系统分成单指令流单数据流（SISD）、单指令流多数 据流（SIMD）、（多指令流单数据流（MISD））和（多指令流多数据流（MIMD））四大类。 5. 设计指令系统时，以乘法运算为例，简述系统结构设计、计算机组成设计、计算机实现 各应考虑的问题。（ P4） 6. 实现软件移植的途径有哪些各受什么限制（ P14） 同步强化练习 一．单项选择题。 1. 实现汇编语言源程序变换成机器语言目标程序是由（ C ）。 A. 编译程序翻译 B. 编译程序解释 C. 汇编程序翻译 D. 汇编程序解释 2. 系列机软件应做到（ B ） A. 向前兼容，并向下兼容 B. 向后兼容，力争向上兼容 C. 向前兼容，并向上兼容 D. 向后兼容，力争向下兼容 3. 在计算机系统多级层次结构中，机器级由低到高，相对顺序正确的应当是（ B ）。 A. 传统机器语言、汇编语言、操作系统 B. 微程序、传统机器语言、高级语言 C. 高级语言、汇编语言、传统机器语言 D. 传统机器语言、应用语言、高级语言 4. 可以直接执行微指令的是（ C ）。 A. 编译程序 B. 微程序 C. 硬件 D. 汇编程序 5. 计算机系统结构不包括（ A ）。 A. 主存速度 B. 数据表示 C. 机器工作状态 D. 信息保护 6. 对计算机系统结构透明的是（）。 A. 是否使用通道型I/0处理机 B. 虚拟存储器 C. 字符行运算指令 D. VLSI技术 7. 在主存设计上，属计算机系统结构考虑的应是（ C ）。 A. 频宽的确定 B. 多体交叉还是单体 C. 容量和编址单位 D. 用MOS还是TTL 8. 计算机组成设计不考虑（ B ）。 A. 缓冲技术 B. 功能部件的集成度 C. 专用部件设置 D. 控制机构的组成
课程作业 第一次作业 1．冯·诺伊曼型计算机的主要特点是什么？ 2．现代计算机系统如何进行多级划分？ 3．如何理解“软件与硬件的逻辑等价性”？ 4．写出下列各数的原码、反码、补码表示（用8位二进制数）。其中MSB是最高位（又是符号位），LSB是最低位。如果是小数，小数点在MSB之后；如果是整数，小数点在LSB 之后 (1)-35/64 (2)11/128 (3)用小数表示-1 (4)用整数表示-1 5．有一个字长为32位的浮点数，符号位1位；阶码8位，用移码表示；尾数23位，用补码表示；基数为2。请写出：(1)最大数的二进制表示，(2)最小数的二进制表示，(3)规格化数所能表示的数的范围。 6．将十进制数-27/64表示成32位浮点规格化数，格式同第5题所示。 7．已知x＝0.11011，y=-0.10101，用变形补码计算x+y，同时指出结果是否溢出。 8．已知x＝0.11011，y=-0.11111，用变形补码计算x-y，同时指出结果是否溢出。 9．某加法器进位链小组信号为C4C3C2C1，低位来的进位信号为C0，请分别按下述两种方式写出C4C3C2C1的逻辑表达式。 (1)串行进位方式(2)并行进位方式 10．一个定点数由______和______两部分组成。根据小数点位置不同，定点数有______和纯整数之分。 第二次作业 1．设一个具有20位地址和32位字长的存储器，问： (1)该存储器能存储多少个字节的信息？ (2)如果存储器由512K×8位SRAM芯片组成，需要多少片？ (3)需要多少位地址作芯片选择？ 2．已知某64位机主存采用半导体存储器，其地址码为26位，若使用256K×16位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问： (1)若每个模块板为1024K×64位，共需几个模块板？ (2)每个模块板内共有多少DRAM芯片？ (3)主存共需多少DRAM芯片？CPU如何选择各模块板？ 3．用16K×8位的DRAM芯片构成64K×32位存储器，要求： (1)画出该存储器的组成逻辑图。
简述流水线技术的特点。（1） 流水线把一个处理过程分解为若干个子过程，每个子过程由一个专门的功能部件来实现。因此，流水线实际上是把一个大的处理功能部件分解为多个独立的功能部件，并依靠它们的并行工作来提高吞吐率。（2） 流水线中各段的时间应尽可能相等，否则将引起流水线堵塞和断流。（3） 流水线每一个功能部件的前面都要有一个缓冲寄存器，称为流水寄存器。（4） 流水技术适合于大量重复的时序过程，只有在输入端不断地提供任务，才能充分发挥流水线的效率。（5） 流水线需要有通过时间和排空时间。在这两个时间段中，流水线都不是满负荷工作。 解决流水线瓶颈问题有哪两种常用方法？答：细分瓶颈段与重复设置瓶颈段 有一条指令流水线如下所示： （1 （? ? TP = 有一个流水线由4段组成，其中每当流过第三段时，总要在该段循环一次，然后才能流到第4段。如果每段经过一次所需的时间都是△t ，问： （1）当在流水线的输入端连续地每△t 时间输入一个任务时，该流水线会发生什么情况？ （2）此流水线的最大吞吐率为多少？如果每2△t 输入一个任务，连续处理10个任务时，其实际吞吐率和效率是多少？ （3）当每段时间不变时，如何提高流水线的吞吐率？人连续处理10个任务时，其吞吐率提高多少？ 解：（1）会发生流水线阻塞情况。 （2）
（3）重复设置部件 吞吐率提高倍数＝ t t ??2310 75 有一条动态多功能流水线由5段组成，加法用1、3、4、5段，乘法用1、2、5段，第2段的时间为2△t ，其余各段的时间均为△t ，而且流水线的输出可以直接返回输入端或暂存于相应的流水线寄存器中。现在该流水线上计算 ∏=+4 1 )(i i i B A ，画出时空图，并计算其吞吐率、加速比和效率。 4＋B 4；再计算(A 由图可见，它在18个△t 时间中，给出了7个结果。所以吞吐率为： 如果不用流水线，由于一次求积需3△t ，一次求和需5△t ，则产生上述7个结果共需（4×5+3×3）△t =29△t 。所以加速比为： 该流水线的效率可由阴影区的面积和5个段总时空区的面积的比值求得： △t,需经9△t 才能完成一个任务,其预约表如下所示。 （1）画出流水线任务调度的状态转移图。 时间 入 A 1 B 1 A 2 B 2 A 3 B 3 A 4 B 4 A B C D A × B C ×D
《计算机系统结构》模拟题（补）一．单项选择题 1. SIMD是指（）。 A、单指令流单数据流 B、单指令流多数据流 C、多指令流单数据流 D、多指令流多数据流 2. 磁盘外部设备适合于连接到（）。 A．字节多路通道B．数组多路通道或选择通道 C．选择通道或字节多路通道D．数组多路通道或字节多路通道 3. 下列（）存储设备不需要编址。 A. 通用寄存器 B. 主存储器 C. 输入输出设备 D. 堆栈 4.多处理机的各自独立型操作系统( )。 A.要求管理程序不必是可再入的 B.适合于紧耦合多处理机 C.工作负荷较平衡 D.有较高的可靠性 5.输入输出系统硬件的功能对( )是透明的。 A.操作系统程序员 B.应用程序员 C.系统结构设计人员 D.机器语言程序设计员 6. 实现汇编语言源程序变换成机器语言目标程序是由（）。 A．编译程序解释B．编译程序翻译 C．汇编程序解释D．汇编程序翻译 7.全相联地址映象是指( )。 A.任何虚页都可装入主存中任何实页的位置 B.一个虚页只装进固定的主存实页位置 C.组之间是固定的，而组任何虚页可以装入任何实页位置 D.组间可任意装入，组是固定装入 8.( )属于MIMD系统结构。 A.各处理单元同时受同一个控制单元的管理 B.各处理单元同时接受同一个控制单元送来的指令 C.松耦合多处理机和多计算机 D.阵列处理机
9.设16个处理器编号分别为0，1，2，…，15用Cube3互联函数时，第10号处理机与第( ) 号处理机相联。 A.11 B.8 C.14 D.2 10.若输入流水线的指令既无局部性相关，也不存在全局性相关，则( )。 A.可获得高的吞吐率和效率 B.流水线的效率和吞吐率恶化 C.出现瓶颈 D.可靠性提高 11．流水线的技术指标不包括( )。 A.响应比 B.吞吐率 C.加速比 D.效率 12．指令优化编码方法，就编码的效率来讲，方法最好是（）。 A. 固定长度编码 B. 扩展编码法 C. Huffman编码法 D. 以上编码都不是 13．RISC 计算机的指令系统集类型是 ( ) 。 A. 堆栈型 B. 累加器型 C. 寄存器—寄存器型 D. 寄存器 - 存储器型 14．相联存储器的访问方式是( )。 A．先进先出顺序访问B．按地址访问 C．无地址访问D．按容访问 15．存储器读写速率越高，每位的成本也越高，存储容量也小。解决这一问题的主要方法是采用( )。 A．多级存储体系结构B．并行存储器 C． Cache D．缓冲技术 16．计算机系统多级层次中，从下层到上层，各级相对顺序正确的应当是（）。 A.汇编语言机器级---操作系统机器级---高级语言机器级 B.微程序机器级---传统机器语言机器级---汇编语言机器级 C.传统机器语言机器级---高级语言机器级---汇编语言机器级 D. 汇编语言机器级---应用语言机器级---高级语言机器级 17．对系统程序员不透明的是（）。 A.Cache 存储器 B.系列几各档不同的数据通路宽度 C.指令缓冲寄存器 D.虚拟存储器 18．在计算机系统设计中，比较好的方法是（）。
计算机组成与系统结构 1.冯·诺依曼计算机设计思想：依据存储程序，执行程序并实现控制。 2.早期计算机由运算器、控制器、存储器、输入设备和输出设备五大部分组成。 3.软件系统爆过两大部分：系统软件和应用软件。 4.计算机的层次结构分为：微程序或逻辑硬件、机器语言、操作系统、汇编语言、高级语言、应用语言。 5.计算机系统结构、组成与实现之间的区别与联系： ①计算机结构：也称为计算机体系结构，是一个系统在其所处环境中最高层次的概念；是对计算机系统中各机器级之间界面的划分和定义，以及对各级界面上、下的功能进行分配。 ②计算机组成：也常译为计算机组织或成为计算机原理、计算机组成原理。在计算机系统结构确定了分配给硬件子系统的功能及其概念之后，计算机组成的任务是研究硬件子系统各部分的内部结构和相互联系，以实现机器指令级的各级功能和特性。 ③计算机实现：指的是计算机组成的物理实现，主要研究个部件的物理结构，机器的制造技术和工艺等，包括处理机、主存等部件的物理结构，器件的集成度、速度和信号。器件、模块、插件、底板的划分与连接，专用器件的设计，电源、冷却、装配等技术。 6.Flynn分类法：按照计算机在执行程序时信息流的特征分为单指令单数据流计算机(SISD)、单指令多数据流计算机(SIMD)、多指令单数据流计算机(MISD)、多
指令多数据流计算机(MIMD). 7.加速比Sp=1/{(1-Fe)+Fe/Re},Fe为可改进比例，Re为部件加速比。 8.在计算机中有两种信息在流动，一种是控制流，即控制命令，由控制器产生并流向各个部件；另一种是数据流，它在计算机中被加工处理。 9.摩尔定律得以延续的理由：集成电路芯片的集成度每18个月翻一番。 10.冯·诺依曼计算机的执行过程：将要处理的问题用指令编程成程序，并将程序存放在存储器中，在控制器的控制下，从存储器中逐条取出指令并执行，通过执行程序最终解决计算机所要处理的问题。 11.数据编码的好处：用更少的数据表示更多的信息。 12.定点数：若约定小数点的位置固定不变，则成为定点数。定点数分为两种：定点整数(纯整数，小数点在最低有效数值位之后)和定点小数(纯小数，小数点最高有效数值位之前)。 13.浮点数：基数为2的数F的浮点表示为：F=M*2^E.其中M称为尾数，E称为阶码。尾数为带符号的纯小数，阶码为带符号的纯整数。 14.补码：非负数整数的补码为其原码，负数整数的补码在原码基础上取反加1. 15.n位补码表示的整数数值范围为-2^(n-1)~+(2^(n-1)-1)，n位补码表示的小数数职的范围为-1~+(1-2^(-n+1))。 16.补码的特点： ①0的表示是唯一的。②变形码。③求补运算。 ④简化加减法。⑤算术或逻辑左移。⑥算术右移。 17.反码：正整数反码与原码相同。负整数反码即原码取反。 18.汉字编码分为三类：汉字输入编码、国际码和汉字内码以及汉字字模码。
计算机组成原理大作业 HUA system office room 【HUA16H-TTMS2A-HUAS8Q8-HUAH1688】
计算机组成原理 大作业 院（系）：物联网工程学院 专业: 计算机科学与技术 班级： 学号: 姓名： 摘要 1.计算机硬件系统：到目前为止，计算机仍沿用由冯.诺依曼首先提出的基于总线的计算机硬件系统。其基本设计思想为： a.以二进制形式表示指令和数据。 b.程序和数据事先存放在存储器中，计算机在工作时能够高速地从存储器中取出指令加以执行。 c.由运算器、控制器、存储器、输入设备和输出设备等五大部件组成计算机硬件系统。 2.计算机软件系统：所谓软件，就是为了管理、维护计算机以及为完成用户的某种特定任务而编写的各种程序的总和。计算机的工作就是运行程序，通过逐条的从存储器中取
出程序中的指令并执行指令所规定的操作而实现某种特定的功能。微型计算机的软件包括系统软件和用户（应用）软件。 关键词：计算机系统硬件存储器控制器运算器软件 目录 摘要 (2) 第一章总体设计 (4) 问题描述 (4) 实验环境 (4) 软件介绍 (4) 模块介绍 (4) 实验目的 (5) 实验内容 (5) 第二章原理图 (6) 第三章管脚分配 (7) 第四章微程序设计 (8) 1. alu_74181 (8)
2. romc (9) 第一章总体设计 问题描述 从两个reg_74244中分别取出两数经过总线，各自分别到达两个寄存器reg_74373，再由两个寄存器到达运算器alu_74181，在运算器里经过运算得出结果，结果再由总线传输进入另外的一个寄存器reg_74373，输出。 实验环境 软件介绍 ISE的全称为Integrated Software Environment，即“集成软件环境”，是Xilinx公司的硬件设计工具。它可以完成FPGA开发的全部流程，包括设计输入、仿真、综合、布局布线、生成BIT文件、配置以及在线调试等，功能非常强大。ISE除了功能完整，使用方便外，它的设计性能也非常好，拿ISE 9.x来说，其设计性能比其他解决方案平均快30%，它集成的时序收敛流程整合了增强性物理综合优化，提供最佳的时钟布局、更好的封装和时序收敛映射，从而获得更高的设计性能。 模块介绍 微程序控制器 微程序控制器是一种控制器，同组合逻辑控制器相比较，具有规整性、灵活性、可维护性等一系列优点，因而在计算机设计中逐渐取代了早期采用的组合逻辑控制器，并已被
计算机系统结构模拟试题（3） 一、单选题:15分，每题03分 1、一台模型机共有7条指令，各指令的使用的频率分别为45％,30％,15％,5％,3％,1％,1％。要求操作码的平均长度最短，那么该值应该是： A: 2 B: 1.87 C: 2.1 D: 1.97 2、设a为一个计算机系统中n台处理机可以同时执行的程序代码的百分比，其余代码必须用单处理机顺序执行。而单个节点机的处理效率是4MIPS,那么在a=0.8的条件下，要让系统的效率达到20MIPS,则至少需要多少台节点机？ A: 8 B: 16 C: 32 D: 以上均错误 3、一条流水线的可分为k段，各段的执行时间都是，共向该流水线输入n个任务，求该流水线实际吞吐率为： A: B: C: D: 4、一条4段的流水线可以由以下时空图来表示，求该流水线的实际吞吐率（假设n=100） A: B: C: D: 5、在超标量，超流水线，超标量超流水线等不同结构的指令级并行处理机上运行矩阵乘法C＝A×B（假设A是m×n阶的矩阵，B是n×l阶的矩阵），最少需要进行多少次乘法
和多少次加法？ A: mn, nl B: mnl, ml(n-1) C: mnl, mn(l-1) D: mnl, mnl 二、多选题:04分，每题04分 6、下列功能，那些一般由硬件实现？ A : 第一次关CPU中断 B : 返回中断点 C : 第一次开CPU中断 D : 保存中断点 三、填空选择题:04分，每题04分 7、星形网络的网络直径和链路数分别为（）和（）。 选项 1 : N-1 N/2 2 N(N-1)/2 选项 2 : N-1 N/2 2 N(N-1)/2 四、大型计算题:10分，每题10分 8、假设我们考虑条件分支指令的两种不同设计方法如下： CPU1：通过比较指令设置条件码，然后测试条件码进行分支。 CPU2：在分支指令中包括比较过程。 在两种CPU中，条件分支指令都占用2个时钟周期而所有其他指令占用1个时钟周期，对于CPU1，执行的指令中分支指令占20％；由于每个分支指令之前都需要有比较指令，因此比较指令也占20％。由于CPU1在分支时不需要比较，因此假设它的时钟周期时间比CPU2快1.25倍。哪一个CPU更快？如果CPU1的时钟周期时间仅仅比CPU2快1.1倍，哪一个CPU更快？ 五、中型计算题:16分，每题08分 9、在一个Cache存储系统中，主存储器的访问周期、存储容量和单位价格分别为60ns、64MB和10元／NB，Cache的访问周期、存储容量和单位价格分别为10ns、512KB和100元／MB，Cache的命中率为0．98。 计算这个Cache存储系统的等效访问周期、存储容量和单位价格。 10、超标量机、超流水线机、超标量超流水线机都能开发指令级的并行性。假设这3种机器的流水线都为4段，每段均为1个时钟周期。还假设超标量处理机每个时钟周期可同时启动3条指令，超流水线机每隔1/3个时钟周期启动一条指令，超标量超流水线机每次启动3条指令，每隔1/3个时钟周期启动一次指令。现有9条指令的代码序列，问这3种机器各需要多少个时钟周期才能执行完毕，求各流水线的效率。画出时空图。