PCB设计---PCB中差分走线及等长注意事项

差分走线注意事项
1.差分走线需要注意差分对的匹配，即保证差分对的两条线具有相同的阻抗和长度，这样才能保证信号的稳定性和传输质量。

2. 差分走线的走向应该尽量减少拐弯，避免信号反射和干扰，
同时也要考虑布线的美观性和易于维护性。

3. 差分走线需要严格控制信号的延迟差异，通常采用等长布线
或者加入等长延迟线来实现，这样能够保证差分信号同步到达目的地。

4. 在布线过程中，要注意避免差分对与其他信号线的交叉干扰，可以采用分层布线或者采用屏蔽层等措施来实现。

5. 差分走线的阻抗匹配和信号同步等问题需要在布线前进行仿
真和计算，以确保设计的布线符合要求。

6. 最后，需要注意差分走线的阻抗匹配和布线方式的选择会影
响到整个电路的性能和稳定性，因此需要综合考虑各种因素来确定最佳的布线方案。

- 1 -。

Altium Designer 之【差分线】和【等长线】如何在 Altium Designer 6 中快速进行差分对走线1：在原理图中让一对网络前缀相同，后缀分别为_N 和_P，并且加上差分队对指示。

在原理图中，让一对网络名称的前缀名相同，后缀分别为_N 和_P，左键点击Place\ Directives\Differential Pair,这时，鼠标上就出现差分队对指示标志，给差分对的两根线都加上差分队对指示，如下图所示。

(快捷键P-V-F,放置差分队指示标志)2：将差分信息加载到PCB 文件中来，并定义用户需要的差分规则保存编译文件，并且编译顶层的原理图。

左键点击Design\Updae PCB document…,启动EngineerChange Order, 把有关的差分对信息加如到PCB 文件中来，保存PCB 文件。

在PCB文件中，转移到PCB面板，在靠近PCB这三个字母旁边的行中选择Differential Pairs Editor ,在下面的框中选中All Differential Pairs ,这样，所有定义的差分对就在Designer 框中出现了。

选中定义的差分对（如RT），左键点击 Rule Wizard按键，进入Differential Pair Rule Wizard界面，点击 Next 按键 ,回进入各个参数输入界面，可以选择输入各种参数如下图就是其中的一个界面。

到最后，在Rule Creation Completed 界面中，会显示下面的这些种类的信息，告诉你你输入的参数是怎么样的。

如果不满意的话左键点击Back按键返回修改，满意的话左键点击Finish 按键结束差分线规则设置。

Width ConstraintDiffPair_WidthPref Width = 10mil Min Width = 10mil Max Width = 10milInDifferentialPair('RT')Matched Net LengthsDiffPair_MatchedLengthsTolerance = 1000mil Style - 90 Degrees Amplitude = 200mil Gap = 20mil (IsDifferentialPair And (Name = 'RT'))Differential Pairs RoutingDiffPair_DiffPairsRoutingPref Gap = 10mil Min Gap = 10mil Max Gap = 10mil(IsDifferentialPair And (Name = 'RT'))3：使用差分走线命令完成差分对走线左键点击Place\Differeential Pair Routing ,进入差分对布线模式，此时，用鼠标在差分网络的两个相邻的焊盘上点击一下，然后移动鼠标，就会看到对应的另一跟线也会伴随着一起平行的走线，同时按下Ctrl +Shift 并且转动鼠标的滚轮，就可以两跟线同时换层。

阐述PCB设计中差分信号等长要求实施细则摘要随着高速总线的信号传输速率越来越快，芯片的运行频率越来越高，技术更新换代的日益加速，对产品的性能和稳定性的要求也越来越高。

因此，硬件设计时，对信号的品质要求也越来越严格。

在PCB 布线设计中有很多的设计技巧和实施细则对信号完整性有一定的保障，比如高速信号线等长的要求，就可以在一定程度上保证信号品质。

但是，如果仅仅是总长度等长，并不能很好地保证信号品质一定好；还有很多绕线等长的细节点需要注意，包括端口长度匹配实施细则、差分对内部走线长度匹配实施细则。

这些实施细则适用于很多高速总线、时钟信号和一些低速总线。

在PCB 布线设计时，遵循这几点实践实施细则进行绕线等长设计，会提高信号完整性的可靠度，对板子整体稳定性有可靠的保证。

关键词差分信号；等长；信号完整性；串扰；共模；差模1 高速差分信号的等长理论基础1.1 差分信号的定义为了提高信号在高速率、长距离情况下传输的可靠性，大部分高速的数字串行总线都会采用差分信号进行信号传输。

差分信号是用一对反相的差分线进行信号传输，发送端采用差分的发送器，接收端采用差分的接收器[1]。

1.2 差分信号走线的优点在PCB上差分信号走线和普通的单端信号走线相比，最明显的优势体现在以下几个方面：优点1、对外部噪声的抑制能力强。

采用差分传输方式后，由于差分线对中正负信号的走线是紧密耦合在一起的，所以外界噪声对于两根信号线的影响是一样的。

而在接收端，由于其接收器将正负信号相减的结果作为逻辑判决的依据，因此即使信号线上有严重的共模噪声或地电平的波动，对于最后的逻辑电平判决影响也很小。

相对于单端传输方式，差分传输方式的抗干扰、抗共模噪声的能力大大提高[2]。

优点2、对外部的电磁能量辐射小。

由于PCB板上的任何两个器件或导线之间都存在互容和互感，当一个器件或一根导线上的信号发射变化时，其变化会通过互容或互感影响其他器件或导线，即串扰。

串扰的强度取决于器件及导线的几何尺寸和相互距离[3]。

PCB设计原则与注意事项一、PCB设计原则：1.尽量缩短信号线长度：信号线越短，抗干扰能力越强，同时可以降低信号传输的延迟，提高信号传输速率。

因此，在进行PCB布局时，应尽量缩短信号线的长度。

2.保持信号完整性：在高速信号传输时，需要考虑信号的传输带宽、阻抗匹配等问题，以减少信号损耗和反射。

应尽量避免信号线的突变和长距离平行走线，采用较大的走线宽度和间距，以降低串扰和母线阻抗不匹配等问题。

3.合理划分电源与地线：电源和地线是PCB设计中的关键因素。

一方面，为了降低电源线和信号线之间的干扰，应将它们相互分隔，避免交叉走线。

另一方面，为了保持电源和地线的低阻抗，应采用够粗的金属层和走线宽度，并合理布局电源与地线。

4.规避高频干扰：高频信号很容易产生干扰，可通过以下方法来规避：(1)合理布局和分配信号线与地线，尽量减少信号走线的面积。

(2)在PCB板上增加电源和信号屏蔽，尽量避开信号线和输入/输出端口。

(3)采用地面屏蔽和绕线封装，以减少漏磁和辐射。

5.考虑散热问题：在进行高功耗电路的设计时，应合理布局散热元件，以保证其有效散热。

尽量将散热元件如散热片与大地层紧密接触，并增加足够的散热通道，以提高散热效果。

此外，还应根据安装环境和工作条件，选择合适的散热材料和散热方式。

6.设计可靠性：设计时应考虑PCB板的可靠性，包括电路连接的牢固性、电子元件的固定可靠性和抗振性、PCB板的抗冲击性等。

为了保证可靠性，应合理布局和固定电子元件，并留足够的可靠连接头用于焊接，避免对电子元件造成损害。

二、PCB设计注意事项：1.保持走线的一致性：尽量保持走线的宽度、间距和走向一致，以提高走线的美观性和可维护性。

2.合理分配电源与地线：根据电路的要求，合理分配电源和地线，避免电源过于集中或不均匀，以减少电源线的压降和供电不稳定等问题。

3.考虑EMC问题：电磁兼容性(EMC)是一个重要的问题，应根据产品的要求，选用合适的屏蔽和过滤技术，以降低电磁干扰或受到的干扰。

布线（Layout）是PCB设计工程师最基本的工作技能之一。

走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过Layout 得以实现并验证，由此可见，布线在高速PCB设计中是至关重要的。

下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。

主要从直角走线，差分走线，蛇形线等三个方面来阐述。

1．直角走线直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。

其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。

直角走线的对信号的影响就是主要体现在三个方面：∙一是拐角可以等效为传输线上的容性负载，减缓上升时间；∙二是阻抗不连续会造成信号的反射；∙三是直角尖端产生的EMI。

传输线的直角带来的寄生电容可以由下面这个经验公式来计算：C=61W(Er)1/2/Z0在上式中，C 就是指拐角的等效电容（单位：pF），W指走线的宽度（单位：inch），εr 指介质的介电常数，Z0就是传输线的特征阻抗。

举个例子，对于一个4Mils的50欧姆传输线（εr为4.3）来说，一个直角带来的电容量大概为0.0101pF，进而可以估算由此引起的上升时间变化量：T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps通过计算可以看出，直角走线带来的电容效应是极其微小的。

由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：ρ=(Zs-Z0)/(Zs+Z0)一般直角走线导致的阻抗变化在7%-20%之间，因而反射系数最大为0.1左右。

而且，从下图可以看到，在W/2线长的时间内传输线阻抗变化到最小，再经过W/2时间又恢复到正常的阻抗，整个发生阻抗变化的时间极短，往往在10ps 之内，这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。

1.直角走线，改变了走线线宽，造成阻抗的不连续（145°角也会）。

其主要影响：拐角可以等效为容性负载，减缓上升时间；阻抗不连续会造成信号的反射；直角尖端更容易产生的电磁干扰（对于高频）。

直角走线对低频影响很小，对高频的影响则不能忽略。

2.差分信号通俗地说,就是驱动端发送两个等值、反相的信号,接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。

而承载差分信号的那一对走线就称为差分走线。

差分信号优点：a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。

b.能有效抑制EMI，同理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消。

c.时序定位精确,由于差分信号的开关变化是位于两个信号的交点,而不像普通单端信号依靠高低两个阈值电压判断,因而受工艺,温度的影响小,能降低时序上的误差,同时也更适合于低幅度信号的电路。

目前流行的L VDS就是指这种小振幅差。

差分信号的布线要求：“等长、等距”等长，保证两个差分信号时刻保持相反极性，减少共模分量；等距，保证两者差分阻抗一致，减少反射。

“尽量靠近原则”有时候也是差分走线的要求之一。

误区：1.认为差分信号不需要地平面作为回流路径,或者认为差分走线彼此为对方提供回流途径。

从图1-8-15的接收端的结构可以看到,晶体管Q3,Q4的发射极电流是等值,反向的,他们在接地处的电流正好相互抵消（I1=0）,因而差分电路对于可能存在于电源和地平面上的噪音信号是不敏感的。

地平面的部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径（信号走线机理,即高频信号总是沿着电感最小的回路进行回流）,最大的区别在于差分线除了有对地的耦合之外,还存在相互之间的耦合,哪一种耦合强,那一种就成为主要的回流通路。

在PCB电路设计中,一般差分走线之间的耦合较小,往往只占10~20%的耦合度,更多的还是对地的耦合,所以差分走线的主要回流路径还是存在于地平面。

差分线和等长线（蛇形）AD9中差分走线和等长走线（蛇形）一、差分走线：1.在原理图中对差分信号网络标号重命名。

（如下图1）图12.添加差分对标号(图1中红颜色的标志)：3.从原理图导入PCB；4.差分走线快捷键为P, I（注意区分：一般走线时候的快捷键是P，T）二、等长走线：1.菜单项选择Design——Classes2.（如图2）对话框Object Class Explorer中选择Object Classes，在展开的树文件中选择Net Classes。

右键弹出的快捷菜单中选择Add Class。

再右键单击Add Class选择Rename Class 进行重命名。

图23.（如图3）单击打开重命名的Class，在Non-Members中选择欲走的等长走线网络标号（例如：DIN+，DIN-，DOUT+，DOUT-，A，B），通过按钮移动到Members。

单击Close完成欲走的等长的走线网络。

4.（如图4）走等长线之前，对欲走等长走线的网络先进行手工布线。

图45.（如图5）快捷键T , R后，鼠标左键点住网络A的布线同时按下TAB键，弹出的对话框：在选项Target length中选择From Net选项；在右边方框中选择欲走等长线的网络标号（例如：B，注意：等长走线时应该选择手工布线长度较大的一个网络标号为基准，欲等长走线的所有网络都会按照基准的长度进行蛇形走线。

）图56.（如图5）蛇形设置：在Style中可以更改蛇形的样式。

单击OK 完成设置。

图67.（如图7）鼠标在之前的手工布线上移动就可以形成蛇形线了。

在蛇形走线时，分别用“1”“2”“3”“4”“，”“。

”控制蛇形线的形状。

快捷键：1与2改变蛇形线的拐角和弧度快捷键：3与4改变蛇形线的宽度快捷键：，与。

改变蛇形线的幅度图78.（如图7）检查蛇形线的长度是否等长。

快捷键：R, L。

在Net Status Report中查看欲走等长走线的网络。

PCB 差分线设置及等长分析1、差分线的设置方法（1）在 pcb 界面按下 D-C 打开类编辑界面，编辑差分线类在 Differential Pair Classes 中右击 All Differential Pairs 显示界面如下：Add Class 添加类Delete Class 删除类Rename Class 重命名类PCB 设计中有两种差分类：90OM与100OM差分阻抗，除 USB 是90OM 外其他差分都为 100OM设置完成之后点击 close 退出（2）打开 pcb 分界面，在 Nets 一栏中选择 Differential Pairs Editor，没有pcb 分界面的选择右下角打开pcb状态栏（3）第一种自动添加，基本上差分命名为+，-或者 D，P。

在右边箭头指示处修改然后向导搜索，然后自定义名字即可（4）如果出现差分网络是流水号的情况，就得采用第二种手动添加。

选择 Add 出现右边界面如下，在 2，3 箭头指示处输入差分线网络名称即可，此处切记一定要输正确网络名，如若错误会导致软件奔溃，切记！！！，在 4 箭头处，自定义名字，点击 OK 退出（5）差分规则设置：此例中以 90OM 为例。

点击箭头指示处进行规则设置，然后点击下一步，进行规则名字设置，此例中为在_ 后面加 90OM 即可。

再点击下一步，进行线宽设置。

差分线不能突变线宽，所以此处最小最优最大线宽都设置为 6mil。

设置好之后点两次下一步，到间距设置，此处都设置为 8mil。

点 next 之后到 finish 即可（注意：不是所有的 90OM 都是 6-8 这里是举例说明，具体参照阻抗分析计算）（6）差分线走线小技巧分享：此处我差分线快捷键设置为Alt+F2点击上方图标或者快捷键差分线出线技巧分享：一般我们只会在两边端口处使用差分键出线，中途走线都是选中两根线，以 TTM 多根走线方式走线，同样能保证差分线的阻抗2. 差分线队列等长方式（1）注意事项如下：（2）差分线队列等长基本上在哪一端有差距就在哪一端处或者注意此种方式一定要参照注意事项中的参数，不要超过，不然阻抗不成立。

据有关高速PCB布线建议的文章介绍，SDRAM存储器走线时要注意“尽量短且等长”，不知道它说得是仅指数据线呢，还是包括数据线、地址线、控制线？对于数据线，等长比较好走，因为它是点到点的，而对于地址线、控制线，等长就难了，因为它们是一点到多点的，所以还与总线拓扑结构有关，而且PCB走线时空间紧张；请问各位有什么好的建议，尤其是地址线、控制线的拓扑结构，是否需要作等长处理，如果要的话，怎样作等长处理？一.主要还是看ＳＤＲＡＭ的频率能跑多高了！尽量做到地址线等长，和数据线等长，我们在计算等长时分别算主芯片到匹配电阻的长度和匹配电阻到ＳＤＲＡＭ的长度并且要算过孔数（将过孔大致折算成线长），然后将总长度算出，再做等长匹配．如果有多块ＳＤＲＡＭ的话，地址线尽量走Ｔ型线，数据线尽量等长，芯片应该都能跑起来的．我做的ＤＶＤ板，ＳＤＲＡＭ基本都不走等长（因为频率基本上是１０８Ｍ，和１３３Ｍ的芯片，呵呵），实在看不过去的线就绕一下，相差不是很悬殊的就没问题，都能跑起来的！我做的好几块板子都正常运作；不过ＤＤＲ的就不能大意了．要计算后再绕．重在布局，布局合理会省很大的事。

二．数据线在板子上是不需要额外作阻抗匹配的，只有地址线和控制线需要在dimm末端加一termination电阻作终端阻抗匹配，防止反射。

后来又做一个DDR2的板子，地址线等长T 形走线（有两片）、数据线等长处理，程序跑得很稳定。

当然，光等长是不行的，在走线时，所有数据线与地址线均使用同一个参考面，电源与端接电源的去耦做好。

只要这么做了，系统就是稳定，什么都不用担心。

另外，告诉大家：一般的SDRAMController都是可以调时序的，所以数据与地址线、时钟线不必等长，软件调好时序就可以（当然这些参数是可以计算的，可不要瞎调哦）三．时钟线与控制线,地址线尽量等长,他们一起实现逻辑控制;数据线自己尽量等长可以了;当然,全部等长最好;[四．控制信号（CS，CKE）、命令信号（WE,CAS,RAS等）和地址信号（Ax，BAx）还有数据信号（EDX）都是由主设备SDRAM控制器发出的，主设备利用内部CLK上升沿把数据和控制信号输出到总线上，在下一个CLK的上升沿把数据或控制信号打入到SDRAM。

什么是差分信号？一个差分信号是用一个数值来表示两个物理量之间的差异。

从严格意义上来讲，所有电压信号都是差分的，因为一个电压只能是相对于另一个电压而言的。

在某些系统里，系统'地'被用作电压基准点。

当'地'当作电压测量基准时，这种信号规划被称之为单端的。

我们使用该术语是因为信号是用单个导体上的电压来表示的。

另一方面，一个差分信号作用在两个导体上。

信号值是两个导体间的电压差。

尽管不是非常必要，这两个电压的平均值还是会经常保持一致。

我们用一个方法对差分信号做一下比喻，差分信号就好比是跷跷板上的两个人，当一个人被跷上去的时候，另一个人被跷下来了- 但是他们的平均位置是不变的。

继续跷跷板的类推，正值可以表示左边的人比右边的人高，而负值表示右边的人比左边的人高。

0 表示两个人都是同一水平。

图1 用跷跷板表示的差分信号应用到电学上，这两个跷跷板用一对标识为V+和V-的导线来表示。

当V+>V-时，信号定义成正极信号，当V+<V-时，信号定义成负极信号。

图2 差分信号波形和单端等价图2 差分对围绕摆动的平均电压设置成2.5V。

当该对的每个信号都限制成0-5V 振幅时，偏移该差分对会提供一个信号摆动的最大范围。

当用单一5V 电源操作时，经常就会出现这种情况。

当不采用单端信号而采取差分信号方案时，我们用一对导线来替代单根导线，增加了任何相关接口电路的复杂性。

那么差分信号提供了什么样的有形益处，才能证明复杂性和成本的增加是值得的呢？差分信号的第一个好处是，因为你在控制'基准'电压，所以能够很容易地识别小信号。

在一个地做基准，单端信号方案的系统里，测量信号的精确值依赖系统内'地'的一致性。

信号源和信号接收器距离越远，他们局部地的电压值之间有差异的可能性就越大。

从差分信号恢复的信号值在很大程度上与'地'的精确值无关，而在某一范围内。

差分信号的第二个主要好处是，它对外部电磁干扰（EMI）是高度免疫的。

allegro差分对走线技巧
差分对走线技巧是一种用于设计高速数据传输电路的技术。

差分对走线是指将信号分成两个互为相反的差分信号，在PCB
设计中将两条差分信号线路作为一对对称的线路进行布线。

以下是几种常用的差分对走线技巧：
1. 避免走线长度不一致：差分信号走线两条线路的长度应保持一致，避免信号的相位差引起信号的失真。

2. 保持差分信号的相邻距离：两条差分信号线路之间的距离也要保持一致，用于减少信号的互相干扰。

3. 使用相同的线宽：差分信号的两条线路应该使用相同的线宽，确保两个信号的阻抗匹配。

4. 使用地平面: 在差分对走线的两条线路之间放置地平面，用
于减少信号之间的干扰。

5. 使用差分信号线路层叠: 在PCB设计中，将差分信号线路放置在相邻的层上，可以进一步减少信号之间的干扰。

以上是一些常见的差分对走线技巧，设计工程师可以根据具体的电路需求和信号特性，结合实际情况选择适合的技巧进行设计。

差分走线,蛇形线的走线注意差分走线,蛇形线走线注意电子博客网作者：不详布线（Layout）是 PCB 设计工程师最基本的工作技能之一。

走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过 Layout 得以实现并验证，由此可见，布线在高速 PCB 设计中是至关重要的。

下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。

主要从直角走线，差分走线，蛇形线等三个方面来阐述。

1．直角走线直角走线一般是 PCB 布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。

其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。

直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的EMI。

传输线的直角带来的寄生电容可以由下面这个经验公式来计算：C="61W"(Er)1/2/Z0 在上式中，C 就是指拐角的等效电容（单位：pF），W 指走线的宽度（单位：inch），εr 指介质的介电常数，Z0 就是传输线的特征阻抗。

举个例子，对于一个 4Mils 的 50 欧姆传输线（εr 为 4.3）来说，一个直角带来的电容量大概为 0.0101pF，进而可以估算由此引起的上升时间变化量：T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps 通过计算可以看出，直角走线带来的电容效应是极其微小的。

由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：ρ=(Zs-Z0)/(Zs+Z0)，一般直角走线导致的阻抗变化在 7%-20%之间，因而反射系数最大为 0.1 左右。

PCB设计中的差分信号布线技巧在PCB设计中，差分信号布线是非常重要的一步，尤其是对于高速信号传输的电路而言。

差分信号传输可以减少串扰和噪音，提高信号的稳定性和抗干扰能力。

因此，合理布线差分信号对于整个电路的性能起到至关重要的作用。

在实际的PCB设计过程中，有一些技巧可以帮助工程师更好地进行差分信号布线。

首先，差分信号的布线应尽量保持对称。

差分信号通常由一个正向信号和一个反向信号组成，它们需要在PCB上同时传输。

因此，在布线过程中，要尽量保持这两条信号的路线对称，减少它们之间的不匹配，防止出现相位失调。

这样可以确保差分信号传输的稳定性和可靠性。

其次，控制差分信号的长度匹配。

在高速传输中，由于信号是以电磁波形式传播的，信号线的长度差异会导致信号到达终点的时间不同，从而造成相位失调和信号失真。

因此，布线差分信号时，要尽量保持两条信号线的长度相同，可以通过采用匹配的布线方式或者使用长度调整器件来实现长度匹配。

此外，差分信号的布线需要避免与其他信号线交叉。

信号线之间的交叉会导致串扰和干扰，影响信号的传输质量。

尤其是差分信号不应与高速数字信号或电源线交叉，这样容易导致信号失真。

因此，在布线时要尽量避免差分信号与其他信号线的交叉，可以采用分层布线或增加地线层等方法来减少信号之间的干扰。

另外，要注意差分信号的引脚布局。

正确的引脚布局可以减少差分信号的串扰和干扰，提高信号的传输质量。

在PCB设计中，通常推荐将差分信号的引脚布置在一起，并尽量减少信号线的弯曲。

这样可以有效地减少信号的传输路径，提高信号的传输速度和稳定性。

最后，对于高速差分信号的设计，在布线时还需要考虑信号线的阻抗匹配。

信号线的阻抗匹配是为了减少信号的反射和波纹，提高信号传输的质量。

其中，差分信号需要保持一致的阻抗，可以通过控制信号线的宽度和间距来实现阻抗匹配。

综上所述，差分信号布线是PCB设计中的关键环节之一。

通过合理布线差分信号，可以提高电路的性能和稳定性。

AD经验 PCB LAYOUT 中直角走线差分走线和蛇形线布线是设计工程师最基本的工作技能之一走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过得以实现并验证，由此可见，布线在高速设计中是至关重要的下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略主要从直角走线，差分走线，蛇形线等三个方面来阐述 1．直角走线直角走线一般是布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的传输线的直角带来的寄生电容可以由下面这个经验公式来计算：C=61W(Er)1/2/Z0在上式中，C 就是指拐角的等效电容，W指走线的宽度，εr指介质的介电常数，Z0就是传输线的特征阻抗举个例子，对于一个4的50欧姆传输线来说，一个直角带来的电容量大概为，进而可以估算由此引起的上升时间变化量：T10-90%=*C*Z0/2 = **50/2 = 通过计算可以看出，直角走线带来的电容效应是极其微小的由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：ρ=(Zs-Z0)/(Zs+Z0)一般直角走线导致的阻抗变化在7%-20%之间，因而反射系数最大为左右而且，从下图可以看到，在W/2线长的时间内传输线阻抗变化到最小，再经过W/2时间又恢复到正常的阻抗，整个发生阻抗变化的时间极短，往往在10ps 之内，这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的很多人对直角走线都有这样的理解，认为尖端容易发射或接收电磁波，产生，这也成为许多人认为不能直角走线的理由之一然而很多实际测试的结果显示，直角走线并不会比直线产生很明显的也许目前的仪器性能，测试水平制约了测试的精确性，但至少说明了一个问题，直角走线的辐射已经小于仪器本身的测量误差总的说来，直角走线并不是想象中的那么可怕至少在以下的应用中，其产生的任何诸如电容，反射，等效应在测试中几乎体现不出来，高速设计工程师的重点还是应该放在布局，电源/地设计，走线设计，过孔等其他方面当然，尽管直角走线带来的影响不是很严重，但并不是说我们以后都可以走直角线，注意细节是每个优秀工程师必备的基本素质，而且，随着数字电路的飞速发展，工程师处理的信号频率也会不断提高，到 10 以上的 RF 设计领域，这些小小的直角都可能成为高速问题的重点对象2．差分走线差分信号在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”而承载差分信号的那一对走线就称为差分走线差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：a抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消b能有效抑制，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少c时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路目前流行的就是指这种小振幅差分信号技术对于工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势也许只要是接触过的人都会了解差分走线的一般要求，那就是“等长、等距”等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射“尽量靠近原则”有时候也是差分走线的要求之一但所有这些规则都不是用来生搬硬套的，不少工程师似乎还不了解高速差分信号传输的本质下面重点讨论一下差分信号设计中几个常见的误区误区一：认为差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途径造成这种误区的原因是被表面现象迷惑，或者对高速信号传输的机理认识还不够深入从图 1-8-15 的接收端的结构可以看到，晶体管Q3Q4 的发射极电流是等值，反向的，他们在接地处的电流正好相互抵消，因而差分电路对于类似地弹以及其它可能存在于电源和地平面上的噪音信号是不敏感的地平面的部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径，其实在信号回流分析上，差分走线和普通的单端走线的机理是一致的，即高频信号总是沿着电感最小的回路进行回流，最大的区别在于差分线除了有对地的耦合之外，还存在相互之间的耦合，哪一种耦合强，那一种就成为主要的回流通路图 1-8-16 是单端信号和差分信号的地磁场分布示意图在电路设计中，一般差分走线之间的耦合较小，往往只占10~20%的耦合度，更多的还是对地的耦合，所以差分走线的主要回流路径还是存在于地平面当地平面发生不连续的时候，无参考平面的区域，差分走线之间的耦合才会提供主要的回流通路，见图 1-8-17所示尽管参考平面的不连续对差分走线的影响没有对普通的单端走线来的严重，但还是会降低差分信号的质量，增加，要尽量避免也有些设计人员认为，可以去掉差分走线下方的参考平面，以抑制差分传输中的部分共模信号，但从理论上看这种做法是不可取的，阻抗如何控制？不给共模信号提供地阻抗回路，势必会造成辐射，这种做法弊大于利误区二：认为保持等间距比匹配线长更重要在实际的布线中，往往不能同时满足差分设计的要求由于管脚分布，过孔，以及走线空间等因素存在，必须通过适当的绕线才能达到线长匹配的目的，但带来的结果必然是差分对的部分区域无法平行，这时候我们该如何取舍呢？在下结论之前我们先看看下面一个仿真结果从上面的仿真结果看来，方案 1 和方案 2 波形几乎是重合的，也就是说，间距不等造成的影响是微乎其微的，相比较而言，线长不匹配对时序的影响要大得多再从理论分析来看，间距不一致虽然会导致差分阻抗发生变化，但因为差分对之间的耦合本身就不显著，所以阻抗变化范围也是很小的，通常在10%以内，只相当于一个过孔造成的反射，这对信号传输不会造成明显的影响而线长一旦不匹配，除了时序上会发生偏移，还给差分信号中引入了共模的成分，降低信号的质量，增加了可以这么说，差分走线的设计中最重要的规则就是匹配线长，其它的规则都可以根据设计要求和实际应用进行灵活处理误区三：认为差分走线一定要靠的很近让差分走线靠近无非是为了增强他们的耦合，既可以提高对噪声的免疫力，还能充分利用磁场的相反极性来抵消对外界的电磁干扰虽说这种做法在大多数情况下是非常有利的，但不是绝对的，如果能保证让它们得到充分的屏蔽，不受外界干扰，那么我们也就不需要再让通过彼此的强耦合达到抗干扰和抑制的目的了如何才能保证差分走线具有良好的隔离和屏蔽呢？增大与其它信号走线的间距是最基本的途径之一，电磁场能量是随着距离呈平方关系递减的，一般线间距超过4 倍线宽时，它们之间的干扰就极其微弱了，基本可以忽略此外，通过地平面的隔离也可以起到很好的屏蔽作用，这种结构在高频的IC封装设计中经常会用采用，被称为结构，可以保证严格的差分阻抗控制，如图1-8-19差分走线也可以走在不同的信号层中，但一般不建议这种走法，因为不同的层产生的诸如阻抗、过孔的差别会破坏差模传输的效果，引入共模噪声此外，如果相邻两层耦合不够紧密的话，会降低差分走线抵抗噪声的能力，但如果能保持和周围走线适当的间距，串扰就不是个问题在一般频率，也不会是很严重的问题，实验表明，相距的差分走线，在3米之外的辐射能量衰减已经达到60dB，足以满足的电磁辐射标准，所以设计者根本不用过分担心差分线耦合不够而造成电磁不兼容问题3．蛇形线蛇形线是中经常使用的一类走线方式其主要目的就是为了调节延时，满足系统时序设计要求设计者首先要有这样的认识：蛇形线会破坏信号质量，改变传输延时，。

中心议题：差分信号介绍差分信号线的布线差分信号的优势解决方案：差分线对中的两个PCB线完全一致高速设计规则通常也都适用于差分信号的布线布线非常靠近的差分信号对相互之间也会互相紧密耦合，这种互相之间的耦合会减小EMI发射，差分信号线的主要缺点是增加了PCB的面积，本文介绍电路板设计过程中采用差分信号线布线的布线策略。

众所周知，信号存在沿信号线或者PCB线下面传输的特性，即便我们可能并不熟悉单端模式布线策略，单端这个术语将信号的这种传输特性与差模和共模种信号传输方式区别开来，后面这两种信号传输方式通常更为复杂。

差分和共模方式差模信号通过一对信号线来传输。

一个信号线上传输我们通常所理解的信号；另一个信号线上则传输一个等值而方向相反(至少在理论上是这样)的信号。

差分和单端模式最初出现时差异不大，因为所有的信号都存在回路。

单端模式的信号通常经由一个零电压的电路(或者称为地)来返回。

差分信号中的每一个信号都要通过地电路来返回。

由于每一个信号对实际上是等值而反向的，所以返回电路就简单地互相抵消了，因此在零电压或者是地电路上就不会出现差分信号返回的成分。

共模方式是指信号出现在一个(差分)信号线对的两个信号线上，或者是同时出现在单端信号线和地上。

对这个概念的理解并不直观，因为很难想象如何产生这样的信号。

这主要是因为通常我们并不生成共模信号的缘故。

共模信号绝大多数都是根据假想情况在电路中产生或者由邻近的或外界的信号源耦合进来的噪声信号。

共模信号几乎总是“有害的”，许多设计规则就是专为预防共模信号出现而设计的。

差分信号线的布线通常(当然也有一些例外)差分信号也是高速信号，所以高速设计规则通常也都适用于差分信号的布线，特别是设计传输线这样的信号线时更是如此。

这就意味着我们必须非常谨慎地设计信号线的布线，以确保信号线的特征阻抗沿信号线各处连续并且保持一个常数。

在差分线对的布局布线过程中，我们希望差分线对中的两个PCB线完全一致。

AD中关于差分线的设置和走线的方法在模拟电路设计中，差分线是一种用于传输差分信号的特殊线路结构。

差分信号是指由两个相互互补的信号组成的信号对，它们具有相同的幅值和频率，但相位相反。

差分线的设计和走线方法在高速、高精度的模拟电路设计中起着重要的作用。

本文将重点介绍AD设计中关于差分线的设置和走线的方法。

一、差分线的设置差分线的设置包括差分线的布线方向、布线层次、长度匹配等方面。

下面分别对这些方面进行详细介绍。

1.布线方向差分线的布线方向取决于信号的传输方向。

一般情况下，信号的传输方向是由发送方向接收方的方向确定的。

差分线的布线方向要尽量与信号传输方向保持一致，这样能最大程度地减小传输引起的干扰。

2.布线层次差分线的布线层次是指差分线在PCB板上布线的层次。

通常，差分线是通过内层进行布线的。

内层布线能有效地屏蔽外部干扰，减小信号的传输损耗和串扰。

内层布线的层数一般选取4-6层，具体根据设计需求和布局来确定。

3.长度匹配差分线的长度匹配是差分线设计中非常关键的一部分。

由于差分线上的两个信号是相互互补的，如果差分线的长度不匹配，会导致两个信号的相位差发生变化，从而影响信号的传输和接收。

因此，差分线的长度应该尽量匹配。

为了实现差分线的长度匹配，我们可以采用以下方法：(1)使用等长线：差分线的长度可以通过使用等长线的方式来保证。

通过差分线的等长设计，可以使差分线的传输时间相等，从而保证信号的传输质量。

(2)使用差分对延时器：差分对延时器是一种特殊的线路设计，可以用于实现差分线的长度匹配。

差分对延时器通过延时差分信号中一个信号的传输时间，从而使两个信号在接收端同时到达。

(3)使用布线工具：现代的电路设计软件和布线工具往往会提供差分线的长度匹配功能。

通过使用这些工具，我们可以很方便地实现差分线的长度匹配。

二、差分线的走线方法差分线的走线方法主要包括屏蔽、分干扰区和走线规则等。

1.差分线屏蔽差分信号在传输过程中容易受到周围的干扰，为了减小干扰的影响，可以采用差分线屏蔽的方法。