当前位置:文档之家› VGA图片(动态)显示与乐曲硬件演奏电路设计分析

VGA图片(动态)显示与乐曲硬件演奏电路设计分析

VGA图片(动态)显示与乐曲硬件演奏电路设计分析
VGA图片(动态)显示与乐曲硬件演奏电路设计分析

本科学生设计性实验报告

项目组长学号

成员无

专业通信工程___班级101

实验项目名称VGA图片(动态)显示与乐曲硬件演奏电路设计指导教师及职称

开课学期2012 至2013 学年第二学期上课时间2013 年05 月05 日

一、实验设计方案

实验名称:乐曲硬件演奏电路设计与VGA图片(动

实验时间:20130505 态)显示

小组合作:是○否○小组成员:

实验目的和要求

1.学习利用数控分频器设计硬件乐曲演奏电路

2.掌握模块化和层次化的设计方法以及音符编码的设计思想

3.学习VGA图像显示控制电路设计

4.根据VGA的工作时序,然后完成VGA图片动态显示。

5.熟悉和掌握基于ROM的VGA显示原理以及ROM的使用方法。

1、实验场地及仪器、设备和材料:

PC计算机,Quartus II 9.0软件,EDA/SOPC实验箱

2、实验思路(实验内容、数据处理方法及实验步骤等):

一.VGA图片(动态)显示

1.实验原理:VGA工业标准显示模式要求,行同步,场同步都为负极性,即同步脉冲要求是负脉冲。设计VGA图像显示控制要注意两个问题:一个是时序驱动,这是完成设计的关键,时序有偏差,显示必然不正常;另一个是VGA显示信号电平驱动

我选的是800X600时钟为40MHZ的工业标准显示模式。

所以我的相应的时序控制的程序如下:

module vga(clk,hs,vs,r,g,b,rgbin,dout);

input clk;

output hs,vs;

output r,g,b;

input [2:0] rgbin;

output[14:0] dout;

reg [10:0] hcnt;

reg[9:0] vcnt;

reg r,g,b;

reg hs,vs;

assign dout={vcnt[6:0],hcnt[6:0]};

always @(posedge clk) begin

if(hcnt<1056) hcnt<=hcnt+1;

else hcnt<={11{1'b0}};end

always @(posedge clk) begin

if(hcnt==825)begin

if(vcnt<628) vcnt<=vcnt+1;

else vcnt<={10{1'b0}};end

end

always @(posedge clk) begin

if((hcnt>=840)&(hcnt<=968))

hs<=1'b0;

else hs<=1'b1;end

always @(vcnt) begin

if((vcnt>=601)&(vcnt<=605))

vs<=1'b0;else vs<=1'b1;end

always @(posedge clk) begin

if(hcnt<800&vcnt<600)

begin r<=rgbin[2];g<=rgbin[1];b<=rgbin[0];end

else begin r<=1'b0;g<=1'b0;b<=1'b0;end end

endmodule

2.基于ROM的VGA显示原理

(1)ROM的原理及使用

Altera的器件内部提供了各种存储器模块(RAM、ROM或双口RAM),可以在设计中使用MegaWizard Plug-In Manager,执行【Tools】|【MegaWizard Plug-In Manager】菜单命令来创建所需要的存储器模块。也可以使用Altera提供的宏功能模块LPM_ROM来创建存储器模块。

每个ROM模块有CLOCK(时钟)、address(地址)这两个输入信号和一个q(值)输出信号。ROM 在每个时钟上升沿取出由地址信号所指定的存储单元中的值并输出。ROM内的值通过加载MIF (Memory Initialization File,存储器初始化文件)文件来实现。

(2)如何生成MIF文件:

如果已经有BMP格式的图片,则可以使用我们提供的BmpToMif这个软件,从现有的BMP格式图片生成MIF文件。其使用非常简单,注意要适当调整原图片的大小,这可以通过各种图形编辑软件修改,如Windows自带的画图程序、Photoshop等。

BmpToMif软件的功能有:

①将bmp图片转为mif文件:将黑白图片转换为单色mif文件;将彩色图片转换为三色mif文件。

②将二进制文件转为mif文件,如将中英文点阵字库转换为mif文件。

3.实验过程:

(1)时序控制子模块vga的设计:

功能:根据VGA显示器的工作原理,提供同步信号和像素位置信息,以及寻址ROM的地址信号。

程序代码如下:

module vga(clk,hs,vs,r,g,b,rgbin,dout);

input clk;

output hs,vs;

output r,g,b;

input [2:0] rgbin;

output[14:0] dout;

reg [10:0] hcnt;

reg[9:0] vcnt;

reg r,g,b;

reg hs,vs;

assign dout={vcnt[6:0],hcnt[6:0]};

always @(posedge clk) begin

if(hcnt<1056) hcnt<=hcnt+1;

else hcnt<={11{1'b0}};end

always @(posedge clk) begin

if(hcnt==825)begin

if(vcnt<628) vcnt<=vcnt+1;

else vcnt<={10{1'b0}};end

end

always @(posedge clk) begin

if((hcnt>=840)&(hcnt<=968))

hs<=1'b0;

else hs<=1'b1;end

always @(vcnt) begin

if((vcnt>=601)&(vcnt<=605))

vs<=1'b0;else vs<=1'b1;end

always @(posedge clk) begin

if(hcnt<800&vcnt<600)

begin r<=rgbin[2];g<=rgbin[1];b<=rgbin[0];end

else begin r<=1'b0;g<=1'b0;b<=1'b0;end end

endmodule

注解:本模块是时序控制也就是行与场信号的同步与消隐的问题;还有映射出rom的存储地址并取出相应的图片信号来显示;

(2)使用MegaWizard Plug-In Manager创建存储RGB值的ROM模块:

把字长设为32768words也就是128X128的图像,并把相应的mif文件加入进去就可以了;

(3)实现动画显示:

动画的本质就是多个静态画面的切换。动画利用了人眼的视觉暂留效应,连续播放内容连续的静止图片而给人以活动的感觉。当一系列形成图像的画面按一定的速度在人的视线中经过时,人脑便会产生物体运动的印象,即产生动画的效果。

实现简单的动画显示的原理是采用一套扫描和输出信号,并通过多路选择器使能多个ROM,这样就可以在多个画面中反复切换,形成动画。

在这里ROM图像集有两个(图像大小为128×128),如图2. 14所示。动态显示控制逻辑由多路选择器和分频器组成。地址转换函数整合在vga中并分别创建tupian和rtupian两个ROM模块,用来分别存储

两幅图像c1.bmp和c21.bmp的颜色值,存储器字数为128×128=27

×2

7

=16384,字长为3。它们对应的MIF

文件分别为c1.mif和c2.mif。

两幅图画显示的时间间隔是1S,由于时钟频率是40MHZ所以要进行40M分频因为这个分频器产

生的信号是用来控制多路选择器的所以要是方波(这里程序的占空比是1:1)分频程序如下:module clk1s(clk,clk1s);

input clk;

reg [26:0] q;

output clk1s;

reg clk1s;

always @(posedge clk)

if (q==40000000) q<=0;

else q<=q+1;

always @(posedge clk)

if(q==40000000) clk1s=~clk1s;

endmodule

用元件库来建立多路选择器:

两个ROM模块的输出分别接至多路选择器的输入,使用上面的分频子模块产生周期为2s的输出时钟信号,来选择两个通路,即两幅图像以2s的周期轮换显示。多路选择器可以使用Quartus Ⅱ提供的参数化多路选择器LPM_MUX。

(4)创建顶层图形文件如图:

(5)配置引脚:

(6)下载到试验箱

二.乐曲硬件演奏电路设计

①先用quartusII 建立相应的演奏的歌曲的mif文件: 这要注意乐谱上的某个音的停留时间以及相应的音符,然后在查F_CODE模块中的对应的音符音准表。

②用quartusII生成相应的满足要求的锁相环与存演奏文件的rom

③这里要特别提醒一定要注意相应模块的输入的时钟频率,因为时钟频率不对就不可能产生准确的音符。

④并编写如下程序:

并把这些程序生成相应的模块图

module FP16(CLK,Q);

o utput [3:0] Q;

i nput CLK;

r eg [3:0] Q1;

a lways @(posedge CLK)

b egin Q1<=Q1+1;

e nd

a ssign Q=Q1;

e ndmodule

module FP2(CLK,Q);

o utput Q;

i nput CLK;

r eg Q1;

a lways @(posedge CLK)

b egin Q1<=Q1+1;

e nd

a ssign Q=Q1;

e ndmodule

module CNT138T (CLK,CNT8);

input CLK; output [7:0] CNT8; reg[7:0] CNT; wire LD; always @(posedge CLK or posedge LD) begin

i f (LD) CNT<=8'b00000000; else CNT<=CNT+1; end

assign CNT8=CNT; assign LD=(CNT==138);

endmodule

module F_CODE (INX,CODE,H,TO);

input [3:0] INX; output [3:0] CODE; output H; output [10:0] TO; reg [10:0] TO; reg [3:0] CODE; reg H;

always @(INX) begin

case (INX)

0:begin TO<=11'H7FF;CODE<=0;H<=0;end

1:begin TO<=11'H305;CODE<=1;H<=0;end

2:begin TO<=11'H390;CODE<=2;H<=0;end

3:begin TO<=11'H40C;CODE<=3;H<=0;end

4:begin TO<=11'H45C;CODE<=4;H<=0;end

5:begin TO<=11'H4AD;CODE<=5;H<=0;end

6:begin TO<=11'H50A;CODE<=6;H<=0;end

7:begin TO<=11'H55C;CODE<=7;H<=0;end

8:begin TO<=11'H582;CODE<=1;H<=1;end

9:begin TO<=11'H5C8;CODE<=2;H<=1;end

10:begin TO<=11'H606;CODE<=3;H<=1;end

11:begin TO<=11'H640;CODE<=4;H<=1;end

12:begin TO<=11'H656;CODE<=5;H<=1;end

13:begin TO<=11'H684;CODE<=6;H<=1;end

14:begin TO<=11'H69A;CODE<=7;H<=1;end

15:begin TO<=11'H6C0;CODE<=1;H<=1;end

default : begin TO<=11'H6C0; CODE<=1; H<=1; end

endcase end endmodule

module SPKER(CLK,TN,SPKS);

input CLK; input [10:0] TN; output SPKS;

reg SPKS; reg [10:0] CNT11;

always @(posedge CLK) begin :CNT11B_LOAD

i f(CNT11==11'H7FF) begin CNT11=TN; SPKS<=1'B1; end

else begin CNT11=CNT11+1; SPKS<=1'b0; end end

endmodule

module FDIV(CLK,PM);

input CLK; output PM;

reg [8:0] Q1; reg FULL; wire RST;

always @(posedge CLK or posedge RST) begin

i f(RST) begin Q1<=0; FULL<=1; end

else begin Q1<=Q1+1;FULL<=0;end end

assign RST=(Q1==499); assign PM=FULL; assign DOUT=Q1;

endmodule

⑤连接好各模块如下所示:

⑥在按照需求配上相应的引脚

指导老师对实验设计方案的意见:

指导老师签名:年月日

二、实验结果与分析

1、实验目的、场地及仪器、设备和材料、实验思路等见实验设计方案

2、实验现象、数据及结果

VGA会有图片(动态)显示,但是它的图片会重复显示满整个频幕,所以我们应该要改进它;

音乐演奏会发出相应的歌曲,并没有什么异常。

3、对实验现象、数据及观察结果的分析与讨论:

这些实验现象都是非常合理的。

4、结论:

VGA图片(动态)显示,是通过在两个图片存储的ROM中每隔固定的时间来选通相应的图片输出地址与相应的图片信息,然后显示在频幕上。所以我们要在静态显示图片的基础上再加一个rom或者更多的rom然后通过多路选择器(两路或者多路)选择哪个rom的信息通过;在控制时间时我们要设置一个分频器(这里要是方波)来是多路选择器改变选通信息。

乐曲硬件演奏电路,是通过一定频率的矩形波通过扬声器可以发出相应频率的声音,乐曲是由一系列的音符组成的。所以,如果我们通过控制每个音符的发音频率值及其持续的时间,就可以以纯硬件的手段,利用这些数值来实现所希望演奏的乐曲。在这个实验中要注意自己设计的相应模块的输入时钟频率

5、实验总结

⑴本次实验成败之处及其原因分析:VGA图片动态显示要特别注意的是时序控制也就是模块vga要特别注意,如果它没设定好,图片的信息就会显示不正确;乐曲硬件演奏电路的各部分的频率输入要控制好,不然声音就会变得不对。

⑵本实验的关键环节及改进措施:

VGA图片(动态)显示使其在频幕中间显示单张图像动态显示而不是重复的多张来回显示,因此我们只要把时序控制模块的vga程序相应的改变一下

module vga(clk,hs,vs,r,g,b,rgbin,dout);

input clk;

output hs,vs;

output r,g,b;

input [2:0] rgbin;

output[15:0] dout;

reg[15:0] dout;

reg [10:0] hcnt;

reg[9:0] vcnt;

reg r,g,b;

reg hs,vs;

always @ (posedge clk )

Begin//这里是更改的程序处,而这里并不是使其不输出地址信号而是让他始终输出该图片地址0 //的图片信息,所以如果要效果更佳,我们可以把相应图片的mif文件的地址0改成黑色也就是rgb信//息为000;

if((hcnt>=271 & hcnt<=399)&(vcnt>=171 & vcnt<=299))

dout<=(vcnt-171) *128 +(hcnt-271);

else dout<=0;

end

always @(posedge clk) begin

if(hcnt<1040) hcnt<=hcnt+1;

else hcnt<={11{1'b0}};end

always @(posedge clk) begin

if(hcnt==853)begin

if(vcnt<666) vcnt<=vcnt+1;

else vcnt<={11{1'b0}};end

end

always @(posedge clk) begin

if((hcnt>=853)&(hcnt<=973))

hs<=1'b0;

else hs<=1'b1;end

always @(vcnt) begin

if((vcnt>=635)&(vcnt<=641))

vs<=1'b0;else vs<=1'b1;end

always @(posedge clk) begin

if((hcnt<800)&(vcnt<600))

begin r<=rgbin[2];g<=rgbin[1];b<=rgbin[0];end

else begin r<=1'b0;g<=1'b0;b<=1'b0;end end

endmodule

②若重做本实验,为实现预期效果,仪器操作和实验步骤应如何改善:

a.看懂vga时序控制的那段程序是非常重要的,只要理解了那段程序的意思,整个程序

也就基本上理解了,其他的模块就是按照步骤操作就行了。

b.看懂F_CODE的作用,可以帮我们快速理解这个程序。这个模块是音符的预置数,决

定了音准。所以在制作某个歌曲的曲谱时就是按照这个来弄,选择音符并根据持续时间来做mif曲谱。

⑶对实验的自我评价:

通过认真的学习和查阅相关的资料,了解了这两个程序的意义和相应的每个模块所要达到的目的。所以很好的完成了这个实验。

指导老师评语及得分:

签名:年月日

硬件电路设计过程经验分享 (1)

献给那些刚开始或即将开始设计硬件电路的人。时光飞逝,离俺最初画第一块电路已有3年。刚刚开始接触电路板的时候,与你一样,俺充满了疑惑同时又带着些兴奋。在网上许多关于硬件电路的经验、知识让人目不暇接。像信号完整性,EMI,PS设计准会把你搞晕。别急,一切要慢慢来。 1)总体思路。 设计硬件电路,大的框架和架构要搞清楚,但要做到这一点还真不容易。有些大框架也许自己的老板、老师已经想好,自己只是把思路具体实现;但也有些要自己设计框架的,那就要搞清楚要实现什么功能,然后找找有否能实现同样或相似功能的参考电路板(要懂得尽量利用他人的成果,越是有经验的工程师越会懂得借鉴他人的成果)。 2)理解电路。 如果你找到了的参考设计,那么恭喜你,你可以节约很多时间了(包括前期设计和后期调试)。马上就copy?NO,还是先看懂理解了再说,一方面能提高我们的电路理解能力,而且能避免设计中的错误。 3)没有找到参考设计? 没关系。先确定大IC芯片,找datasheet,看其关键参数是否符合自己的要求,哪些才是自己需要的关键参数,以及能否看懂这些关键参数,都是硬件工程师的能力的体现,这也需要长期地慢慢地积累。这期间,要善于提问,因为自己不懂的东西,别人往往一句话就能点醒你,尤其是硬件设计。 4)硬件电路设计主要是三个部分,原理图,pcb,物料清单(BOM)表。 原理图设计就是将前面的思路转化为电路原理图。它很像我们教科书上的电路图。

pcb涉及到实际的电路板,它根据原理图转化而来的网表(网表是沟通原理图和pcb之间的桥梁),而将具体的元器件的封装放置(布局)在电路板上,然后根据飞线(也叫预拉线)连接其电信号(布线)。完成了pcb布局布线后,要用到哪些元器件应该有所归纳,所以我们将用到BOM表。 5)用什么工具? Protel,也就是altimuml容易上手,在国内也比较流行,应付一般的工作已经足够,适合初入门的设计者使用。 6)to be continued...... 其实无论用简单的protel或者复杂的cadence工具,硬件设计大环节是一样的(protel上的操作类似windwos,是post-command型的;而cadence的产品concept&allegro是pre-command型的,用惯了protel,突然转向cadence的工具,会不习惯就是这个原因)。设计大环节都要有1)原理图设计。2)pcb设计。3)制作BOM 表。现在简要谈一下设计流程(步骤): 1)原理图库建立。要将一个新元件摆放在原理图上,我们必须得建立改元件的库。库中主要定义了该新元件的管脚定义及其属性,并且以具体的图形形式来代表(我们常常看到的是一个矩形(代表其IC BODY),周围许多短线(代表IC管脚))。protel创建库及其简单,而且因为用的人多,许多元件都能找到现成的库,这一点对使用者极为方便。应搞清楚ic body,ic pins,input pin,output pin,analog pin,digital pin,power pin等区别。 2)有了充足的库之后,就可以在原理图上画图了,按照datasheet和系统设计的要

乐曲硬件演奏电路设计

湖南人文科技学院 课程设计报告 课程名称:VHDL语言与EDA课程设计 设计题目:乐曲硬件演奏电路设计 系别:通信与控制工程系 专业:电子信息工程 班级:08电信二班 学生姓名: 王世伟朱彩虹 学号:08409249 08409231 起止日期:2011年06月13日~20年06月26日 指导教师:姚毅成继中

教研室主任:侯海良

摘要 乐曲演奏广泛用于自动答录装置、手机铃声、集团电话、及智能仪器仪表设备。实现方法有许多种,随着FPGA集成度的提高,价格下降,EDA设计工具更新换代,功能日益普及与流行,使这种方案的应用越来越多。如今的数字逻辑设计者面临日益缩短的上市时间的压力,不得不进行上万门的设计,同时设计者不允许以牺牲硅的效率达到保持结构的独特性。使用现今的EDA软件工具来应付这些问题,并不是一件简单的事情。FPGA预装了很多已构造好的参数化库单元LPM 器件。通过引入支持LPM的EDA软件工具,设计者可以设计出结构独立而且硅片的使用效率非常高的产品。 本课设在EDA开发平台上利用VHDL语言设计数控分频器电路,利用数控分频的原理设计乐曲硬件演奏电路,并定制LPM-ROM存储音乐数据,以“两只老虎”乐曲为例,将音乐数据存储到LPM-ROM,就达到了以纯硬件的手段来实现乐曲的演奏效果。只要修改LPM-ROM所存储的音乐数据,将其换成其他乐曲的音乐数据,再重新定制LPM-ROM,连接到程序中就可以实现其它乐曲的演奏。 关键词:FPGA;EDA;VHDL;音乐

目录 设计要求 (1) 1、方案论证与对比 (1) 1.1方案一 (1) 1.2方案二 (1) 1.3综合对比 (1) 2 乐曲演奏电路原理 (2) 2.1 音乐演奏电路原理 (2) 2.2 音符频率的获得 (2) 2.3 乐曲节奏的控制 (3) 2.4 乐谱发生器 (3) 2.5 乐曲演奏电路原理框图 (3) 3音乐硬件演奏电路的设计实现 (4) 3.1 地址发生器模块 (4) 3.1.1 地址发生器的VHDL设计 (4) 3.2 分频预置数模块 (6) 3.2.1 分频预置数模块的VHDL设计 (6) 3.3 数控分频模块 (8) 3.3.1 数控分频模块的VHDL设计 (8) 3.4 music模块 (10) 3.4.1 音符数据文件 (10) 3.5.2 LPM-ROM定制 (12) 3.6 顶层文件 (14) 4 时序仿真及下载调试过程 (16) 4.1 时序仿真图 (16) 4.2 引脚锁定以及下载 (17) 4.3调试过程及结果 (17) 5扩大乐曲硬件演奏电路的通用性 (18) 5.1 完善分频预置数模块的功能 (18) 设计总结与心得体会 (21) 参考文献 (22)

乐器演奏电路设计-vhdl

重庆交通大学计算机与信息学院设计性实验报告 班级:通信工程专业 07 级 2 班 姓名(学号): 实验项目名称:乐器演奏电路设计 实验项目性质:设计性 实验所属课程: VHDL 实验室(中心): 指导教师:徐雯娟 实验完成时间: 2009 年 12 月 13 日

一、实验目的 1,了解普通扬声器的工作原理; 2,了解QuartusII4.1中提供了宏功能元件库mega_lpm。 3,使用LPM_ROM参数化存储模块。 二、实验内容及要求 要求能够演奏出《友谊地久天长》的曲调或可另选一段较完整的曲调。 (扩展要求:能够从数码管上显示出当前曲调的简谱和频率) 三、实验原理 1,音符的频率: 可以由上图中的U3获得,这是一个数控分频器。由其clk 端输入一具有较高频率(这里是12MHz)的信号,通过U3分频后由SPKOUT输出,U3对clk 输入信号的分频比由11位预置数Tone[10..0]决定。SPKOUT的输出频率将决定每一音符的音调,这样,分频计数器的预置值Tone[10..0]与SPKOUT 的输出频率,就有了对应关系。

2,音符的持续时间: 须根据乐曲的速度及每个音符的节拍数来确定,图中模块U2的功能首先是为U3提供决定所发音符的分频预置数,而此数在U3输入口停留的时间即为此音符的节拍值。模块U2是乐曲简谱码对应的分频预置数查表电路,其中设置了乐曲全部音符所对应的分频预置数(一共8个),每一音符的停留时间由音乐节拍和音调发生器模块U1的clk的输入频率决定(如为4Hz),这8个值的输出由对应于U2的3位输入值Index[2..0]确定。3,乐谱的存储: 在U1中设置了一个7位二进制计数器(计数最大值为65),作为音符数据ROM 的地址发生器。这个计数器的计数频率若选为4Hz,即每一计数值的停留时间为0.25秒,恰为当全音符设为1秒时,四四拍的4分音符持续时间。随着U1中的计数器按4Hz的时钟速率作加法计数时,即随地址值递增时,音符数据ROM 中的音符数据将从ROM中通过ToneIndex[2..0]端口输向U2模块,乐曲就开始连续自然地演奏起来了。 四、实验仪器、材料 1,2MHZ和4HZ的信号源 2,ACEX1K EP1K30TC144—1芯片 3,扬声器 五、方案设计(设计性实验需要,综合性实验无该项) 1,音符的产生: 音符的产生是利用数控分频器模块SPKEAR对输入的时钟信号CLK400KHZ进行分频,预置数为TONE[10..0],然后分频得出频率为CLK/2*(2048- TONE[10..0]),通过控制输入预置数TONE[10..0]来达到不同的输出频率,以达到控制扬声器发出不同的声音。 例如:当设置预置数TONE[10..0]为1538时,输出SPKEAR频率为396,为低音5。 2,频率的分频: 由于实验给定信号源为12MHZ,不满足数控分频器模块SPKEAR对输入时钟信号的要求,遂其进行30分频(PULSE30),产生0.4MHZ的时钟信号。 3,预置数的产生:

硬件电路设计基础知识

硬件电子电路基础

第一章半导体器件 §1-1 半导体基础知识 一、什么是半导体 半导体就是导电能力介于导体和绝缘体之间的物质。(导电能力即电导率)(如:硅Si 锗Ge等+4价元素以及化合物)

二、半导体的导电特性 本征半导体――纯净、晶体结构完整的半导体称为本征半导体。 硅和锗的共价键结构。(略) 1、半导体的导电率会在外界因素作用下发生变化 ?掺杂──管子 ?温度──热敏元件 ?光照──光敏元件等 2、半导体中的两种载流子──自由电子和空穴 ?自由电子──受束缚的电子(-) ?空穴──电子跳走以后留下的坑(+) 三、杂质半导体──N型、P型 (前讲)掺杂可以显著地改变半导体的导电特性,从而制造出杂质半导体。 ?N型半导体(自由电子多) 掺杂为+5价元素。如:磷;砷P──+5价使自由电子大大增加原理:Si──+4价P与Si形成共价键后多余了一个电子。 载流子组成: o本征激发的空穴和自由电子──数量少。 o掺杂后由P提供的自由电子──数量多。 o空穴──少子 o自由电子──多子 ?P型半导体(空穴多) 掺杂为+3价元素。如:硼;铝使空穴大大增加 原理:Si──+4价B与Si形成共价键后多余了一个空穴。 B──+3价 载流子组成:

o本征激发的空穴和自由电子──数量少。 o掺杂后由B提供的空穴──数量多。 o空穴──多子 o自由电子──少子 结论:N型半导体中的多数载流子为自由电子; P型半导体中的多数载流子为空穴。 §1-2 PN结 一、PN结的基本原理 1、什么是PN结 将一块P型半导体和一块N型半导体紧密第结合在一起时,交界面两侧的那部分区域。 2、PN结的结构 分界面上的情况: P区:空穴多 N区:自由电子多 扩散运动: 多的往少的那去,并被复合掉。留下了正、负离子。 (正、负离子不能移动) 留下了一个正、负离子区──耗尽区。 由正、负离子区形成了一个内建电场(即势垒高度)。 方向:N--> P 大小:与材料和温度有关。(很小,约零点几伏)

硬件电路设计具体详解

2系统方案设计 2.1 数字示波器的工作原理 图2.1 数字示波器显示原理 数字示波器的工作原理可以用图2.1 来描述,当输入被测信号从无源探头进入到数字示波器,首先通过的是示波器的信号调理模块,由于后续的A/D模数转换器对其测量电压有一个规定的量程范围,所以,示波器的信号调理模块就是负责对输入信号的预先处理,通过放大器放大或者通过衰减网络衰减到一定合适的幅度,然后才进入A/D转换器。在这一阶段,微控制器可设置放大和衰减的倍数来让用户选择调整信号的幅度和位置范围。 在A/D采样模块阶段,信号实时在离散点采样,采样位置的信号电压转换为数字值,而这些数字值成为采样点。该处理过程称为信号数字化。A/D采样的采样时钟决定了ADC采样的频度。该速率被称为采样速率,表示为样值每秒(S/s)。A/D模数转换器最终将输入信号转换为二进制数据,传送给捕获存储区。 因为处理器的速度跟不上高速A/D模数转换器的转换速度,所以在两者之间需要添加一个高速缓存,明显,这里捕获存储区就是充当高速缓存的角色。来自ADC的采样点存储在捕获存储区,叫做波形点。几个采样点可以组成一个波形点,波形点共同组成一条波形记录,创建一条波形记录的波形点的数量称为记录长度。捕获存储区内部还应包括一个触发系统,触发系统决定记录的起始和终止点。 被测的模拟信号在显示之前要通过微处理器的处理,微处理器处理信号,包括获取信号的电压峰峰值、有效值、周期、频率、上升时间、相位、延迟、占空比、均方值等信息,然后调整显示运行。最后,信号通过显示器的显存显示在屏幕上。 2.2 数字示波器的重要技术指标 (1)频带宽度 当示波器输入不同频率的等幅正弦信号时,屏幕上显示的信号幅度下降3dB 所对应的输入信号上、下限频率之差,称为示波器的频带宽度,单位为MHz或GHz。

乐曲硬件演奏电路设计-verilog

EDA技术及创新实践(设计报告) 题目:乐曲硬件演奏电路设计 姓名:漩涡鸣人 学院:数理与信息工程学院 专业:电子科学与技术 班级:112 学号:1886****20 指导教师:汤大智 2014年6 月

一、设计目的及要求 实验目的: 1、理解音乐演奏的原理及分频器的原理与使用。 2、了解怎样控制音调的高低变化和音长,从而完成乐曲的自动循环演奏。 3、培养自主学习、正确分析和解决问题的能力。 要求:利用分频器设计硬件乐曲演奏电路;能通过数码管显示动态效果;通过一个开关实现两首乐曲的切换;在音乐播放的同时,会有led流水灯的闪烁。 二、设计原理 乐曲演奏的原理是这样的:组成乐曲的每个音符的频率值(音调)及其持续的时间(音长)是乐曲能连续演奏所需的两个基本数据,因此只要控制输出到扬声器的激励信号频率的高低和持续的时间,就可以使扬声器发出连续的乐曲声。 图1、顶层模块图 其中,乐谱产生电路用来控制音乐的音调和音长。控制音调通过设置计数器的预置数来实现,预置不同的数值可以使计数器产生不同频率的信号,从而产生

不同的音调。控制音长是通过控制计数器预置数的停留时间来实现的,预置数停留的时间越长,则该音符演奏的时间越长。每个音符的演奏时间都是0.25s的整数倍,对于节拍较长的音符,如2分音符,在记谱时将该音名连续记录两次即可。 1、音调的控制 频率的高低决定了音调的高低。音乐的十二平均率规定:每两个8度音(如简谱中的中音1与高音1)之间的频率相差一倍。在两个8度音之间,又可分为12个半音,每两个半音的频率比为12√2。另外,音名A(简谱中的低音6)的频率为440Hz,音名B到C之间、E到F之间为半音,其余为全音[4]。由此可以计算出简谱中从低音1至高音1之间每个音名对应的频率,如表2所示: 表2简谱中的音名与频率的关系 所有不同频率的信号都是从同一个基准频率分频得到的。由于音阶频率多为非整数,而分频系数又不能为小数,故必须将计算得到的分频数四舍五入取整。若基准频率过低,则由于分频比太小,四舍五入取整后的误差较大;若基准频率

乐曲硬件演奏电路设计

江西理工大学应用科学学院 SOPC/EDA综合课程设计报告 设计题目:硬件音乐演奏电路 设计者:徐达健 学号:08040108131 班级:测控081 指导老师:王忠锋 完成时间:2011年01月07日 设计报告综合测试总评 格式(10)内容 (40) 图表 (10) 答辩 (20) 平时 (20)

目录 一:设计原理 (3) 二:总体框图 (5) 三:选择器件 (7) 四:功能模块: (8) 1:NoteTabs模块(程序仿真图) (8) 2:ToneTaba模块(程序仿真图) (11) 3:Speakera模块(程序仿真图) (12) 五:总体设计电路图 (16) 1.顶层设计的电路原理图(Songer模块) (16) 2.Songer模块的程序 (16) 3.Songer顶层文件的仿真图形 (17) 4、锁定引脚 (17) 5、下载验证 (18) 六:结束语 (19)

七:心得体会 (20) 八:参考文献 (21) 一、设计原理 1.音乐演奏电路原理 这种频率的振荡可以用不同音符的代码所控制,从而分出不同频率的振荡,它采用编程方式将各种音符的代码预先存的计算机的内存中,利用软件和一定硬件电路配合将存放的乐曲代码有节地进行演奏,产生电子音乐。乐曲中每个音符的发生频率及其持续时间是乐曲能够连续演奏的两个关键因素。 图1.1 音乐演奏电路原理图

2.音符频率的获得 多本文中选取750KHz的基准频率。由于现有的高频时钟脉冲信号的频率为12MHz,故需先对其进行16分频,才能获得750KHz的基准频率。对基准频率分频后的输出信号是一些脉宽极窄的尖脉冲信号(占空比=1/分频系数)。为提高输出信号的驱动能力,以使扬声器有足够的功率发音,需要再通过一个分频器将原来的分频器的输出脉冲均衡为对称方波(占空比=1/2),但这时的频率将是原来的1/2。表1中各音符的分频系数就是从750KHz 的基准频率二分频得到的375KHz频率基础上计算得到的。 由于最大分频系数是1274,故分频器采用11位二进制计数器能满足要求,乐曲中的休止符,只要将分频系数设为0,即初始值=2048-1=2047,此时扬声器不会发声。3.乐曲节奏的控制 本文中的梁祝乐曲,最小的节拍为1/4拍,若将1拍的时间定为1秒,则只需要提供一个4Hz的时钟频率即可产生1/4拍的时长(0.25秒),对于其它占用时间较长的节拍(必为1/4拍的整数倍)则只需要将该音符连续输出相应的次数即可。 计数时钟信号作为输出音符快慢的控制信号,时钟快时输出节拍速度就快,演奏的速度也就快,时钟慢时输出节拍的速度就慢,演奏的速度自然降低。 4.乐谱发生器 本文将乐谱中的音符数据存储在NoteTABS中,如“梁祝”乐曲中的第一个音符为“3”,此音在逻辑中停留了4个时钟节拍,即1秒的时间,相应地,音符“3”就要在NoteTABS 中连续的四个地址上都存储。当一个4Hz的时钟来时,相应地存入NoteTABS中一个音符数据。

硬件电路设计流程系列--方案设计

平台的选择很多时候和系统选择的算法是相关的,所以如果要提高架构,平台的设计能力,得不断提高自身的算法设计,复杂度评估能力,带宽分析能力。 常用的主处理器芯片有:单片机,ASIC,RISC(DEC Alpha、ARC、ARM、MIPS、PowerPC、SPARC和SuperH ),DSP和FPGA等,这些处理器的比较在网上有很多的文章,在这里不老生常谈了,这里只提1个典型的主处理器选型案例。 比如市场上现在有很多高清网络摄像机(HD-IPNC)的设计需求,而IPNC的解决方案也层出不穷,TI的解决方案有DM355、DM365、DM368等,海思提供的方案则有Hi3512、Hi3515、Hi3520等,NXP提供的方案有PNX1700、PNX1005等。 对于HD-IPNC的主处理芯片,有几个主要的技术指标:视频分辨率,视频编码器算法,最高支持的图像抓拍分辨率,CMOS的图像预处理能力,以及网络协议栈的开发平台。 Hi3512单芯片实现720P30 编解码能力,满足高清IP Camera应用, Hi3515可实现1080P30的编解码能力,持续提升高清IP Camera的性能。 DM355单芯片实现720P30 MPEG4编解码能力,DM365单芯片实现720P30 编解码能力, DM368单芯片实现1080P30 编解码能力。 DM355是2007 Q3推出的,DM365是2009 Q1推出的,DM368是2010 Q2推出的。海思的同档次解决方案也基本上与之同时出现。 海思和TI的解决方案都是基于linux,对于网络协议栈的开发而言,开源社区的资源是没有区别的,区别的只在于芯片供应商提供的SDK开发包,两家公司的SDK离产品都有一定的距离,但是linux的网络开发并不是一个技术难点,所以并不影响产品的推广。 作为IPNC的解决方案,在720P时代,海思的解决方案相对于TI的解决方案,其优势是支持了编解码算法,而TI只支持了MPEG4的编解码算法。虽然在2008年初,MPEG4的劣势在市场上已经开始体现出来,但在当时这似乎并不影响DM355的推广。 对于最高支持的图像抓拍分辨率,海思的解决方案可以支持支持JPEG抓拍3M Pixels@5fps,DM355最高可以支持5M Pixels,虽然当时没有成功的开发成5M Pixel的抓拍(内存分配得有点儿问题,后来就不折腾了),但是至少4M Pixel 的抓拍是实现了的,而且有几个朋友已经实现了2560x1920这个接近5M Pixel 的抓拍,所以在这一点上DM355稍微胜出。 因为在高清分辨率下,CCD传感器非常昂贵,而CMOS传感器像原尺寸又做不大,导致本身在低照度下就性能欠佳的CMOS传感器的成像质量在高分辨率时变差,

乐曲演奏电路

成绩 指导教师: 日期: 《EDA技术与VHDL语言设计》 课程设计 题目: EDA技术及其应用 ——乐曲演奏电路 姓名:陈 院系:电子信息工程学系 专业:电子信息工程 班级:电信092 学号: 910706220 指导教师:余尤好 2011年12 月

EDA 技术及其应用 ——乐曲演奏电路 陈 (电子信息工程学系 指导教师:余尤好) 摘要:利用EDA 技术对乐曲演奏电路进行仿真,设计者在EDA 软件平台上,用硬件描述语言HDL 完成设计文件,然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真,直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作.EDA 是电子设计自动化(Electronic Design Automation )的缩写,在20世纪90年代初从计算机辅助设计(CAD )、计算机辅助制造(CAM )、计算机辅助测试(CAT )和计算机辅助工程(CAE )的概念发展而来的。 关键词:EDA 技术 仿真 乐曲演奏 一、概述 1.1设计目的及要求 本实验课程的目的,旨在通过上机实验,使学生加深理解EDA 技术的基本方法,帮助和培养学生建立利用原理图和硬件描述语言进行电路设计的基本方法和利用EDA 工具软件(MAX+plus Ⅱ或Quartus7.2)设计简单数字电子系统的能力,为以后从事有关数字电子系统方面的设计和研究开发工作打下基础。 为使演奏能循环进行,需另外设置一个时长计数器,当乐曲演奏完成时,保证能自动从头开始演奏。 1.2实验前预习 每次实验前,学生须仔细阅读本实验指导书的相关内容,明确实验目的和实验内容;明确实验原理与步骤;复习与实验内容有关的理论知识;预习仪器设备的使用方法、操作规程及注意事项。 1.3设计环境 计算机 MAX+plusII10.2 二、设计过程及原理 2.1乐曲演奏的原理 组成乐曲的每个音符的频率值(音调)及其持续的时间(音长)是乐曲能连续演奏所需的两个基本数据,因此只要控制输出到扬声器的激励信号的频率高低和持续时间,就可以使扬声器发出连续的乐曲声。首先来看怎样控制音调的高低变化。如下图1是乐曲演奏电路的原理框图,其中,乐谱产生的电路用来控制音乐的音调和音长。控制音调通过设置计数器的预置数来实现,预置不同的数值就可以使计数器产生不同频率的信号,从而产生不同的音调。控制音长是通过控制计数器预置数的停留时间来实现的,预置数停留的时间越长,则该音符演奏的时间越长。每个音符的演奏时间都是0.25s 的整数倍,对于节拍长的音符,如2分音符,在记谱时将该音名连续记录两次即可。 6MHz 扬声器 4Hz 数码管 图1 乐曲演奏电路原理框图 反馈预置计数器 2分频器 曲谱产生 音符显示

电子琴实验报告乐曲硬件演奏电路设计本科论文

武夷学院实验报告 课程名称:逻辑设计与FPGA 项目名称: 乐曲硬件演奏电路设计 ______________ 姓名: 专业:微电子学 班级:14微电子 学号:04实验日期 、 实验预习部分: 1. 实验目的: 学习利用数控分频器设计硬件乐曲演奏电路。 2. 实验原理: 综合利用数控分频器、LPM ROMPLL 等单元电路设计硬件乐曲演奏电路。系统框图如图 1 所示由三个模块组成,分别为 NOTETABSTONETABASPEAKERA NOTETAB 模块(把教材图9-4中的CNT138T 和MUSIC 模块合在一起即为此模块)类似于弹 琴人的手指;TONETAB 模块类似于琴键;SPEAKER 类似于琴弦或音调发生器。 音符的频率由SPEAKER 模块(与教材图9-4中的SPKEF 模块对应)获得,这是一个数控分 频器。由其CLK 端输入一具有较高频率(12MHZ 的信号,通过SPEAKER 分频后由SPKOU 输出。 SPEAKER 对CLK 输入信号的分频比由11位预置数TONE[10..0]决定。SPKOU 的输出频率将决定 每一音符的音调,这样,分频计数器的预置值 TONE[10..0]与SPKOU 的输出频率就有了对应关 系。例如在TONETAB 模块(与教材图9-4中的F_COD 模块对应)中若取 TONE[10..0] = 1036, 图1硬件乐曲演奏电路结构框图 i.;E-Z

将发出音符“ 3”音的信号频率。

实验预习成绩(百分制)____________________ 实验指导教师签字:_________________________

硬件电路板设计规范

硬件电路板设计规范(总36 页) -CAL-FENGHAI.-(YICAI)-Company One1 -CAL-本页仅作为文档封面,使用请直接删除

0目录 0目录............................................... 错误!未定义书签。

1概述............................................... 错误!未定义书签。 适用范围............................................ 错误!未定义书签。 参考标准或资料 ...................................... 错误!未定义书签。 目的................................................ 错误!未定义书签。2PCB设计任务的受理和计划............................ 错误!未定义书签。 PCB设计任务的受理................................... 错误!未定义书签。 理解设计要求并制定设计计划 .......................... 错误!未定义书签。3规范内容........................................... 错误!未定义书签。 基本术语定义........................................ 错误!未定义书签。 PCB板材要求: ....................................... 错误!未定义书签。 元件库制作要求 ...................................... 错误!未定义书签。 原理图元件库管理规范:......................... 错误!未定义书签。 PCB封装库管理规范............................. 错误!未定义书签。 原理图绘制规范 ...................................... 错误!未定义书签。 PCB设计前的准备..................................... 错误!未定义书签。 创建网络表..................................... 错误!未定义书签。 创建PCB板..................................... 错误!未定义书签。 布局规范............................................ 错误!未定义书签。 布局操作的基本原则............................. 错误!未定义书签。 热设计要求..................................... 错误!未定义书签。 基本布局具体要求............................... 错误!未定义书签。 布线要求............................................ 错误!未定义书签。 布线基本要求................................... 错误!未定义书签。 安规要求....................................... 错误!未定义书签。 丝印要求............................................ 错误!未定义书签。 可测试性要求........................................ 错误!未定义书签。 PCB成板要求......................................... 错误!未定义书签。

乐器硬件演奏电路

EDA技术课程大作业 设计题目:乐器硬件演奏电路 院系:电子信息与电气工程学院 学生姓名: 学号:200902070018 专业班级: 2010 年12 月 4 日

乐曲硬件演奏电路 1. 设计背景和设计方案 1.1设计背景 目前,各领域的激烈竞争迫使人们不得不对办事效率格外重视,同时,这也是方便、高效的社会发展趋势之必要。随着科技发展及电子方面的成熟。数控分频器它成为这方面当之无愧的选择。本设计正是关于分频器在乐器硬件演奏电路系统的应用。与传统的纯硬件相比,简单有效,此设计可以适应多家可编程逻辑器件,便于组织大规模的系统设计;便于设计的复用继承和升级,具有广阔的应用前景。 1.2设计方案 该系统主要由NOTETABS,TONETABA,SPEAKERA三个模块组成,与利用微处理器CPU,MCU来实现乐曲演奏相比,以纯硬件完成乐曲演奏电路的逻辑要复杂的多,仅凭借传统的数字逻辑技术是难以实现的,因此,这里我们借助强大的EDA工具和VHDL硬件描述语言来完成。 模块SPEAKERA是数控分频器计数输出模块为一个11位的可预置数计数器。通过NOTETABS得到预置数,并对这些进行计数。由SPEAKERA的CLK端输入一具有较高的频率的信号,通过SPEAKERA分频后由SPKOUT输出,模块TONETABA的功能首先是为SPEAKERA提供决定所发音符的分频预置数,而此数在SPEAKERA输入口停留的时间即为此音符的节拍值。每一个音符的停留时间又由音乐节拍和音调发生器模块NOTETABS的CLK的输入频率决定,输出由对应于TONETABA的4位输入值INDEX[3..0]确定。输向TONETABA中INDEX[3..0]的输出值与持续的时间由模块NOTETABS决定。在NOTETABS中设置了一个8为二进制计数器作为音符数据ROM的地址发生器。这个计数器的计数频率选为4HZ,随着NOTETABS中的计数器按4HZ的时钟速率做加法计数时,即随地址值递增时,音符数据ROM中的音符数据将从ROM中通过TONEINDEX[3..0]端口输向TONETABA 模块,乐曲就开始连续自然地演奏起来了。 2. 方案实施 2.1 实现原理及算法的描述 首先,编写数控分频器计数输出模块SPEAKERA,其输入为clk, Tone ,输出为Spks,

EDA乐曲硬件演奏电路设计 课程设计

摘要 乐曲演奏广泛用于自动答录装置、手机铃声、集团电话、及智能仪器仪表设备。实现方法有许多种,随着FPGA集成度的提高,价格下降,EDA设计工具更新换代,功能日益普及与流行,使这种方案的应用越来越多。如今的数字逻辑设计者面临日益缩短的上市时间的压力,不得不进行上万门的设计,同时设计者不允许以牺牲硅的效率达到保持结构的独特性。使用现今的EDA软件工具来应付这些问题,并不是一件简单的事情。FPGA预装了很多已构造好的参数化库单元LPM 器件。通过引入支持LPM的EDA软件工具,设计者可以设计出结构独立而且硅片的使用效率非常高的产品。 本课设在EDA开发平台上利用VHDL语言设计数控分频器电路,利用数控分频的原理设计乐曲硬件演奏电路,并定制LPM-ROM存储音乐数据,以“两只老虎”乐曲为例,将音乐数据存储到LPM-ROM,就达到了以纯硬件的手段来实现乐曲的演奏效果。只要修改LPM-ROM所存储的音乐数据,将其换成其他乐曲的音乐数据,再重新定制LPM-ROM,连接到程序中就可以实现其它乐曲的演奏。 关键词:FPGA;EDA;VHDL;音乐

目录 设计要求 (1) 1、方案论证与对比 (1) 1.1方案一 (1) 1.2方案二 (1) 1.3综合对比 (1) 2 乐曲演奏电路原理 (2) 2.1 音乐演奏电路原理 (2) 2.2 音符频率的获得 (2) 2.3 乐曲节奏的控制 (3) 2.4 乐谱发生器 (3) 2.5 乐曲演奏电路原理框图 (3) 3音乐硬件演奏电路的设计实现 (4) 3.1 地址发生器模块 (4) 3.1.1 地址发生器的VHDL设计 (4) 3.2 分频预置数模块 (6) 3.2.1 分频预置数模块的VHDL设计 (6) 3.3 数控分频模块 (8) 3.3.1 数控分频模块的VHDL设计 (8) 3.4 music模块 (10) 3.4.1 音符数据文件 (10) 3.5.2 LPM-ROM定制 (12) 3.6 顶层文件 (14) 4 时序仿真及下载调试过程 (16) 4.1 时序仿真图 (16) 4.2 引脚锁定以及下载 (17) 4.3调试过程及结果 (17) 5扩大乐曲硬件演奏电路的通用性 (18) 5.1 完善分频预置数模块的功能 (18) 设计总结与心得体会 (21) 参考文献 (22)

硬件电路设计规范

硬件电路板设计规范 制定此《规范》的目的和出发点是为了培养硬件开发人员严谨、务实的工作作风和严肃、认真的工作态度,增强硬件开发人员的责任感和使命感,提高工作效率和开发成功率,保证产品质量。 1、深入理解设计需求,从需求中整理出电路功能模块和性能指标要求; 2、根据功能和性能需求制定总体设计方案,对CPU等主芯片进行选型,CPU 选型有以下几点要求: 1)容易采购,性价比高; 2)容易开发:体现在硬件调试工具种类多,参考设计多,软件资源丰富,成功案例多; 3)可扩展性好; 3、针对已经选定的CPU芯片,选择一个与我们需求比较接近的成功参考设计。 一般CPU生产商或他们的合作方都会对每款CPU芯片做若干开发板进行验证,厂家最后公开给用户的参考设计图虽说不是产品级的东西,也应该是经过严格验证的,否则也会影响到他们的芯片推广应用,纵然参考设计的外围电路有可推敲的地方,CPU本身的管脚连接使用方法也绝对是值得我们信赖的,当然如果万一出现多个参考设计某些管脚连接方式不同,可以细读CPU芯片手册和勘误表,或者找厂商确认;另外在设计之前,最好我们能外借或者购买一块选定的参考板进

行软件验证,如果没问题那么硬件参考设计也是可以信赖的;但要注意一点,现在很多CPU都有若干种启动模式,我们要选一种最适合的启动模式,或者做成兼容设计; 4、根据需求对外设功能模块进行元器件选型,元器件选型应该遵守以下原则: 1)普遍性原则:所选的元器件要被广泛使用验证过的尽量少使用冷、偏芯片,减少风险; 2)高性价比原则:在功能、性能、使用率都相近的情况下,尽量选择价格比较好的元器件,减少成本; 3)采购方便原则:尽量选择容易买到,供货周期短的元器件; 4)持续发展原则:尽量选择在可预见的时间内不会停产的元器件; 5)可替代原则:尽量选择pin to pin兼容种类比较多的元器件; 6)向上兼容原则:尽量选择以前老产品用过的元器件; 7)资源节约原则:尽量用上元器件的全部功能和管脚; 5、对选定的CPU参考设计原理图外围电路进行修改,修改时对于每个功能模块都要找至少3个相同外围芯片的成功参考设计,如果找到的参考设计连接方法都是完全一样的,那么基本可以放心参照设计,但即使只有一个参考设计与其他的不一样,也不能简单地少数服从多数,而是要细读芯片数据手册,深入理解那些管脚含义,多方讨论,联系芯片厂技术支持,最终确定科学、正确的连接方式,如果仍有疑义,可以做兼容设计;当然,如果所采用的成功参考设计已经是

乐曲硬件演奏电路设计_verilog

EDA技术及创新实践(设计报告) 题目: 乐曲硬件演奏电路设计 姓名: 漩涡鸣人 学院: 数理与信息工程学院 专业: 电子科学与技术 班级: 112 学号: 1886****20 指导教师: 汤大智 2014年6 月

一、设计目的及要求 实验目的: 1、理解音乐演奏的原理及分频器的原理与使用。 2、了解怎样控制音调的高低变化和音长,从而完成乐曲的自动循环演奏。 3、培养自主学习、正确分析和解决问题的能力。 要求:利用分频器设计硬件乐曲演奏电路;能通过数码管显示动态效果;通过一个开关实现两首乐曲的切换;在音乐播放的同时,会有led流水灯的闪烁。 二、设计原理 乐曲演奏的原理是这样的:组成乐曲的每个音符的频率值(音调)及其持续的时间(音长)是乐曲能连续演奏所需的两个基本数据,因此只要控制输出到扬声器的激励信号频率的高低和持续的时间,就可以使扬声器发出连续的乐曲声。 图1、顶层模块图 其中,乐谱产生电路用来控制音乐的音调和音长。控制音调通过设置计数器的预置数来实现,预置不同的数值可以使计数器产生不同频率的信号,从而产生不同的音调。控制音长是通过控制计数器预置数的停留时间来实现的,预置数停留的时间越长,则该音符演奏的时间越长。每个音符的演奏时间都是0.25s的整数倍,对于节拍较长的音符,如2分音符,在记谱时将该音名连续记录两次即可。 1、音调的控制 频率的高低决定了音调的高低。音乐的十二平均率规定:每两个8度音(如简谱中的中音1与高音1)之间的频率相差一倍。在两个8度音之间,又可分为12个半音,每两个半音的频率比为12√2。另外,音名A(简谱中的低音6)的频率为440Hz,音名B到C之间、E到F之间为半音,其余为全音[4]。由此可以计

乐曲硬件演奏电路的VHDL设计报告

一、设计题目:乐曲硬件演奏电路的VHDL设计 二、设计目标: 了解一般乐曲演奏电路设计设计方法,学习VHDL语言,熟悉EDA设计软件QuartusII和MAX+plusⅡ,加强独立完成电子设计的能力。 (1)能够播放“梁祝”乐曲。 (2)能够通过LED显示音阶。 (3)(选作)具有“播放/停止”功能,并在此基础上实现“按键演奏”的电子琴功能。 主芯片型号为FLEX10K10LC84-4 三、实验电路的工作原理:(演奏电路逻辑图) 组成乐曲的每个音符的发音频率值及其持续的时间是乐曲能够连续演奏所需的两个基本要素,设计演奏电路的关键就是获得这两个要素所对应的数值以及通过纯硬件的手段来利用这些数值实现所希望乐曲的演奏效果。 演奏电路逻辑图有三部分:音乐节拍和音调发生器、简谱码对应的分频预置数查表电路、数控分频与演奏发生器。 演奏电路逻辑图: 四、设计内容: 1.完成程序的编辑工作。 2.将音乐数据制作成LMP_ROM文件. 3.将程序加载到MAX+plusⅡ中进行编译、仿真,并保存仿真结果。

4.到实验室进行下载验证。引脚进行锁定,然后下载到实验芯片中观察实验结果。 五、仿真结果: 1.音乐节拍和音调发生器(NoteTabs.VHD) notetabs模块中设置了一个8位二进制计数器(计数最大值138),作为音符数据ROM的地址发生器。这个计数器的计数频率选为4Hz,即每一个计数值的停留时间为0.25秒,恰为当全音符设为1秒时,四四拍的4分音符持续时间。随着notetabs模块中的计数器按4Hz的时钟速率作为加法计数时,即随地址值递增时,音符数据ROM中的音符数据将从ROM中通过ToneIndex[3..0]端口输向ToneTaba模块,“梁祝”乐曲就开始连续自然的演奏起来了。 Notetabs模块仿真图:

单片机硬件电路设计

单片机应用设计

概述 单片机是一种大规模的具有计算机基本功能的单片 单片机是一种大规模的具有计算机基本功能的单片集成电路。可以与少量外围电路构成一个小而完善的计算机系统。芯片内置和外围的电路能在软件的控制下准确、迅速、高效地完成程序设计者事先规定的任务。 单片机具有体积小、功耗低、控制功能强、扩 单片机具有体积小、功耗低、控制功能强、扩展灵活、使用方便等优点,广泛应用于仪器仪表、家用电器、医用设备、航空航天、通信产品、智能玩具、汽车电子、专用设备的智能化管理及过程控制等领域。 制等领域。

单片机类型 集中指令集(CISC)和精简指令集(RISC)–采用CISC结构的单片机数据线和指令线分时复 用,即所谓冯.诺伊曼结构。它的指令丰富,功 能较强,但取指令和取数据不能同时进行,速度 受限,价格亦高。 –采用RISC结构的单片机,数据线和指令线分离 ,即所谓哈佛结构。这使得取指令和取数据可同 时进行,且由于一般指令线宽于数据线,使其指 令较同类CISC单片机指令包含更多的处理信息 ,执行效率更高,速度亦更快。同时,这种单片 机指令多为单字节,程序存储器的空间利用率大 大提高,有利于实现超小型化。

常用的几个系列单片机 MCS-51及其兼容系列: –英特尔公司的MCS-51系列单片机是目前应 用最广泛的8位单片机之一,并且ATMEL、 PHILIPS、ADI、MAXIM、LG、 SIEMENS等公司都有其兼容型号的芯片。 这个系列的单片机具有运算与寻址能力强, 存储空间大,片内集成外设丰富,功耗低等 优点,其中大部分兼容芯片都含有片内 FLASH程序存储器,价格便宜。适合应用于 仪器仪表、测控系统、嵌入系统等开发。

基于Quartus2的乐曲演奏电路设计

目录 1.引言 (1) 2.系统设计总述 (1) 2.1系统设计要求 (2) 2.2系统设计原理 (2) 2.3系统结构 (3) 3.单元模块设计 (6) 3.1音符数据地址发生器模块CNT138T (6) 3.2分频预置查表电路模块F_CODE (8) 3.3数控分频器模块SPKER (10) 3.4音符数据模块ROM MUSIC (12) 4.结语 (13)

基于Quartus II的乐曲演奏电路设计基于Quartus II的乐曲演奏电路设计 学生姓名:李秉臻指导老师:窦海鹏 内容提要:随着电子设计自动化和可编程逻辑器件的出现和飞速发展,在设计周期得到大大缩减的同时系统成本也有了大幅度降低,显然标准逻辑器件的组装已远不能满足这方面的要求。而Verilog HDL能提供高阶电路描述语言的方式,让复杂的的电路可以通过Verilog HDL编辑器的电路合成方式,轻松而且快速的达到设计的规格。 本次设计在EDA开发平台Quartus II8.0上利用Verilog HDL语言设计数控分频器电路,利用数控分频的原理设计音乐硬件演奏电路,并定制ROM存储音乐数据,以《梁祝》乐曲为例,将音乐数据存储到开发板ROM中,就达到了以纯硬件的手段来实现乐曲的演奏效果。 关键词:EDA 硬件乐曲演奏DHL语言Quartus II8.0 1.引言 EDA是Electronic Design Automation(电子设计自动化)的缩写。EDA技术[1]就是依靠功能强大的电子计算机,在EDA工具软件平台上,对以硬件描述语言HDL(Hardware Description Language)为系统逻辑描述手段完成的设计文件,自动地完成逻辑编译、化简、分割、综合、优化和仿真,直至下载到可编程逻辑器件CPLD/FPGA或专用集成电路ASIC芯片中,实现既定的电子电路设计功能。 EDA技术伴随着计算机、集成电路和电子系统设计的发展,经历了计算机辅助设计(Computer Assist Design,CAD)、计算机辅助工程设计(Computer Assist Engineering Design,CAED)和电子设计自动化(Electronic Design Automation,EDA)三个发展阶段。未来的EDA技术将向广度和深度两个方向发展,EDA将会超越电子设计的范畴进入其他领域,随着基于EDA的SOC(单片系统)设计技术的发展,软硬核功能库的建立,以及基于HDL所谓自顶向下设计理念的确立,未来的电子系统的设计与规划将不再是电子工程师们的专利。有专家认为,21世纪将是EDA技术快速发展的时期,并且EDA技术将是对21世纪产生重大影响的十大技术之一[2]。 乐曲演奏广泛用于自动答录装置、手机铃声、集团电话及智能仪器仪表设备。实现方法有许多种,在众多的实现方法中,以纯硬件完成乐曲演奏,随着FPGA集成度的提高,价格下降,EDA 设计工具更新换代,功能日益普及与流行,使这种方案的应用越来越多。PFGA预装了很多已构造好的参数化库单元LPM器件,通过引入支持LPM的EDA软件工具,设计者可以设计出结构独立而且硅片的使用效率非常高的产品[3]。 本文按照EDA开发流程,采用Verilog HDL硬件描述语言开发,将乐曲硬件演奏电路设计进行模块化分解,层次化设计,分成几个单独的结构体,每个结构体实现部分功能,最后,经顶层文件将各单独结构体进行综合,实现乐曲硬件演奏。 2.系统设计总述 1

相关主题
文本预览
相关文档 最新文档