可编程逻辑器件。可分为两类： FPGA（Field Programmable Gate Array）： 现场可编程门阵列 。 CPLD（Complex PLD）：
复杂可编程逻辑器件。 ！！！硬件描述语言。有两种国际通用语言，IEEE标准化的： VHDL、Verilog HDL。
！！！数字系统的优点： 工作稳定可靠； 抗干扰能力强； 便于大规模集成，易于实现小型化 便于模块化；便于加密、解密。
！！！IC芯片主要包括：微控制芯片（MCU，Micro Control Unit）可编程逻辑器件（PLD，Programmable Logic Device）
数字型号处理器（DSP，Digital Signal Processor）
大规模存储芯片（RAM / ROM）
！！！1、CAD阶段（Computer Aided Design）
2、CAE阶段（ Computer Aided Engineering）
3、EDA阶段（Electronic Design Automation）
！！！EDA技术的特点：
（1）高层综合（HLS，High Level Synthesis）
（2）采用硬件描述语言HDL（Hardware Description Language）
（3）为带有嵌入IP模块的ASIC设计提供软硬件协同系统工具
（4）建立并行设计工程框架结构的集成化设计环境
（5）开放性和标准化
！！！IP（Intellectual Property）：可以理解为实现某种功能的设计。
IP核（IP 模块）：指完成某种功能的虚拟电路模
块，也可以成为虚拟部件。
！！！IP核分类：软核：在寄存器级或门级对电路功能用HDL进行描述，表
现为VHDL或Verilog HDL代码。
硬核：一般图形式描述的设计模块，它基于一定的设计工
艺，而且用户不能改动。
固核：介于硬核与软核之间，允许用户重新定义关键的性
能参数，内部连线也可以重新优化。！！！系统芯片（SOC）：System On a Chip 把一个完整的系统集成在一个芯片上，或 使用一个芯片实现一个功能完整的系统。
！！！数字系统的实现方式：1、全定制ASIC 全定制ASIC的各层掩模都是特定电路功能专门制造的，设计人员从晶体管的版图尺寸、位置和互连线开始设计，以达到芯片面积利用率高、速度快、功耗低的最优化性能。
2、半定制ASIC 半定制ASIC是一种约束型设计方法。它是在芯片上事先做好一些具有通用功能的单元元件和元件组的半成品硬件，用户仅需考虑电路逻辑功能和各种功能模块之间的合理连接即可。3、PLD（可编程逻辑器件） 可编程逻辑器件是厂家作为一种通用器件生产的半定制电路，用户可通过对器件进行编程，实现所需要的逻辑功能。
！！！集成电路的分类：按用途分类
：数字集成电路
、模拟集成电路
、数模混合集成电路。按规模分类
：小规模集成电路 10门以下 SSI
中规模集成电路 10—100门 MSI
大规模集成电路 100—5000门 LSI
超大规模集成电路 5000门以上 VLSI
。按生产形式分类
：标准通用集成电路 专用集成电路 ASIC
！！！ASIC（Application Specific Integrated Circuits）: 即专用集成电路，它是面向特定用户、具
有专门用途的芯片，并以此区别于通用芯片。
！！！ASIC的优越性： 缩小体积，减轻重量，降低功耗。 提高可靠性。易于获得高性能。 增强保密性。 在大批量生产时，可使整个系统的成本降至最低！！！PLD按照集成度可以分为简单PLD和高密度PLD。！！！
大多数EPLD和CPLD器件中至少包含了三种结构： 可编程逻辑宏单元、可编程I/O单元和可编程内部连线！！！
大多数FPGA器件一般有三种可编程电路（可编程逻辑块 CLB、输入输出模块 IOB、可编程互连资源 IR）和一个用于存放编程数据的SRAM组成。！！！ISP（ In-System Programmable ）在系统编程技术： 对器件、电路板或整个电子系统的逻辑功能可随
时进行修改或重构的能力。这种重构或修改可以在产品
设计、制造过程的任何环节，甚至是在交付用户使用以
后进行。
！！！BST（Boundary Scan Test ）边界扫描测试： 为了解决朝大规模集成电路（VLSI）的测试问题，
自1986年开始，IC领域的专家成立了联合测试行动组
（JTAG，Joint Test Action Group），并制定了IEEE1149.1 边界扫描测试（BST）技术规范。目前，复杂PLD都普遍
采用了JTAG技术。
！！！PLD 的发展趋势：向大规模、高集成度方向进一步发展；
向低电压、低功耗的方向发展；
向高速可预测延时的方向发展；
在PLD内嵌入多种功能模块；
向模数混合可编程方向发展。
！！！